JP6070003B2 - Semiconductor drive device - Google Patents

Semiconductor drive device Download PDF

Info

Publication number
JP6070003B2
JP6070003B2 JP2012206829A JP2012206829A JP6070003B2 JP 6070003 B2 JP6070003 B2 JP 6070003B2 JP 2012206829 A JP2012206829 A JP 2012206829A JP 2012206829 A JP2012206829 A JP 2012206829A JP 6070003 B2 JP6070003 B2 JP 6070003B2
Authority
JP
Japan
Prior art keywords
switching element
voltage
semiconductor switching
gate
detection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012206829A
Other languages
Japanese (ja)
Other versions
JP2014064355A (en
Inventor
亨 竹内
亨 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012206829A priority Critical patent/JP6070003B2/en
Publication of JP2014064355A publication Critical patent/JP2014064355A/en
Application granted granted Critical
Publication of JP6070003B2 publication Critical patent/JP6070003B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば電力変換装置における半導体スイッチング素子に対する過電流保護機能を備えた半導体駆動装置に関する。   The present invention relates to a semiconductor drive device having an overcurrent protection function for a semiconductor switching element in a power conversion device, for example.

入力電圧をＩＧＢＴ等の半導体スイッチング素子を用いてスイッチングして所望とする出力電圧を得る電力変換装置には、例えば図３に示すように、負荷短絡等の事故に起因する過電流から前記半導体スイッチング素子Ｑを保護する為のゲート遮断回路１０や電流制限回路２０等の保護回路が設けられる。前記ゲート遮断回路１０は、前記半導体スイッチング素子Ｑに流れる負荷電流が予め設定した電流制限値を超えたとき、前記半導体スイッチング素子Ｑに加えるゲート制御信号を遮断することで、該半導体スイッチング素子Ｑをオフする役割を担う。   In a power conversion device that obtains a desired output voltage by switching an input voltage using a semiconductor switching element such as an IGBT, for example, as shown in FIG. 3, the semiconductor switching is detected from an overcurrent caused by an accident such as a load short circuit. Protection circuits such as a gate cutoff circuit 10 and a current limiting circuit 20 for protecting the element Q are provided. When the load current flowing through the semiconductor switching element Q exceeds a preset current limit value, the gate cutoff circuit 10 blocks the semiconductor switching element Q by cutting off a gate control signal applied to the semiconductor switching element Q. Take the role of turning off.

尚、図３において３０はゲート制御信号を出力して前記半導体スイッチング素子Ｑをオンオフ駆動する駆動回路である。また４０は直列接続された分圧抵抗Ｒ１,Ｒ２,Ｒ３からなり、前記半導体スイッチング素子Ｑの電流検出用エミッタ出力を受けて該半導体スイッチング素子Ｑに流れる電流（コレクタ電流）に相当する電圧を生成する分圧回路である。前記ゲート遮断回路１０は、上記分圧回路４０により検出された電圧を比較器１１にて基準電圧（電流制限値）Ｖrefと比較することで過電流を検出し、ラッチ回路１２をセットすることで論理ゲート回路１３を制御し、オンオフ信号の出力制御回路１４への伝達を遮断して前記半導体スイッチング素子Ｑの駆動を停止させるように構成される。尚、図中１５は、前記ラッチ回路１２の出力を受けてアラーム信号を出力するアラーム回路である。   In FIG. 3, reference numeral 30 denotes a drive circuit that outputs a gate control signal to drive the semiconductor switching element Q on and off. Reference numeral 40 comprises voltage-dividing resistors R1, R2, and R3 connected in series, and receives a current detection emitter output of the semiconductor switching element Q to generate a voltage corresponding to a current (collector current) flowing through the semiconductor switching element Q. This is a voltage dividing circuit. The gate cutoff circuit 10 detects the overcurrent by comparing the voltage detected by the voltage dividing circuit 40 with a reference voltage (current limit value) Vref by the comparator 11 and sets the latch circuit 12. The logic gate circuit 13 is controlled to interrupt the transmission of the on / off signal to the output control circuit 14 to stop the driving of the semiconductor switching element Q. In the figure, reference numeral 15 denotes an alarm circuit that receives the output of the latch circuit 12 and outputs an alarm signal.

しかし前記ゲート遮断回路１０により前記半導体スイッチング素子Ｑを遮断（オフ）するまでには、前述したように前記比較器１１による過電流の検出、ラッチ回路１２のセット、論理ゲート回路１３による論理動作、出力制御回路１４の動作停止と言う手順が必要であり、一般的には数μ秒程度の応答遅れが生じることが否めない。この為、この応答遅れの間に前記半導体スイッチング素子Ｑが破壊する可能性がある。   However, until the semiconductor switching element Q is shut off (turned off) by the gate cutoff circuit 10, the overcurrent detection by the comparator 11, the setting of the latch circuit 12, the logical operation by the logic gate circuit 13, as described above, A procedure of stopping the operation of the output control circuit 14 is necessary, and it cannot be denied that a response delay of about several microseconds generally occurs. For this reason, the semiconductor switching element Q may be destroyed during this response delay.

これに対して前記電流制限回路２０は、前記半導体スイッチング素子Ｑのゲートにツェナーダイオード２１を介してドレインを接続し、前記分圧回路４０により検出された電圧をゲートに受けて動作するＭＯＳＦＥＴ２２とを備えて構成される。このＭＯＳＦＥＴ２２は、前記半導体スイッチング素子Ｑが正常にオン動作しているときにはオフ状態を維持する。そして前記半導体スイッチング素子Ｑに流れる電流が増大したとき、前記ＭＯＳＦＥＴ２２はオン状態となって前記ツェナーダイオード２１を介して前記半導体スイッチング素子Ｑのゲート電圧を低下させる。このゲート電圧の低下制御により前記半導体スイッチング素子Ｑのオン抵抗が増大し、これに伴って該半導体スイッチング素子Ｑに流れる電流が減少する。   On the other hand, the current limiting circuit 20 has a MOSFET 22 which operates by receiving the voltage detected by the voltage dividing circuit 40 at the gate, with the drain connected to the gate of the semiconductor switching element Q via the Zener diode 21. It is prepared for. The MOSFET 22 maintains an off state when the semiconductor switching element Q is normally on. When the current flowing through the semiconductor switching element Q increases, the MOSFET 22 is turned on to lower the gate voltage of the semiconductor switching element Q via the Zener diode 21. Due to the reduction control of the gate voltage, the on-resistance of the semiconductor switching element Q increases, and accordingly, the current flowing through the semiconductor switching element Q decreases.

即ち、この電流制限回路２０は、前記半導体スイッチング素子Ｑに流れる負荷電流（コレクタ電流）が前記電流制限値を超えたとき、前記半導体スイッチング素子Ｑのゲート電圧を低下させ、該半導体スイッチング素子Ｑに流れる電流を一定値以下に抑制することで、前記ゲート遮断回路１０が動作する前に前記半導体スイッチング素子Ｑが破壊することを防止する役割を担う（例えば特許文献１,２を参照）。   That is, the current limiting circuit 20 reduces the gate voltage of the semiconductor switching element Q when the load current (collector current) flowing through the semiconductor switching element Q exceeds the current limit value, By suppressing the flowing current to a certain value or less, the semiconductor switching element Q is prevented from being destroyed before the gate cut-off circuit 10 operates (see, for example, Patent Documents 1 and 2).

特開２００２−３５３７９５号公報JP 2002-35395 A 特開２００８−４２９５０号公報JP 2008-42950 A

ところで前記半導体スイッチング素子Ｑのターンオン・ターンオフ時には、前記ゲート制御信号の立上り・立下り期間、コレクタ・エミッタ間電位の上昇・下降期間において、該半導体スイッチング素子Ｑのゲート容量の影響を受けて前記分圧回路４０により検出される電圧が変化する。特に半導体スイッチング素子Ｑのターンオン時には、前記ゲート容量の充電に伴って、前記分圧回路４０に前記半導体スイッチング素子Ｑに流れる電流に比例した電圧よりも大きな電圧が加わることがある。   By the way, when the semiconductor switching element Q is turned on / off, it is affected by the gate capacitance of the semiconductor switching element Q during the rising / falling period of the gate control signal and the rising / falling period of the collector-emitter potential. The voltage detected by the pressure circuit 40 changes. In particular, when the semiconductor switching element Q is turned on, a voltage larger than the voltage proportional to the current flowing through the semiconductor switching element Q may be applied to the voltage dividing circuit 40 as the gate capacitance is charged.

このような電圧が前記ゲート遮断回路１０における前記比較器１１の基準電圧Ｖrefを超えると、該ゲート遮断回路１０はゲート遮断動作に移行することになる。また前記電圧が前記電流制限回路２０におけるＭＯＳＦＥＴ２２の動作閾値電圧を超えると、前記ツェナーダイオード２１が導通し、半導体スイッチング素子Ｑのゲート電圧を引き下げる。すると前記半導体スイッチング素子Ｑのオン抵抗が増大して発熱が生じると共に、該半導体スイッチング素子Ｑでの電力損失が増大すると言う不具合が生じる。   When such a voltage exceeds the reference voltage Vref of the comparator 11 in the gate cut-off circuit 10, the gate cut-off circuit 10 shifts to a gate cut-off operation. When the voltage exceeds the operating threshold voltage of the MOSFET 22 in the current limiting circuit 20, the Zener diode 21 is turned on, and the gate voltage of the semiconductor switching element Q is lowered. As a result, the on-resistance of the semiconductor switching element Q increases to generate heat, and the power loss in the semiconductor switching element Q increases.

本発明はこのような事情を考慮してなされたもので、その目的は、負荷短絡等の事故が発生した場合には半導体スイッチング素子の破壊を確実に防止すると共に、通常のスイッチング動作時には半導体スイッチング素子のゲート容量等に起因する誤動作の発生を防止して該半導体スイッチング素子の安定した動作を保証することのできる半導体駆動装置を提供することにある。   The present invention has been made in consideration of such circumstances, and its purpose is to reliably prevent destruction of the semiconductor switching element when an accident such as a load short circuit occurs, and to perform semiconductor switching during normal switching operation. An object of the present invention is to provide a semiconductor drive device that can prevent a malfunction caused by a gate capacitance of an element and ensure a stable operation of the semiconductor switching element.

上述した目的を達成するべく本発明に係る半導体駆動装置は、
ＩＧＢＴ等の半導体スイッチング素子にゲート駆動信号を断続的に印加して該半導体スイッチング素子をオン・オフ駆動する駆動回路と、
前記半導体スイッチング素子に流れる電流を検出する過電流検出端子と、
この過電流検出端子を介して検出された電流が予め設定した電流値を超えたとき、前記駆動回路の作動を停止させて前記半導体スイッチング素子の駆動を遮断するゲート遮断回路と、
前記過電流検出端子を介して検出された電流に従って前記半導体スイッチング素子のゲート電圧を低下させる電流制限回路とを備え、
更に内部電源と前記過電流検出端子との間に設けられて前記半導体スイッチング素子のオフ時に前記過電流検出端子の電圧を前記内部電源電圧にプルアップする第１のスイッチ回路と、
前記半導体スイッチング素子のゲートと前記過電流検出端子との間に設けられて前記半導体スイッチング素子のターンオン時には前記過電流検出端子の電圧を前記ゲート電圧にてクランプする第２のスイッチ回路と
を具備したことを特徴としている。 In order to achieve the above-described object, a semiconductor drive device according to the present invention includes:
A drive circuit that intermittently applies a gate drive signal to a semiconductor switching element such as an IGBT to drive the semiconductor switching element on and off;
An overcurrent detection terminal for detecting a current flowing through the semiconductor switching element;
A gate cutoff circuit for shutting down the driving of the semiconductor switching element by stopping the operation of the driving circuit when the current detected through the overcurrent detection terminal exceeds a preset current value;
A current limiting circuit for reducing the gate voltage of the semiconductor switching element according to the current detected via the overcurrent detection terminal;
A first switch circuit provided between an internal power supply and the overcurrent detection terminal and pulling up the voltage of the overcurrent detection terminal to the internal power supply voltage when the semiconductor switching element is off ;
A second switch circuit provided between the gate of the semiconductor switching element and the overcurrent detection terminal and clamping the voltage of the overcurrent detection terminal with the gate voltage when the semiconductor switching element is turned on; It is characterized by that.

好ましくは前記第１のスイッチ回路は、内部電源にエミッタを接続すると共に、コレクタを前記過電流検出端子に接続してなり、前記ゲート電圧を第１のツェナーダイオードを介してレベルシフトした電圧をベースに受けて導通駆動される第１のバイポーラトランジスタにより構成される。また前記第２のスイッチ回路は、例えば前記半導体スイッチング素子のゲートにコレクタを接続すると共に、エミッタを前記過電流検出端子に接続した第２のバイポーラトランジスタと、前記ゲート電圧を第２のツェナーダイオードを介してレベルシフトした電圧により導通駆動されて前記第２のバイポーラトランジスタのベース電圧を制御して該第２のバイポーラトランジスタを導通駆動する第３のバイポーラトランジスタとにより構成される。 Preferably, the first switch circuit has an emitter connected to an internal power supply and a collector connected to the overcurrent detection terminal, and is based on a voltage obtained by shifting the level of the gate voltage via the first Zener diode. And a first bipolar transistor that is conductively driven. The second switch circuit includes, for example, a second bipolar transistor having a collector connected to the gate of the semiconductor switching element and an emitter connected to the overcurrent detection terminal, and a gate voltage supplied to a second Zener diode. via composed of a third bipolar transistor which controls the base over scan voltage of the second bipolar transistor is conducting driven by the level shifted voltage to conduct driving the bipolar transistor of said second and.

上記構成の半駆動体駆動装置によれば、半導体スイッチング素子のオフ時には、第１のスイッチ回路を介して内部電源電圧が過電流検出端子に加えられ、また前記半導体スイッチング素子のターンオン時には、第２のスイッチ回路を介して前記過電流検出端子の電圧が前記ゲート電圧にてクランプされる。

According to the half driver driving apparatus having the above configuration, when the semiconductor switching element is turned off , the internal power supply voltage is applied to the overcurrent detection terminal via the first switch circuit, and when the semiconductor switching element is turned on, the second power supply voltage is applied. The voltage of the overcurrent detection terminal is clamped by the gate voltage via the switch circuit.

従って半導体スイッチング素子のターンオンに伴って該半導体スイッチング素子のゲート・エミッタ間電圧が０Ｖから上昇する際、前記過電流検出端子の電圧が前記半導体スイッチング素子のゲート電圧以上に上昇することはない。故に電流制限回路が誤動作することはなく、また前記半導体スイッチング素子のゲート・エミッタ間電圧が前記内部電源電圧よりも低く抑えられるので、前記ゲート遮断回路も誤動作することはない。   Therefore, when the gate-emitter voltage of the semiconductor switching element rises from 0 V as the semiconductor switching element is turned on, the voltage at the overcurrent detection terminal does not rise above the gate voltage of the semiconductor switching element. Therefore, the current limiting circuit does not malfunction, and the gate-emitter voltage of the semiconductor switching element is kept lower than the internal power supply voltage, so that the gate cutoff circuit does not malfunction.

また半導体スイッチング素子のターンオフ時には、前記ゲート・エミッタ間電圧の低下に伴って前記過電流検出端子の電圧が前記ゲート電圧にてクランプされ、前記電流制限回路の動作閾値以下に抑えられ、また前記ゲート遮断回路における動作閾値よりも低く抑えられる。この結果、前記電流制限回路が誤動作することがなくなり、また前記ゲート遮断回路も誤動作することがなくなる。故に、前記第１および第２のスイッチ回路を備えると言う簡単な構成で、前記電流制限回路および前記ゲート遮断回路の誤動作を効果的に防止することが可能となる。   Further, when the semiconductor switching element is turned off, the voltage at the overcurrent detection terminal is clamped at the gate voltage as the gate-emitter voltage decreases, and is kept below the operating threshold value of the current limiting circuit. It can be kept lower than the operating threshold in the cutoff circuit. As a result, the current limiting circuit does not malfunction, and the gate cutoff circuit does not malfunction. Therefore, it is possible to effectively prevent malfunctions of the current limiting circuit and the gate cutoff circuit with a simple configuration including the first and second switch circuits.

本発明の一実施形態に係る半導体駆動装置の要部概略構成図。1 is a schematic configuration diagram of a main part of a semiconductor drive device according to an embodiment of the present invention. 図１に示す半導体駆動装置の動作を説明する為の信号波形図。FIG. 2 is a signal waveform diagram for explaining the operation of the semiconductor drive device shown in FIG. 1. 従来一般的な半導体駆動装置の要部概略構成図。The principal part schematic block diagram of the conventional general semiconductor drive device.

以下、図面を参照して本発明の一実施形態に係る半導体駆動装置について説明する。   A semiconductor drive device according to an embodiment of the present invention will be described below with reference to the drawings.

この半導体駆動装置は、例えば電力変換装置におけるＩＧＢＴ等の半導体スイッチング素子に対する過電流保護機能を備えたもので、概略的には図１に示すように構成される。尚、図３に示す従来装置と同一部分には同一符号を付し、その説明は省略する。またここでは電流検出用のエミッタを備えたＩＧＢＴからなる半導体スイッチング素子Ｑを例に説明するが、シャント抵抗を介して半導体スイッチング素子Ｑに流れる電流を検出する場合にも同様に適用可能である。   This semiconductor drive device has an overcurrent protection function for a semiconductor switching element such as an IGBT in a power conversion device, for example, and is schematically configured as shown in FIG. In addition, the same code | symbol is attached | subjected to the same part as the conventional apparatus shown in FIG. 3, and the description is abbreviate | omitted. Here, the semiconductor switching element Q made of an IGBT provided with an emitter for current detection will be described as an example. However, the present invention can be similarly applied to the case where a current flowing through the semiconductor switching element Q is detected via a shunt resistor.

この半導体駆動装置は、図示しない上位制御装置から与えられる前記半導体スイッチング素子Ｑに対するオンオフ信号をゲート遮断回路１０を介して駆動回路３０に与え、この駆動回路３０によって前記半導体スイッチング素子Ｑに対するゲート制御信号を生成するように構成される。ちなみに駆動回路３０は、前記オンオフ信号を入力して相補的にオン動作し、内部電源の電圧（内部電源電圧）Ｖccまたは接地電圧（０Ｖ）を選択的に出力する一対のトランジスタ３１,３２からなるプッシュプル回路として構成される。そして上記一対のトランジスタ３１,３２からなるプッシュプル回路の出力（ゲート制御信号）は、ゲート抵抗３３を介して前記半導体スイッチング素子Ｑのゲートに加えられるようになっている。   This semiconductor drive device supplies an ON / OFF signal for the semiconductor switching element Q given from a host control device (not shown) to the drive circuit 30 via the gate cutoff circuit 10, and the drive circuit 30 uses the gate control signal for the semiconductor switching element Q. Is configured to generate Incidentally, the drive circuit 30 is composed of a pair of transistors 31 and 32 which input the on / off signal and complementarily turn on to selectively output the internal power supply voltage (internal power supply voltage) Vcc or the ground voltage (0 V). Configured as a push-pull circuit. The output (gate control signal) of the push-pull circuit composed of the pair of transistors 31 and 32 is applied to the gate of the semiconductor switching element Q via the gate resistor 33.

さてこの半導体駆動装置が特徴とするところは、前記内部電源と前記半導体スイッチング素子Ｑの過電流検出端子Ｓとの間に第１のスイッチ回路５０を備えると共に、前記半導体スイッチング素子Ｑのゲートと前記過電流検出端子Ｓとの間に第２のスイッチ回路６０を備える点にある。   The semiconductor drive device is characterized by including a first switch circuit 50 between the internal power supply and the overcurrent detection terminal S of the semiconductor switching element Q, and the gate of the semiconductor switching element Q and the The second switch circuit 60 is provided between the overcurrent detection terminal S.

前記第１のスイッチ回路５０は、例えば前記内部電源にエミッタを接続すると共に、コレクタを前記過電流検出端子Ｓに接続した第１のトランジスタ（ｐｎｐトランジスタ）５１と、この第１のトランジスタ５１のベースにカソードを接続し、前記半導体スイッチング素子Ｑのベースにアノードを接続した第１のツェナーダイオード５２と、前記第１のトランジスタ６１のベース・エミッタ間に接続した抵抗５３とからなる。   The first switch circuit 50 includes, for example, a first transistor (pnp transistor) 51 having an emitter connected to the internal power supply and a collector connected to the overcurrent detection terminal S, and a base of the first transistor 51. And a resistor 53 connected between the base and emitter of the first transistor 61, and a first Zener diode 52 having an anode connected to the base of the semiconductor switching element Q.

このように構成された第１のスイッチ回路５０、特に前記内部電源と前記過電流検出端子Ｓとの間に介装された前記トランジスタ５１は、前記半導体スイッチング素子Ｑのゲート電圧が前記ツェナーダイオード５２の降伏電圧として規定される第１の閾値電圧Ｖ１よりも低いときに導通して前記内部電源電圧Ｖccを前記過電流検出端子Ｓに印加する役割を担う。尚、前記ゲート電圧が前記第１の閾値電圧Ｖ１よりも高いときには、前記トランジスタ５１はオフ状態に保たれる。この結果、前記過電流検出端子Ｓの電圧Ｖsensは、前記半導体スイッチング素子Ｑの電流検出用エミッタから前記抵抗Ｒ１,Ｒ２,Ｒ３の直列回路４０を介して流れる電流によって生起される電圧となる。   In the first switch circuit 50 thus configured, particularly the transistor 51 interposed between the internal power supply and the overcurrent detection terminal S, the gate voltage of the semiconductor switching element Q is set to be the Zener diode 52. It conducts when it is lower than the first threshold voltage V1 defined as the breakdown voltage, and plays a role of applying the internal power supply voltage Vcc to the overcurrent detection terminal S. Note that when the gate voltage is higher than the first threshold voltage V1, the transistor 51 is kept off. As a result, the voltage Vsens at the overcurrent detection terminal S becomes a voltage caused by the current flowing from the current detection emitter of the semiconductor switching element Q through the series circuit 40 of the resistors R1, R2, and R3.

一方、前記第２のスイッチ回路６０は、前記半導体スイッチング素子Ｑのゲートにコレクタを接続すると共に、エミッタを前記過電流検出端子Ｓに接続した第２のバイポーラトランジスタ（ｐｎｐトランジスタ）６１と、前記半導体スイッチング素子Ｑのゲートにカソードを接続すると共に、直列接続された抵抗６２,６３を介してアノードを接地した第２のツェナーダイオード６４とを備える。更にこの第２のスイッチ回路６０は、前記第２のバイポーラトランジスタ６１のベースに抵抗６５を介してコレクタを接続すると共に、エミッタを接地し、前記抵抗６２,６３の接続点に生起される電圧をベースに受けて動作する第３のバイポーラトランジスタ（ｎｐｎトランジスタ）６６とを備える。   On the other hand, the second switch circuit 60 includes a second bipolar transistor (pnp transistor) 61 having a collector connected to the gate of the semiconductor switching element Q and an emitter connected to the overcurrent detection terminal S; A cathode is connected to the gate of the switching element Q, and a second Zener diode 64 having an anode grounded via resistors 62 and 63 connected in series is provided. Further, the second switch circuit 60 has a collector connected to the base of the second bipolar transistor 61 via a resistor 65, and an emitter grounded to generate a voltage generated at a connection point of the resistors 62 and 63. And a third bipolar transistor (npn transistor) 66 that operates in response to the base.

このように構成された第２のスイッチ回路６０は、前記ゲート電圧が前記ツェナーダイオード６４の降伏電圧として規定される第２の閾値電圧Ｖ２を超えたときに前記第３のバイポーラトランジスタ６６を導通させ、これに伴って前記第２のバイポーラトランジスタ６１を導通させることで、前記過電流検出端子Ｓの電圧Ｖsensを前記ゲート電圧にてクランプする役割を担う。尚、前記ゲート電圧が前記第２の閾値電圧Ｖ２よりも低いときには、前記第２および第３のバイポーラトランジスタ６１,６６は、オフ状態に保たれる。この結果、前記過電流検出端子Ｓの電圧Ｖsensは、前記半導体スイッチング素子Ｑの電流検出用エミッタから前記抵抗Ｒ１,Ｒ２,Ｒ３の直列回路４０を介して流れる電流によって生起される電圧そのものとなる。   The second switch circuit 60 configured as described above causes the third bipolar transistor 66 to conduct when the gate voltage exceeds a second threshold voltage V2 defined as the breakdown voltage of the Zener diode 64. Accordingly, by conducting the second bipolar transistor 61, the voltage Vsens of the overcurrent detection terminal S is clamped by the gate voltage. When the gate voltage is lower than the second threshold voltage V2, the second and third bipolar transistors 61 and 66 are kept off. As a result, the voltage Vsens at the overcurrent detection terminal S is the voltage itself generated by the current flowing from the current detection emitter of the semiconductor switching element Q through the series circuit 40 of the resistors R1, R2, and R3.

かくして上述した如く機能する第１および第２のスイッチ回路５０,６０を備えて構成される半導体駆動回路によれば、半導体スイッチング素子Ｑのターンオン・ターンオフに伴って該半導体スイッチング素子Ｑのゲート電圧Ｖgate、該半導体スイッチング素子Ｑのコレクタ・エミッタ間電圧ＣＣＥ、およびコレクタ電流Ｉcは、図２にその動作波形図を示すように変化する。 Thus, according to the semiconductor drive circuit configured to include the first and second switch circuits 50 and 60 functioning as described above, the gate voltage Vgate of the semiconductor switching element Q is turned on as the semiconductor switching element Q is turned on / off. The collector-emitter voltage C CE and the collector current Ic of the semiconductor switching element Q change as shown in the operation waveform diagram of FIG.

即ち、前記駆動回路３０から前記ゲート駆動信号として内部電源電圧Ｖccを出力すると、ゲート抵抗３３を介して上記内部電源電圧（ゲート駆動信号）Ｖccが印加される前記半導体スイッチング素子Ｑのゲート電圧Ｖgateは、図２(ａ)に示すように半導体スイッチング素子Ｑの動作閾値電圧まで立ち上がり、ゲート容量を充電した後、前記内部電源電圧（ゲート駆動信号）Ｖcc程度まで立ち上がる。このとき、前記半導体スイッチング素子Ｑのコレクタ・エミッタ間電圧ＣＣＥは、図２(ｂ)に示すように前記ゲート容量の充電期間に亘って徐々に低下した後、該ゲート容量の充電完了に伴って該半導体スイッチング素子Ｑがオン状態となる０Ｖ近傍の電圧まで一気に低下する。その後、半導体スイッチング素子Ｑのオン期間には前記コレクタ・エミッタ間電圧ＣＣＥは、該半導体スイッチング素子Ｑを含む回路特性の影響を受けて０Ｖ近傍で緩やかに上昇する。 That is, when the internal power supply voltage Vcc is output as the gate drive signal from the drive circuit 30, the gate voltage Vgate of the semiconductor switching element Q to which the internal power supply voltage (gate drive signal) Vcc is applied via the gate resistor 33 is As shown in FIG. 2A, after rising to the operating threshold voltage of the semiconductor switching element Q and charging the gate capacitance, it rises to about the internal power supply voltage (gate drive signal) Vcc. At this time, the semiconductor switching element collector-emitter voltage C CE of Q, after gradually decreased over a charging period of the gate capacitance as shown in FIG. 2 (b), with the completion of charging the gate capacitance As a result, the voltage drops to a voltage close to 0V at which the semiconductor switching element Q is turned on. Thereafter, during the ON period of the semiconductor switching element Q, the collector-emitter voltage C CE gradually rises in the vicinity of 0 V due to the influence of the circuit characteristics including the semiconductor switching element Q.

またこのようなターンオン過程を経る前記半導体スイッチング素子Ｑのコレクタ電流Ｉcは、図２(ｃ)に示すように一時的に急激に高まり、その後、該半導体スイッチング素子Ｑのオン期間には、前記コレクタ・エミッタ間電圧ＣＣＥの漸増に伴って漸増しながら略一定の値に落ち着く。そして前記前記駆動回路３０から前記ゲート駆動信号としての内部電源電圧Ｖccの出力停止に伴って前記半導体スイッチング素子Ｑはターンオフし、図２(ａ)〜(ｃ)にそれぞれ示すように前記半導体スイッチング素子Ｑのゲート電圧Ｖgate、コレクタ・エミッタ間電圧ＣＣＥ、およびコレクタ電流Ｉcもそれぞれ変化する。 Further, the collector current Ic of the semiconductor switching element Q undergoing such a turn-on process temporarily increases rapidly as shown in FIG. 2 (c), and thereafter, during the ON period of the semiconductor switching element Q, the collector current Ic -It settles to a substantially constant value while gradually increasing as the inter-emitter voltage C CE increases. Then, the semiconductor switching element Q is turned off with the stop of the output of the internal power supply voltage Vcc as the gate drive signal from the drive circuit 30, and the semiconductor switching element as shown in FIGS. 2 (a) to 2 (c). The Q gate voltage Vgate, the collector-emitter voltage C CE , and the collector current Ic also change.

ところで前記半導体スイッチング素子Ｑのターンオン時には、従来一般的には前述したように前記過電流検出端子Ｓの電圧Ｖsensに、前記半導体スイッチング素子Ｑのゲート容量の充電に伴って前記半導体スイッチング素子Ｑに流れる電流（コレクタ電流Ｉc）に比例した電圧よりも大きな電圧が加わることがある。そしてこの電圧によって前述したゲート遮断回路１０や電流制限回路２０が誤動作する恐れがある。   By the way, when the semiconductor switching element Q is turned on, generally, as described above, the voltage Vsens of the overcurrent detection terminal S flows to the semiconductor switching element Q as the gate capacitance of the semiconductor switching element Q is charged. A voltage larger than a voltage proportional to the current (collector current Ic) may be applied. This voltage may cause the gate cutoff circuit 10 and the current limiting circuit 20 described above to malfunction.

この点、図１に示したように第１および第２のスイッチ回路５０,６０を備えて構成される半導体駆動装置によれば、図２(ｄ)に前記半導体スイッチング素子Ｑのターンオン時における前記過電流検出端子Ｓの電圧Ｖsensの変化を示すように、前記半導体スイッチング素子Ｑのゲート電圧Ｖgateに応じて前記過電流検出端子Ｓの電圧Ｖsensが制限されるので、従来装置のような不具合を生じることがない。   In this regard, according to the semiconductor drive device configured to include the first and second switch circuits 50 and 60 as shown in FIG. 1, the semiconductor switching element Q is turned on when the semiconductor switching element Q is turned on. As shown in the change of the voltage Vsens of the overcurrent detection terminal S, the voltage Vsens of the overcurrent detection terminal S is limited in accordance with the gate voltage Vgate of the semiconductor switching element Q, which causes a problem as in the conventional device. There is nothing.

即ち、前記半導体スイッチング素子Ｑのゲート電圧Ｖgateが０Ｖであり、該半導体スイッチング素子Ｑがオフ状態にあるときには、前記第１のスイッチ回路５０のトランジスタ５１のベースには、前記ツェナーダイオード５２に生起された電圧が加わる。すると前記トランジスタ５１のベース・エミッタ間電圧が高くなり、該トランジスタ５１がオン状態となるので、図２(ｄ)に示すように前記過電流検出端子Ｓの電圧Ｖsensは前記内部電源電圧Ｖccと同程度まで引き上げられる。   That is, when the gate voltage Vgate of the semiconductor switching element Q is 0 V and the semiconductor switching element Q is in the OFF state, the Zener diode 52 is generated at the base of the transistor 51 of the first switch circuit 50. Added voltage. Then, the base-emitter voltage of the transistor 51 becomes high and the transistor 51 is turned on, so that the voltage Vsens at the overcurrent detection terminal S is the same as the internal power supply voltage Vcc as shown in FIG. Raised to a degree.

この状態で前記半導体スイッチング素子Ｑのゲートにゲート駆動信号を印加して該半導体スイッチング素子Ｑをターンオンすると、前記ゲート駆動信号を受けて前記第１のスイッチ回路５０のトランジスタ５１のベース電圧が上昇して該トランジスタ５１のベース・エミッタ間電圧が低下するので、該トランジスタ５１がオフする。するとこれに伴って前記過電流検出端子Ｓの電圧Ｖsensが低下するが、前記半導体スイッチング素子Ｑのターンオンに伴って流れ出すコレクタ電流Ｉcによって前記過電流検出端子Ｓの電圧Ｖsensは上昇する。   In this state, when a gate drive signal is applied to the gate of the semiconductor switching element Q to turn on the semiconductor switching element Q, the base voltage of the transistor 51 of the first switch circuit 50 is increased in response to the gate drive signal. As a result, the voltage between the base and the emitter of the transistor 51 is lowered, so that the transistor 51 is turned off. As a result, the voltage Vsens at the overcurrent detection terminal S decreases, but the voltage Vsens at the overcurrent detection terminal S increases due to the collector current Ic that flows as the semiconductor switching element Q is turned on.

一方、このとき前記内部電源電圧Ｖccに相当するゲート駆動信号によって前記第２のスイッチ回路６０のトランジスタ６６のベースには、ツェナーダイオード６４による電圧降下分を差し引き、抵抗６２,６３により分圧された電圧が印加される。この結果、トランジスタ６６がオンし、これに伴ってトランジスタ６１がオンするので、前記半導体スイッチング素子Ｑのターンオンに伴うコレクタ電流Ｉｃによって前記過電流検出端子Ｓに生じる電圧Ｖsensは、前記トランジスタ６１を介して前記半導体スイッチング素子Ｑのゲート電圧Ｖgateによってクランプされる。従って図２(ｄ)に示すように前記過電流検出端子Ｓの電圧Ｖsensは前記内部電源電圧Ｖcc以上に上昇することはない。   On the other hand, the voltage drop due to the Zener diode 64 is subtracted from the base of the transistor 66 of the second switch circuit 60 by the gate drive signal corresponding to the internal power supply voltage Vcc and divided by the resistors 62 and 63. A voltage is applied. As a result, the transistor 66 is turned on, and accordingly the transistor 61 is turned on. Therefore, the voltage Vsens generated at the overcurrent detection terminal S due to the collector current Ic accompanying the turn-on of the semiconductor switching element Q passes through the transistor 61. And clamped by the gate voltage Vgate of the semiconductor switching element Q. Therefore, as shown in FIG. 2D, the voltage Vsens at the overcurrent detection terminal S does not rise above the internal power supply voltage Vcc.

これ故、前記半導体スイッチング素子Ｑのターンオン時に、該半導体スイッチング素子Ｑのゲート容量に起因してそのコレクタ電流Ｉｃが図２(ｂ)に示すように一時的に増大したとしても、その影響を受けて前記過電流検出端子Ｓの電圧Ｖsensが一時的に高くなることがない。従って前記分圧回路４０を介して分圧検出される前記過電流検出端子Ｓの電圧Ｖsensが、前記半導体スイッチング素子Ｑのターンオン時に、前記ゲート遮断回路１０の動作判定閾値（比較器１１に与えられる基準電圧Ｖref）を超えることがなくなる。また同様に前記過電流検出端子Ｓの電圧Ｖsensが、前記電流制限回路２０におけるＭＯＳＦＥＴ２２の動作閾値電圧を超えることもなくなる。   Therefore, even when the collector current Ic temporarily increases as shown in FIG. 2B due to the gate capacitance of the semiconductor switching element Q when the semiconductor switching element Q is turned on, it is affected. Thus, the voltage Vsens at the overcurrent detection terminal S is not temporarily increased. Accordingly, the voltage Vsens of the overcurrent detection terminal S detected by the voltage division through the voltage dividing circuit 40 is given to the operation determination threshold value (comparator 11) of the gate cutoff circuit 10 when the semiconductor switching element Q is turned on. The reference voltage Vref) is not exceeded. Similarly, the voltage Vsens at the overcurrent detection terminal S does not exceed the operation threshold voltage of the MOSFET 22 in the current limiting circuit 20.

かくして上述した如く構成された半導体駆動装置によれば、半導体スイッチング素子Ｑのターンオン時における前記ゲート遮断回路１０および前記電流制限回路２０の誤動作を効果的に防止することができる。しかも上述した構成は、前記半導体スイッチング素子Ｑのオフ時には前記過電流検出端子Ｓの電圧Ｖsensを内部電源電圧Ｖccにプルアップし、該半導体スイッチング素子Ｑのオン時には前記過電流検出端子Ｓの電圧Ｖsensをゲート電圧Ｖgateによってクランプするだけである。従って仮に短絡事故等に起因してオン状態にある前記半導体スイッチング素子Ｑのコレクタ電流Ｉｃが増加した場合には、このコレクタ電流Ｉｃの増加に伴って、例えば図２(ｄ)に破線で示すように前記過電流検出端子Ｓの電圧Ｖsensが高くなるので、この現象を前記ゲート遮断回路１０および前記電流制限回路２０にてそれぞれ確実に検出することができる。そして前記ゲート遮断回路１０および前記電流制限回路２０の本来の機能をそれぞれ有効に働かせることが可能となる。   Thus, according to the semiconductor driving device configured as described above, it is possible to effectively prevent the malfunction of the gate cutoff circuit 10 and the current limiting circuit 20 when the semiconductor switching element Q is turned on. In addition, the configuration described above pulls up the voltage Vsens of the overcurrent detection terminal S to the internal power supply voltage Vcc when the semiconductor switching element Q is off, and the voltage Vsens of the overcurrent detection terminal S when the semiconductor switching element Q is on. Is only clamped by the gate voltage Vgate. Therefore, if the collector current Ic of the semiconductor switching element Q that is in the on state increases due to a short circuit accident or the like, as indicated by a broken line in FIG. 2D, for example, as the collector current Ic increases. In addition, since the voltage Vsens at the overcurrent detection terminal S increases, this phenomenon can be reliably detected by the gate cut-off circuit 10 and the current limiting circuit 20, respectively. The original functions of the gate cut-off circuit 10 and the current limiting circuit 20 can be made to work effectively.

尚、本発明は上述した実施形態に限定されるものではない。例えば前記ツェナーダイオード５２の降伏電圧により規定される前記第１のスイッチ回路５０の動作閾値、および前記ツェナーダイオード６４の降伏電圧により規定される前記第２のスイッチ回路６０の動作閾値については、回路仕様に応じて定めれば良いものである。また構成が複雑にはなるが、前記半導体スイッチング素子Ｑのゲート電圧Ｖgateを比較器を用いて判定して前記第１および第２のスイッチ回路５０,６０の各動作を制御することも勿論可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。   The present invention is not limited to the embodiment described above. For example, the operation threshold of the first switch circuit 50 defined by the breakdown voltage of the Zener diode 52 and the operation threshold of the second switch circuit 60 defined by the breakdown voltage of the Zener diode 64 are circuit specifications. It may be determined according to Although the configuration is complicated, it is of course possible to control the operations of the first and second switch circuits 50 and 60 by determining the gate voltage Vgate of the semiconductor switching element Q using a comparator. is there. In addition, the present invention can be variously modified and implemented without departing from the scope of the invention.

Ｑ 半導体スイッチング素子
Ｓ 過電流検出端子
１０ ゲート遮断回路
２０ 電流制限回路
３０ 駆動回路
４０ 分圧回路
５０ 第１のスイッチ回路
６０ 第２のスイッチ回路 Q Semiconductor switching element S Overcurrent detection terminal 10 Gate cut-off circuit 20 Current limiting circuit 30 Drive circuit 40 Voltage divider circuit 50 First switch circuit 60 Second switch circuit

Claims (3)

半導体スイッチング素子にゲート駆動信号を印加して該半導体スイッチング素子をオン・オフ駆動する駆動回路と、
前記半導体スイッチング素子に流れる電流を検出する過電流検出端子と、
この過電流検出端子を介して検出された電流が予め設定した電流値を超えたとき、前記駆動回路の作動を停止させて前記半導体スイッチング素子の駆動を遮断するゲート遮断回路と、
前記過電流検出端子を介して検出された電流に従って前記半導体スイッチング素子のゲート電圧を低下させる電流制限回路とを備え、
更に内部電源と前記過電流検出端子との間に設けられて前記半導体スイッチング素子のオフ時に前記過電流検出端子の電圧を前記内部電源電圧にプルアップする第１のスイッチ回路と、
前記半導体スイッチング素子のゲートと前記過電流検出端子との間に設けられて前記半導体スイッチング素子のターンオン時には前記過電流検出端子の電圧を前記ゲート電圧にてクランプする第２のスイッチ回路と
を具備したことを特徴とする半導体駆動装置。 A drive circuit that applies a gate drive signal to the semiconductor switching element to drive the semiconductor switching element on and off;
An overcurrent detection terminal for detecting a current flowing through the semiconductor switching element;
A gate cutoff circuit for shutting down the driving of the semiconductor switching element by stopping the operation of the driving circuit when the current detected through the overcurrent detection terminal exceeds a preset current value;
A current limiting circuit for reducing the gate voltage of the semiconductor switching element according to the current detected via the overcurrent detection terminal;
A first switch circuit provided between an internal power supply and the overcurrent detection terminal and pulling up the voltage of the overcurrent detection terminal to the internal power supply voltage when the semiconductor switching element is off ;
A second switch circuit provided between the gate of the semiconductor switching element and the overcurrent detection terminal and clamping the voltage of the overcurrent detection terminal with the gate voltage when the semiconductor switching element is turned on; The semiconductor drive device characterized by the above-mentioned. 前記第１のスイッチ回路は、前記内部電源にエミッタを接続すると共に、コレクタを前記過電流検出端子に接続してなり、前記ゲート電圧を第１のツェナーダイオードを介してレベルシフトした電圧をベースに受けて導通駆動される第１のバイポーラトランジスタからなる請求項１に記載の半導体駆動装置。   The first switch circuit has an emitter connected to the internal power supply and a collector connected to the overcurrent detection terminal, and is based on a voltage obtained by level shifting the gate voltage via the first Zener diode. 2. The semiconductor drive device according to claim 1, comprising a first bipolar transistor that is received and driven. 前記第２のスイッチ回路は、前記半導体スイッチング素子のゲートにコレクタを接続すると共に、エミッタを前記過電流検出端子に接続した第２のバイポーラトランジスタと、前記ゲート電圧を第２のツェナーダイオードを介してレベルシフトした電圧により導通駆動されて前記第２のバイポーラトランジスタのベース電圧を制御して該第２のバイポーラトランジスタを導通駆動する第３のバイポーラトランジスタとからなる請求項１に記載の半導体駆動装置。 The second switch circuit has a collector connected to the gate of the semiconductor switching element, a second bipolar transistor having an emitter connected to the overcurrent detection terminal, and the gate voltage via a second Zener diode. the semiconductor drive according to claim 1 which are conductively driven by the level shifted voltage and a third bipolar transistor to conduct driving the base over scan voltage bipolar transistor controlled by said second of said second bipolar transistor apparatus.
JP2012206829A 2012-09-20 2012-09-20 Semiconductor drive device Expired - Fee Related JP6070003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012206829A JP6070003B2 (en) 2012-09-20 2012-09-20 Semiconductor drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012206829A JP6070003B2 (en) 2012-09-20 2012-09-20 Semiconductor drive device

Publications (2)

Publication Number Publication Date
JP2014064355A JP2014064355A (en) 2014-04-10
JP6070003B2 true JP6070003B2 (en) 2017-02-01

Family

ID=50619122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012206829A Expired - Fee Related JP6070003B2 (en) 2012-09-20 2012-09-20 Semiconductor drive device

Country Status (1)

Country Link
JP (1) JP6070003B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5776658B2 (en) 2012-09-24 2015-09-09 トヨタ自動車株式会社 Semiconductor drive device
CN110337784B (en) * 2017-02-28 2023-06-09 三菱电机株式会社 Semiconductor device and power conversion system
CN117155365A (en) * 2023-01-16 2023-12-01 深圳市思远半导体有限公司 Switching circuit, control method and chip of field effect transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05276761A (en) * 1992-03-19 1993-10-22 Hitachi Ltd Method and circuit for detecting overcurrent in power semiconductor element and inverter using the same
KR100423717B1 (en) * 2000-02-25 2004-03-18 미쓰비시덴키 가부시키가이샤 Power module
JP4356248B2 (en) * 2000-03-31 2009-11-04 株式会社デンソー Semiconductor switching element drive circuit
JP4295928B2 (en) * 2001-05-28 2009-07-15 三菱電機株式会社 Semiconductor protection circuit
JP2008042950A (en) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp Power transformer
JP5340018B2 (en) * 2009-05-01 2013-11-13 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2014064355A (en) 2014-04-10

Similar Documents

Publication Publication Date Title
US8466734B2 (en) Gate driving circuit for power semiconductor element
JP3883925B2 (en) Power semiconductor element drive circuit
US10222422B2 (en) Short-circuit detection circuits, system, and method
JP5729472B2 (en) Short circuit protection circuit
US9628067B2 (en) Gate driver
EP2763319B1 (en) Short circuit protection circuit and method for insulated gate bipolar transistor
US9214934B2 (en) Desaturation detection circuit for use between the desaturation detection input of an optocoupler and the output of a power switching device
JP4752811B2 (en) Drive circuit for voltage-driven element
JP6468150B2 (en) Load drive device
JP7087373B2 (en) Current detection circuit and current detection method for semiconductor devices
JP2005006381A (en) Drive circuit of switching element
US9331188B2 (en) Short-circuit protection circuits, system, and method
KR20170041852A (en) Short-circuit protection circuit for self-arc-extinguishing semiconductor element
US10033370B2 (en) Circuit and method for driving a power semiconductor switch
JP6582471B2 (en) Gate drive circuit for voltage-driven power semiconductor device
JP4853100B2 (en) Insulated gate semiconductor device driving apparatus and method thereof
JP2010130557A (en) Gate driving device
JP6070003B2 (en) Semiconductor drive device
JP6394036B2 (en) Driving device for power semiconductor element
JP2015015817A (en) Switching control circuit
US7173801B2 (en) Protection circuit for faulted power devices
CN114667681A (en) Gate drive circuit
JP6414440B2 (en) Driving device for switching element
JP2009189206A (en) Inrush current prevention circuit
JP2009095166A (en) Gate driving device for voltage control type switching device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees