JP2010130557A - Gate driving device - Google Patents
Gate driving device Download PDFInfo
- Publication number
- JP2010130557A JP2010130557A JP2008305281A JP2008305281A JP2010130557A JP 2010130557 A JP2010130557 A JP 2010130557A JP 2008305281 A JP2008305281 A JP 2008305281A JP 2008305281 A JP2008305281 A JP 2008305281A JP 2010130557 A JP2010130557 A JP 2010130557A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- resistor
- transistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、電圧駆動型のゲート端子を持つスイッチ素子のオン・オフを制御するゲート駆動装置に関する。 The present invention relates to a gate drive device that controls on / off of a switch element having a voltage-driven gate terminal.
従来、電力変換装置や電圧変換のスイッチング電源装置に用いられる電圧駆動型のゲート端子を持つスイッチ素子には、MOSFETやIGBTなどが利用されている。NチャンネルMOSFETは、ゲート端子とソース端子間に素子固有の閾値電圧以上の電圧を印加することによって、ドレイン端子とソース端子間がオンとなり導通し、ゲート端子とソース端子間の電圧を素子固有の閾値電圧以下にすることで、ドレイン端子とソース端子間がオフする。IGBTは、ゲート端子とエミッタ端子間に素子固有の閾値電圧以上の電圧を印加することによって、ドレイン端子とエミッタ端子間がオンとなり導通し、ドレイン端子とエミッタ端子間の電圧を素子固有の閾値電圧以下にすることでドレイン端子とエミッタ端子間がオフする。このような電圧駆動型のゲート端子を持つスイッチ素子のゲート電圧を出力する装置として、近年、駆動回路一式を内蔵したゲート駆動用フォトカプラや、特許文献1や特許文献2の図2のような専用のゲート駆動用ICが良く利用されている。
従来の、ゲート駆動用フォトカプラICや専用ICによるゲート駆動装置は、パッケージ化されており、そのICが出力できる最大電流値には制限がある。しかし、これらを用いる電力変換装置や電圧変換用のスイッチング電源装置に用いられるMOSFETやIGBTには、耐圧や許容電流の違いで多くの種類が存在する。大容量のスイッチ素子に用いる場合は、ICの出力最大電流値が十分でなく、既存のゲート駆動用フォトカプラやICを適用できない場合も多い。この対策として、ICの出力に電流を増幅するバッファ回路を付加することが一般的である。また、スイッチングロスやスイッチングに伴うノイズを低減するために、スイッチ素子のターンオン(ゲート電圧を閾値以上にする)を遅く、ターンオフ(ゲート電圧を閾値以下にする)を早くするよう動作時間を変えることも一般的である。これを実現するには、ICの出力とゲート端子間に挿入するゲート抵抗の値を、ターンオン時・ターンオフ時で変更するように回路を構成する。このような電流増幅用バッファ回路としては、図3、図4、図5、図6のような回路が用いられる。図3の回路はNPN型、PNP型トランジスタを用いて、ICの出力電流をトランジスタにて増幅し、ターンオン時のゲート抵抗とターンオフ時のゲート抵抗をダイオードの特性を用いて変更する。 Conventional gate driving devices using a gate driving photocoupler IC or a dedicated IC are packaged, and the maximum current value that can be output by the IC is limited. However, there are many types of MOSFETs and IGBTs used in power conversion devices using these and switching power supply devices for voltage conversion due to differences in withstand voltage and allowable current. When used for a large-capacity switch element, the maximum output current value of the IC is not sufficient, and there are many cases where an existing gate drive photocoupler or IC cannot be applied. As a countermeasure, it is common to add a buffer circuit for amplifying current to the output of the IC. Also, to reduce switching loss and switching noise, change the operating time to slow the switch element turn-on (make the gate voltage above the threshold value) and turn off the switch element (make the gate voltage less than the threshold value) faster. Is also common. In order to realize this, the circuit is configured so that the value of the gate resistance inserted between the output of the IC and the gate terminal is changed at turn-on and turn-off. As such a current amplifying buffer circuit, circuits as shown in FIGS. 3, 4, 5, and 6 are used. The circuit of FIG. 3 uses NPN type and PNP type transistors, and the output current of the IC is amplified by the transistor, and the gate resistance at turn-on and the gate resistance at turn-off are changed using the characteristics of the diode.
一般的にはターンオフをターンオンより早くするために、ターンオン時のゲート抵抗≧ターンオフ時のゲート抵抗とする。図3、図6ではターンオフ時にダイオードによってゲート抵抗が並列接続される構成を利用している。図4の回路は、ダイオードを用いずにターンオン時とターンオフ時のゲート抵抗値を変更する回路構成である。図5はバッファ回路にMOSFETを利用する構成である。MOSFETを利用する場合には、バッファ用MOSFETのゲートを駆動する駆動回路か反転回路が別途必要となるので、この方式はあまり利用されない。従来、図6の回路のようにスイッチ素子がオフしている間のゲート電圧値を負電圧(−V2)と逆バイアスされるようにして、スイッチングによってスイッチ素子に印加される電圧変化が、ゲート端子周辺の浮遊容量(ゲート−ソース間浮遊容量)を介しゲート端子に伝わって、ゲート電圧が上昇しスイッチ素子が誤点呼する問題の回避を行っていた。 In general, in order to make turn-off faster than turn-on, gate resistance at turn-on ≧ gate resistance at turn-off. 3 and 6 utilize a configuration in which gate resistors are connected in parallel by a diode at the time of turn-off. The circuit of FIG. 4 has a circuit configuration in which the gate resistance value at turn-on and turn-off is changed without using a diode. FIG. 5 shows a configuration in which a MOSFET is used for the buffer circuit. In the case of using a MOSFET, a driving circuit or an inverting circuit for driving the gate of the buffer MOSFET is required separately. Conventionally, the voltage change applied to the switch element by switching is made such that the gate voltage value while the switch element is off is reverse-biased with a negative voltage (−V2) as in the circuit of FIG. The problem of avoiding the problem that the switch element is erroneously called by being transmitted to the gate terminal through the stray capacitance (gate-source stray capacitance) around the terminal is raised.
図7は図6の回路でスイッチングに伴うゲート電圧の変化を波形で示した図である。電力変換装置の出力電流が図6の出力端子から負荷へ流れ出ている場合に、N側のスイッチ素子14がオフすると、スイッチ素子14が内部に持つ逆並列ダイオードがオンとなり、電流はスイッチ14を流れ続ける。次にP側のスイッチ13がターンオンすると、スイッチ素子14の逆並列ダイオードはターンオフして、スイッチ14のソース端子電圧は、急激に上昇する。この電圧上昇の変化が、スイッチ素子14のゲート−ソース間浮遊容量Cgsとゲート容量Cgdを充電しゲート電圧が上昇しようとする。これに伴うゲートの電圧上昇がスイッチ14の閾値電圧を超えると、スイッチ14がターンオンする。そして、スイッチ13、スイッチ14がともにオン状態となって、主電源1が短絡され、大電流が流れてスイッチ素子が破壊してしまう恐れがあるが、逆バイアス(−V2)によって、この電圧上昇が閾値以下となるように抑えることで、短絡破壊を防止する。ここでは電流が出力端子から負荷へ流れる場合を説明したが、電流方向が逆の場合は、スイッチ素子15のゲート電圧が上昇するような動作となる。
FIG. 7 is a diagram showing changes in the gate voltage accompanying switching in the circuit of FIG. 6 in waveforms. When the output current of the power converter is flowing from the output terminal of FIG. 6 to the load, when the N-
近年、電力変換装置や電源装置の小形化の要求から、ゲート駆動用電源の省略、ゲート駆動ICの利用が進み、逆バイアスによる保護をやめて、スイッチ素子がオフしている間のゲート電圧をほぼ零とすることも一般的になってきている。またスイッチ素子の高性能化に伴って、ゲート電圧閾値は低下する傾向にある。図8はこの場合の波形を示した図である。このような場合には、スイッチングによるゲート端子電圧変動が、ゲートのオン電圧を超えてしまう場合が発生し、信頼性が大幅に低下するという問題が生ずる。さらに、ゲート駆動バッファを利用する構成では、バッファトランジスタのベース−エミッタ間の順方向電圧降下分およびターンオフ高速化用のダイオードの順方向電圧降下を加えた電圧がゲート電圧のオフセット成分(Voff)になるため、バッファがない場合に比べて安全性がさらに低下する問題があった。図4のバッファはダイオードを用いないので、オフセット成分Voffを低くできるが、例えば、ゲート駆動電源が15Vの場合であると、スイッチがターンオフする際に、NPNトランジスタのベース−エミッタ間に15V程度の逆電圧が印加される、 In recent years, due to the demand for miniaturization of power conversion devices and power supply devices, the omission of the power supply for gate drive and the use of gate drive ICs have progressed, the protection by reverse bias is stopped, and the gate voltage while the switch element is turned off is almost It is also becoming common to set it to zero. Also, the gate voltage threshold tends to decrease as the performance of the switch element increases. FIG. 8 shows the waveform in this case. In such a case, the gate terminal voltage fluctuation due to switching may exceed the on-voltage of the gate, causing a problem that the reliability is significantly lowered. Further, in the configuration using the gate drive buffer, the voltage obtained by adding the forward voltage drop between the base and emitter of the buffer transistor and the forward voltage drop of the diode for speeding up the turn-off to the offset component (Voff) of the gate voltage. Therefore, there is a problem that the safety is further lowered as compared with the case where there is no buffer. Since the buffer of FIG. 4 does not use a diode, the offset component Voff can be lowered. For example, when the gate drive power supply is 15 V, when the switch is turned off, the NPN transistor has a base-emitter of about 15 V. Reverse voltage is applied,
スイッチがターンオンする際には、PNPトランジスタのベース−エミッタ間に15V程度の逆電圧が印加される。コレクタ−エミッタ間の耐電圧が、数十V程度の一般的なトランジスタが耐えることができるベース−エミッタ間の逆電圧は10V以下程度であるため、図4の回路を利用するには、ベース−エミッタ間の耐圧が、この電圧に耐えることができる特殊なトランジスタを使用しなければトランジスタが破壊するという問題がある。このバッファをIC内部に内蔵する場合には、IC設計の際にバッファトランジスタを専用で設計することができるので問題ないが、これでは容量が異なるスイッチ毎に専用のICを作らなければならず、コストアップとなる問題がある。
本発明はこのような問題点に鑑みてなされたものであり、ゲート駆動バッファを破壊すことなく利用するとともに、オフ時のゲート電圧のオフセット(Voff)を低くすることができ、安全性の高いゲート駆動装置を提供することを目的とする。
When the switch is turned on, a reverse voltage of about 15 V is applied between the base and emitter of the PNP transistor. The base-emitter reverse voltage that can be withstood by a typical transistor having a collector-emitter withstand voltage of several tens of volts is about 10 V or less. If a special transistor that can withstand this voltage is used as the breakdown voltage between the emitters, there is a problem that the transistor is destroyed. When this buffer is built in the IC, there is no problem because the buffer transistor can be designed exclusively in the IC design, but this requires the creation of a dedicated IC for each switch having a different capacity. There is a problem of increasing costs.
The present invention has been made in view of such problems, and can be used without destroying the gate drive buffer, and can reduce the offset (Voff) of the gate voltage at the time of OFF, which is highly safe. An object is to provide a gate driving device.
請求項1記載の発明は、電圧駆動型ゲート端子のスイッチ素子を駆動するゲート駆動装置において、直流電源と、コレクタが前記直流電源の正極にベースが第1抵抗の一端にエミッタが第2抵抗の一端に接続されたNPN形の第1トランジスタと、コレクタが前記直流電源の負極とベースが第3抵抗の一端とエミッタが第4抵抗の一端に接続されたPNP形の第2トランジスタと、一端が前記直流電源の負極と他端が第2抵抗の他端と第4抵抗の他端の第1接続点に接続された第5抵抗と、出力端子が前記第1抵抗の他端と前記第3抵抗の他端の第2接続点とに接続され入力端子がゲート信号に接続されたゲート駆動ICと、カソードが前記第1トランジスタのベースにアノードが前記第1トランジスタのエミッタに接続された第1ダイオードと、アノードが前記第2トランジスタのベースに、カソードが前記第2トランジスタのエミッタに接続された第2ダイオードと、を備え、前記第1接続点が前記スイッチ素子のゲートに前記直流電源の負極が前記スイッチ素子のソースに接続されることを特徴とするものである。
請求項2記載の発明は、請求項1記載のゲート駆動装置において、前記第1抵抗+前記第2抵抗の値が、前記第3抵抗+前記第4抵抗の値よりも高く、前記第1抵抗は前記第2抵抗よりも数倍から前記第1トランジスタのhfe以下の倍数程度高く、前記第3抵抗は前記第4抵抗よりも数倍から第2トランジスタのhfe以下の倍数程高いことを特徴とするものである。
According to a first aspect of the present invention, there is provided a gate drive device for driving a switching element of a voltage-driven gate terminal, a DC power source, a collector having a positive electrode of the DC power source, a base having one end of a first resistor and an emitter having a second resistor. An NPN-type first transistor connected to one end, a PNP-type second transistor whose collector is connected to the negative electrode of the DC power source, base is connected to one end of the third resistor, and emitter is connected to one end of the fourth resistor; A fifth resistor in which the negative electrode and the other end of the DC power source are connected to a first connection point of the other end of the second resistor and the other end of the fourth resistor, and an output terminal is connected to the other end of the first resistor and the third resistor. A gate driving IC connected to the second connection point at the other end of the resistor and having an input terminal connected to the gate signal, a first connected to the base of the first transistor and the anode connected to the emitter of the first transistor. Daio And a second diode having an anode connected to the base of the second transistor and a cathode connected to the emitter of the second transistor, the first connection point being the gate of the switch element and the negative electrode of the DC power supply being It is connected to the source of the switch element.
According to a second aspect of the present invention, in the gate driving device according to the first aspect, a value of the first resistance + the second resistance is higher than a value of the third resistance + the fourth resistance, and the first resistance Is several times higher than the second resistor and about several times lower than hfe of the first transistor, and the third resistor is higher than the fourth resistance several times to a multiple lower than hfe of the second transistor. To do.
請求項1に記載の発明によると、スイッチがオフ時のゲート電圧を零に近づけることができ、スイッチングに伴う短絡を防止し、電力変換装置の安全性を向上することができる。また、請求項2に記載の発明によると、ターンオン時・ターンオフ時のゲート電流を細かく設定することができ、電力変換装置の性能を向上することができる。
According to the first aspect of the present invention, the gate voltage when the switch is off can be brought close to zero, a short circuit due to switching can be prevented, and the safety of the power converter can be improved. According to the invention described in
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明のゲート駆動装置の実施例を、スイッチ素子を直列接続して構成したインバータブリッジの電力変換装置へ適用した例を示す図である。図において、1は電力変換装置の主電源、2、3はゲート駆動装置の直流電源、4、5はゲート駆動IC、6、7、8、9はダイオード、10、12はNPN型の第1トランジスタ、11、13はPNP型の第2トランジスタ、14、15はスイッチ素子(NチャンネルMOSFET)、16は電力変換装置の制御装置、R1、R3、R5、R7はベース抵抗でR1とR5が第1抵抗、R3とR7が第3抵抗である。R2、R4、R6、R8はゲート抵抗でR2とR6が第2抵抗、R4とR8は第4抵抗である。R9、R10はゲート放電抵抗で第5抵抗である。図2は電力変換装置の制御装置16のブロック図である。制御装置16は電力変換装置が出力する電圧または電流を制御するので、制御すべき電圧または電流をフィードバック信号として入力され、フィードバック信号に基づいて内部の制御回路によって電圧指令が発生される。電圧指令は演算器などを介してPWMパルス発生器へ渡されPWMパルスへ変換される。PWMパルスは信号駆動回路でゲート駆動ICへの信号へ変換されて出力される。ゲート駆動装置は各スイッチに必要となり、この例ではN側のスイッチ素子14とP側スイッチ素子15それぞれに、ゲート駆動装置を備えている。本発明が従来技術と異なる部分は、N側ゲート駆動装置にダイオード6、7とベース抵抗R1、R3を備えた部分、およびP側ゲート駆動装置にダイオード8、9とベース抵抗R5、R7を備えた部分である。
FIG. 1 is a diagram showing an example in which an embodiment of a gate driving device of the present invention is applied to an inverter bridge power converter configured by connecting switch elements in series. In the figure, 1 is the main power source of the power converter, 2, 3 is the DC power source of the gate drive device, 4, 5 is the gate drive IC, 6, 7, 8, 9 are diodes, 10 and 12 are NPN-type firsts.
動作は、電力変換装置の制御回路16はPWM信号を出力し、そのPWM信号に応じてスイッチ素子14、15がオン・オフする。スイッチ素子14のゲート信号がオフ状態の時は、信号のロジック変換や信号の絶縁を行うゲート駆動IC4の出力がゲート駆動電源2の負極電圧に等しくなる。その状態ではスイッチ素子14のゲート電荷はゲート抵抗R4、PNPトランジスタ11のベース−エミッタ間の等価ダイオード、ベース抵抗R3を介して放電される。この経路でのスイッチ素子14のゲート電荷の放電は、ゲート電圧がNPNトランジスタのベース−エミッタ間の等価ダイオードの順方向電圧降下(Veb1)と等しくなった際に終わる。その後、ゲート放電抵抗R9によってゲート電圧が零になるまで放電される。負荷の電流によって、スイッチ素子14のFETはオフであるが、スイッチ素子内の逆並列ダイオードがオンしている状態から、スイッチ素子15がターンオンする場合、出力端子Voutおよび、スイッチ素子14のドレイン端子は主回路電源1の負極電圧から正極電圧へ急激に変化する。スイッチ素子14のゲート−ドレイン間には浮遊容量Cgsが存在するので、このスイッチング期間にゲート容量とCgsとの間で主回路電圧が分担され、ゲート電圧が上昇しようとする。このときPNPトランジスタ11はゲート電圧がVeb1を超えると電圧の上昇を抑制するよう働くが、PNPトランジスタの動作速度が電圧の変化よりも遅いので、ゲート電圧が図8のように上昇する。しかし、従来は、ゲート電圧がVeb1となった時のゲート抵抗値は、高いターンオン用のゲート抵抗値であり、PNPトランジスタによるゲート電荷の放電動作がこの高抵抗値によって制限され遅くなるが、本発明のゲート駆動装置では、ゲート電圧がVeb1となった時のゲート抵抗は低いターンオフ用のゲート抵抗値であり、放電の時定数が早く高速に動作するので、ゲート電圧の上昇を抑制する。
In operation, the
ダイオード7はスイッチ素子14がオフ状態でゲート電圧が零付近である場合に、ゲート駆動IC4の信号がゲート駆動電源電圧となったときにPNPトランジスタ11のベース電圧はゲート駆動電源電圧付近、エミッタ電圧は零電圧付近の状態となるのをダイオードの導通によって防ぎ、PNPトランジスタ11のベース−エミッタ間に耐圧以上の高い逆電圧が印加されトランジスタが破壊するのを防ぐ。このときダイオード7は導通するので、ベース抵抗R3とゲート抵抗R4の直列回路はベース抵抗R1とゲート抵抗R2と並列接続となって、ゲート容量の充電を早める、つまりターンオンを高速化する動作となってしまうので、ベース抵抗R1はベース抵抗R2およびゲート抵抗R4よりも高い抵抗値を用いて、ターンオン時間の高速化を避けるほうが良い。従って、本発明では、この影響を避けるために、ベース抵抗R1とゲート抵抗R2の和が、ベース抵抗R3とゲート抵抗R4の和よりも高い値を選ぶようにする。具体的にはベース抵抗R1をゲート抵抗R2よりも数倍(10倍)程度以上、ベース抵抗R3をゲート抵抗R4よりも数倍(10倍)程度以上高く設定し、ゲート抵抗R2がゲート抵抗R4よりも高く設定することで、この条件を満足できる。この例では10倍程度以上としたが、NPNトランジスタ、PNPトランジスタのhfeを超える倍数の設定はトランジスタによるバッファ動作が不十分となるのでhfe以下の値に設定することが適切である。
In the
ダイオード6はスイッチ素子14がオン状態でゲート電圧がゲート駆動電源電圧付近である場合に、ゲート駆動IC4の信号がターンオフで零となったときにNPNトランジスタ10のベース電圧は零付近、エミッタ電圧はゲート駆動電源電圧付近の状態となるのをダイオードの導通によって防ぎ、NPNトランジスタ10のベース−エミッタ間に耐圧以上の高い逆電圧が印加されトランジスタが破壊するのを防ぐ。このときダイオード6は導通するので、ベース抵抗R1とゲート抵抗R2の直列回路はベース抵抗R3とゲート抵抗R4と並列接続となって、ゲート容量の放電を助ける役目があるが、前述のようにベース抵抗R1とゲート抵抗R2の和は、ベース抵抗R3とゲート抵抗R4の和よりも高いので、この高速化の影響はあまり期待できない。
In the
1 主電源
2、3 ゲート駆動装置の直流電源
4、5 ゲート駆動IC
6〜9 ダイオード
10、12 第1トランジスタ
11、13 第2トランジスタ
14、15 スイッチ素子
16 制御装置
R1〜R10 抵抗
1
6 to 9
Claims (2)
直流電源と、コレクタが前記直流電源の正極にベースが第1抵抗の一端にエミッタが第2抵抗の一端に接続されたNPN形の第1トランジスタと、コレクタが前記直流電源の負極とベースが第3抵抗の一端とエミッタが第4抵抗の一端に接続されたPNP形の第2トランジスタと、一端が前記直流電源の負極と他端が第2抵抗の他端と第4抵抗の他端の第1接続点に接続された第5抵抗と、出力端子が前記第1抵抗の他端と前記第3抵抗の他端の第2接続点とに接続され入力端子がゲート信号に接続されたゲート駆動ICと、カソードが前記第1トランジスタのベースにアノードが前記第1トランジスタのエミッタに接続された第1ダイオードと、アノードが前記第2トランジスタのベースに、カソードが前記第2トランジスタのエミッタに接続された第2ダイオードと、を備え、前記第1接続点が前記スイッチ素子のゲートに前記直流電源の負極が前記スイッチ素子のソースに接続されることを特徴とするゲート駆動装置。 In a gate drive device for driving a switch element of a voltage drive type gate terminal,
A DC power source, a collector having a positive electrode of the DC power source, a base connected to one end of the first resistor and an emitter connected to one end of the second resistor, a collector connected to the negative electrode and the base of the DC power source A PNP-type second transistor having one end of the three resistors and an emitter connected to one end of the fourth resistor, one end of the negative electrode of the DC power source and the other end of the second resistor and the other end of the fourth resistor. A gate drive in which a fifth resistor connected to one connection point, an output terminal connected to the second connection point of the other end of the first resistor and the other end of the third resistor, and an input terminal connected to a gate signal An IC, a first diode having a cathode connected to the base of the first transistor and an anode connected to the emitter of the first transistor; an anode connected to the base of the second transistor; and a cathode connected to the emitter of the second transistor Comprising a second diode connection, the gate drive device a negative electrode of the DC power supply to the gate, characterized in that it is connected to a source of the switching element of the first connecting point is the switching element.
The value of the first resistance + the second resistance is higher than the value of the third resistance + the fourth resistance, and the first resistance is several times lower than the second resistance and less than hfe of the first transistor. 2. The gate driving device according to claim 1, wherein the third resistor is higher by about a multiple and is higher than the fourth resistor by several times to a multiple not more than hfe of the second transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008305281A JP2010130557A (en) | 2008-11-28 | 2008-11-28 | Gate driving device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008305281A JP2010130557A (en) | 2008-11-28 | 2008-11-28 | Gate driving device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010130557A true JP2010130557A (en) | 2010-06-10 |
Family
ID=42330572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008305281A Pending JP2010130557A (en) | 2008-11-28 | 2008-11-28 | Gate driving device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010130557A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012002007A1 (en) * | 2010-07-02 | 2012-01-05 | オムロン株式会社 | Voltage conversion circuit and electronic equipment |
WO2012157301A1 (en) | 2011-05-17 | 2012-11-22 | トヨタ自動車株式会社 | Semiconductor device and circuit for controlling electric potential of gate of insulated-gate type switching element |
WO2015033444A1 (en) * | 2013-09-06 | 2015-03-12 | 三菱電機株式会社 | Buffer circuit |
WO2017119090A1 (en) * | 2016-01-07 | 2017-07-13 | 三菱電機株式会社 | Buffer circuit and semiconductor device |
JP2019083684A (en) * | 2013-11-15 | 2019-05-30 | 日本テキサス・インスツルメンツ合同会社 | Circuit element for controlling depletion mode transistor and enhancement mode transistor |
CN110071708A (en) * | 2018-01-24 | 2019-07-30 | 三星电机株式会社 | The radio-frequency switch circuit and equipment of switch operating lag with reduction |
CN112711206A (en) * | 2020-12-08 | 2021-04-27 | 武汉楚江水利水电工程质量检测有限公司 | Signal conditioning circuit, conditioning method and collection box |
DE102014108576B4 (en) | 2014-06-18 | 2024-01-18 | Sma Solar Technology Ag | Driver circuit with Miller clamping functionality for power semiconductor switches, power semiconductor switches and inverter bridges |
-
2008
- 2008-11-28 JP JP2008305281A patent/JP2010130557A/en active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9143050B2 (en) | 2010-07-02 | 2015-09-22 | Omron Corporation | Voltage converting circuit and electronic device |
JP2012016225A (en) * | 2010-07-02 | 2012-01-19 | Omron Corp | Voltage conversion circuit, and electronic device |
CN102959842A (en) * | 2010-07-02 | 2013-03-06 | 欧姆龙株式会社 | Voltage conversion circuit and electronic equipment |
WO2012002007A1 (en) * | 2010-07-02 | 2012-01-05 | オムロン株式会社 | Voltage conversion circuit and electronic equipment |
WO2012157301A1 (en) | 2011-05-17 | 2012-11-22 | トヨタ自動車株式会社 | Semiconductor device and circuit for controlling electric potential of gate of insulated-gate type switching element |
US8994437B2 (en) | 2011-05-17 | 2015-03-31 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device |
US9843318B2 (en) | 2013-09-06 | 2017-12-12 | Mitsubishi Electric Corporation | Buffer circuit |
JPWO2015033444A1 (en) * | 2013-09-06 | 2017-03-02 | 三菱電機株式会社 | Buffer circuit |
WO2015033444A1 (en) * | 2013-09-06 | 2015-03-12 | 三菱電機株式会社 | Buffer circuit |
CN105518993A (en) * | 2013-09-06 | 2016-04-20 | 三菱电机株式会社 | Buffer circuit |
JP2019083684A (en) * | 2013-11-15 | 2019-05-30 | 日本テキサス・インスツルメンツ合同会社 | Circuit element for controlling depletion mode transistor and enhancement mode transistor |
JP2020167935A (en) * | 2013-11-15 | 2020-10-08 | 日本テキサス・インスツルメンツ合同会社 | Method and circuit element for controlling depletion mode transistor |
DE102014108576B4 (en) | 2014-06-18 | 2024-01-18 | Sma Solar Technology Ag | Driver circuit with Miller clamping functionality for power semiconductor switches, power semiconductor switches and inverter bridges |
US10340909B2 (en) | 2016-01-07 | 2019-07-02 | Mitsubishi Electric Corporation | Buffer circuit and semiconductor device |
US20180309437A1 (en) * | 2016-01-07 | 2018-10-25 | Mitsubishi Electric Corporation | Buffer circuit and semiconductor device |
CN108476018A (en) * | 2016-01-07 | 2018-08-31 | 三菱电机株式会社 | Buffer circuit and semiconductor device |
JPWO2017119090A1 (en) * | 2016-01-07 | 2018-03-08 | 三菱電機株式会社 | Buffer circuit and semiconductor device |
CN108476018B (en) * | 2016-01-07 | 2022-04-15 | 三菱电机株式会社 | Buffer circuit and semiconductor device |
WO2017119090A1 (en) * | 2016-01-07 | 2017-07-13 | 三菱電機株式会社 | Buffer circuit and semiconductor device |
CN110071708A (en) * | 2018-01-24 | 2019-07-30 | 三星电机株式会社 | The radio-frequency switch circuit and equipment of switch operating lag with reduction |
CN110071708B (en) * | 2018-01-24 | 2023-05-09 | 三星电机株式会社 | Radio frequency switching circuit and apparatus with reduced switching response delay |
CN112711206A (en) * | 2020-12-08 | 2021-04-27 | 武汉楚江水利水电工程质量检测有限公司 | Signal conditioning circuit, conditioning method and collection box |
CN112711206B (en) * | 2020-12-08 | 2024-04-09 | 武汉楚江水利水电工程质量检测有限公司 | Signal conditioning circuit, conditioning method and acquisition box |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197685B2 (en) | Gate drive circuit | |
JP6402591B2 (en) | Semiconductor device | |
US8537515B2 (en) | Driving circuit and semiconductor device with the driving circuit | |
JP5729472B2 (en) | Short circuit protection circuit | |
JP6132640B2 (en) | Power semiconductor device drive circuit | |
US9059709B2 (en) | Gate drive circuit for transistor | |
US9954521B2 (en) | Gate drive circuit for semiconductor switching devices | |
JP2010130557A (en) | Gate driving device | |
WO2014034063A1 (en) | Semiconductor apparatus | |
JP4779549B2 (en) | A gate driving circuit of a voltage driven semiconductor element. | |
US11545972B2 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
KR101297460B1 (en) | Apparatus for driving gate | |
US8503146B1 (en) | Gate driver with short-circuit protection | |
JP4342251B2 (en) | Gate drive circuit | |
JP2017224999A (en) | Protection circuit of semiconductor switching element | |
JP4091793B2 (en) | Gate drive circuit of voltage driven semiconductor device | |
JP2014150654A (en) | Gate Drive circuit | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
JP6122542B1 (en) | Active clamp circuit | |
JP2016034175A (en) | Semiconductor driving device and power conversion device using the same | |
JP2017163681A (en) | Drive circuit for voltage-driven semiconductor switch element | |
JP5133648B2 (en) | Gate drive device for voltage controlled switching device | |
JP5810973B2 (en) | Switching element drive circuit | |
JP2002153043A (en) | Gate-driving device for voltage-driving semiconductor element | |
JP2009060709A (en) | Gate drive circuit |