JP2009059788A - 接着パターン形成素子及び電子部品 - Google Patents

接着パターン形成素子及び電子部品 Download PDF

Info

Publication number
JP2009059788A
JP2009059788A JP2007224167A JP2007224167A JP2009059788A JP 2009059788 A JP2009059788 A JP 2009059788A JP 2007224167 A JP2007224167 A JP 2007224167A JP 2007224167 A JP2007224167 A JP 2007224167A JP 2009059788 A JP2009059788 A JP 2009059788A
Authority
JP
Japan
Prior art keywords
adhesive layer
adhesive
pattern forming
forming element
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007224167A
Other languages
English (en)
Other versions
JP4987632B2 (ja
Inventor
Satoshi Kawamoto
聡 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007224167A priority Critical patent/JP4987632B2/ja
Priority to US12/201,212 priority patent/US20090057856A1/en
Publication of JP2009059788A publication Critical patent/JP2009059788A/ja
Application granted granted Critical
Publication of JP4987632B2 publication Critical patent/JP4987632B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】製造が容易で機械的応力に強い接着パターン形成素子及びこれを備えた電子部品を提供する。
【解決手段】接着層１６は、第１の区画の内部に設けられ、前記接着層は、第２の区画及びその輪郭線上には設けられておらず、略平行四辺形の２組の対辺の長さをそれぞれｘ、ｙとし、前記ｘ、ｙに対して平行な前記区画の２組の対辺の長さをそれぞれα、βとし、ｎ及びｍを自然数としたときに、ｘ＝２ｎα かつ ｙ＝（２ｍ−１）β または、ｙ＝２ｎβ かつ ｘ＝（２ｍ−１）αである接着パターン形成素子を提供する。
【選択図】図４

Description

本発明は、接着パターン形成素子及び電子部品に関する。
基板やリードフレームなどの実装部材の上に半導体素子や電子部品などを接着した電子部品は、広く用いられている。
例えば、リードフレームの上に半導体素子のチップが接着された表面実装型の電子部品の場合、リードフレームに捻れ変形が生じるとチップとリードフレームとの接着面には捻り応力のような外力が加わり、チップがリードフレームから脱離することがある。捻り応力による脱離を抑制するには接着面積を小さくする手段が有効であるが、接着面積を小さくすると剪断応力に対する強度が低下するという問題が生ずる。
本発明は、製造が容易で機械的応力に強い接着パターン形成素子及びこれを備えた電子部品を提供する。
本発明の一態様によれば、略平行四辺形の平面形状を有し、実装部材に接着される接着面に接着層が設けられた接着パターン形成素子であって、前記接着パターン形成素子は、等間隔の複数直線に沿って板材から分離切り出され、前記板材の前記接着層が設けられた面を、前記略平行四辺形の２組の対辺に対してそれぞれ平行な等間隔の複数の直線により複数の区画に分割し、前記複数の区画を市松状に交互に配列した第１の区画と第２の区画とに分類した時に、前記接着層は、前記第１の区画の内部に設けられ、前記接着層は、前記第２の区画及びその輪郭線上には設けられておらず、前記略平行四辺形の前記２組の対辺の長さをそれぞれｘ、ｙとし、前記ｘ、ｙに対して平行な前記区画の２組の対辺の長さをそれぞれα、βとし、ｎ及びｍを自然数としたときに、ｘ＝２ｎα かつ ｙ＝（２ｍ−１）β または、ｙ＝２ｎβ かつ ｘ＝（２ｍ−１）αであることを特徴とする接着パターン形成素子が提供される。
また、本発明の他の一態様によれば、実装部材と、前記実装部材の上に接着された上記の接着パターン形成素子と、を備えたことを特徴とする電子部品が提供される。
また、本発明の他の一態様によれば、実装部材と、前記実装部材の上に設けられた接着層と、略平行四辺形の平面形状を有し、前記接着層を介して実装部材に接着された接着パターン形成素子と、を備え、前記実装部材の前記接着層が設けられた面を、前記略平行四辺形の２組の対辺に対してそれぞれ平行な等間隔の複数の直線により複数の区画に分割し、前記複数の区画を市松状に交互に配列した第１の区画と第２の区画とに分類した時に、 前記接着層は、前記第１の区画の内部に設けられ、前記接着層は、前記第２の区画及びその輪郭線上には設けられておらず、前記略平行四辺形の前記２組の対辺の長さをそれぞれｘ、ｙとし、前記ｘ、ｙに対して平行な前記区画の２組の対辺の長さをそれぞれα、βとし、ｎ及びｍを自然数としたときに、ｘ＝２ｎα かつ ｙ＝（２ｍ−１）β または、ｙ＝２ｎβ かつ ｘ＝（２ｍ−１）αであることを特徴とする電子部品が提供される。
本発明によれば、製造が容易で機械的応力に強い接着パターン形成素子及びこれを備えた電子部品が提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１〜図３は、本実施形態にかかる接着パターン形成素子を表し、それぞれ（ａ）は模式正面図であり、（ｂ）は模式底面図である。なお、図１以降の各図については、既出の図面に表したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１〜図３に表した接着パターン形成素子は、後に具体例を挙げて詳述するように、例えば、受光素子や発光素子などの光素子や、トランジスタやダイオードなどの電子素子や、サブマウントなどの実装素子をはじめとする各種の素子を包含する。例えば、接着パターン形成素子１０が受光素子である場合には、半導体層１２と、その裏面側に設けられた電極１４と、電極１４の表面に設けられた接着層１６と、を有する。半導体層１２は、図示しない光電変換層や半導体基板などの層を適宜有する。電極１４は、受光素子のアノードまたはカソード電極として機能する。また、接着層１６は、半田や、金属バンプ、導電性材料を含有する接着剤（銀ペーストなど）などにより形成することができる。
図１に表した接着パターン形成素子１０の場合、接着層１６は、素子の底面側からみて（図１（ｂ））、上方の左右の隅と、下方の長辺の中央付近の合計３カ所に設けられている。図２に現した接着パターン形成素子１０の場合、接着層１６は、素子の底面側からみて（図２（ｂ））、左右両側の短辺の合計２カ所に設けられている。図３に現した接着パターン形成素子１０の場合、接着層１６は、素子の底面側からみて（図３（ｂ））、中央付近に１カ所のみ設けられている。
図１〜図３に表したいずれの接着パターン形成素子においても、素子１０の底面に対する接着層１６の面積の割合は、略同一とされている。例えば、図１〜図３のいずれの接着パターン形成素子においても、接着層１６の合計の面積は、素子１０の底面の面積のおよそ３０パーセントとすることができる。
本実施形態によれば、図１〜図３に表したいずれの接着パターン形成素子も、同一のウェーハ（板材）から切り出して得られる。そして、これらいずれの場合も、リードフレームなどの実装部材に接着した時に、剪断応力に対する剥離強度（ダイシェア応力）と、リードフレームの捻れに対する剥離強度と、を両立させて機械的に高いレベルの剥離強度を維持することが可能となる。
図４は、図１〜図３に表した接着パターン形成素子をウェーハから切り出す状態を表す概念図である。
ウェーハの表面には、接着層１６が市松状に形成されている。そして、図４（ａ）に表したようにこれら接着層１６のうちの３つを含むように接着パターン形成素子１０を切り出すと、図１に表した接着パターン形成素子が得られる。一方、図４（ｂ）に表したように、接着層１６のうちの２つを含むように接着パターン形成素子１０を切り出すと、図２に表した接着パターン形成素子１０が得られる。そして、図４（ｃ）に表したように、接着層１６を１つのみ含むように接着パターン形成素子１０を切り出すと、図３に表した接着パターン形成素子１０が得られる。
ここで、図１〜図３のいずれの具体例においても、これら接着パターン形成素子１０の接着層１６のパターンをコピーし、互いに隣接させて２次元的に並べることにより、元のウェーハにおける接着層１６の配置が得られる。
以下、本実施形態における接着層１６の配置とその作用効果について詳細に説明する。 図５は、比較例の接着パターン形成素子を表す模式図である。
本比較例においては、接着パターン形成素子の裏面の全面に接着層１６が一様に設けられている。この接着パターン形成素子をリードフレーム上に接着した場合、接着面に平行方向の剪断応力を直接素子に加える剥離試験（ダイシェア試験）では十分な接着強度が得られても、リードフレームの捻れ変形などで接着面に捻り応力のような外力が加わると、比較的小さな力で接着パターン形成素子がリードフレームから脱離することがある。捻り応力による脱離を防ぐためには、接着面積を小さくすることが一つの有効手段となる。しかし、接着面積を小さくしすぎると、剪断応力に対する接着強度が低下する。
これに対して、本実施形態によれば、接着層１６をパターン形成し、さらにこのパターンの配列に特定の条件を与えることにより、製造が容易であり、剪断応力と捻り応力に対する強度が両立した接着パターン部材を提供する。
ここで、素子の裏面から見て角あるいは隅にあたる部分に接着層１６が存在する場合に、素子の４隅のうちの接着層１６のある隅の数を「隅数」と定義する。
図６は、隅数を説明するための模式図である。
すなわち、図６（ａ）は、素子の４隅のいずれにも接着層１６が設けられていない場合を表す。この場合の隅数は、０（ゼロ）である。ただしこの場合、素子の４隅以外の場所に接着層１６が設けられているものも含む。すなわち、４隅以外のいずれかの辺またはこれら隅や辺から離れた裏面に接着層１６が設けられているものも隅数が０のものに含まれる。
図６（ｂ）は、素子の４隅のうちの１つの隅のみに接着層１６が設けられている場合を表す。この場合の隅数は、１である。この場合にも、素子の４隅以外の場所に接着層１６が設けられているものも含む。すなわち、４隅以外のいずれかの辺またはこれら隅や辺から離れた裏面に接着層１６が設けられているものも隅数が１のものに含まれる。
図６（ｃ）は、素子の４隅のうちの２つの隅に接着層１６が設けられている場合を表す。この場合の隅数は、２である。そして、図６（ａ）及び（ｂ）に関して前述したように、この場合にも、素子の４隅以外の場所に接着層１６が設けられているものも含む。
図６（ｄ）は、素子の４隅のうちの３つの隅に接着層１６が設けられている場合を表す。この場合の隅数は、３である。なお、この場合にも、図６（ａ）及び（ｂ）に関して前述したように、素子の４隅以外の場所に接着層１６が設けられているものも含む。
図６（ｅ）は、素子の４隅のすべてに接着層１６が設けられている場合を表す。この場合の隅数は、４である。なお、この場合にも、図６（ａ）及び（ｂ）に関して前述したように、素子の４隅以外の場所に接着層１６が設けられているものも含む。
ここで、これらの接着パターン形成素子を実装部材に接着した時の剥離強度は、以下の如くである。

Figure 2009059788
 接着パターン形成素子の剪断応力に対する剥離強度（ダイシェア強度）は、接着パターン形成素子の実装面の面積に対する接着層１６の面積比と正の相関を有する。つまり、接着層１６の面積比が大きくなるほど、剪断応力に対する剥離強度は向上する。しかし、実装部材の捻れなどによる捻り応力に対する剥離強度は、接着層１６の面積比に対して負の相関を示す。つまり、接着層の面積比が大きくなるほど、捻り応力に対する剥離強度が低下する傾向がある。
一方、接着層１６の面積比を一定した場合において、隅数との関係についてみると、剪断応力に対する剥離強度には特に顕著な相関は見られない。これに対して、捻り応力に対する剥離強度は、隅数に対して負の相関を示す。
表２は、接着層１６の面積比を一定とした場合に、捻り応力に対する剥離強度と隅数との関係を調べた結果の一例を表す。

Figure 2009059788
 ここでは、リードフレームに接着パターン形成素子をマウントし、リードフレームの両端に捻り応力を印加して接着パターン形成素子が剥離した時の捻り応力のトルク（Ｎ・ｃｍ：ニュートン・センチメータ）を表した。
表２から、接着層１６の面積比を一定とした場合には、接着層１６の隅数をなるべく小さくすることが望ましいことが分かる。これは、捻り応力に対する剥離は、力の作用点間の距離に関係しているからであると推定される。
以上の結果から、剪断応力に対する剥離強度と、捻り応力に対する剥離強度の両方を高めるためには、接着層１６の面積比を適当に設定した上で隅数をなるべく小さくすればよいことがわかる。最も単純な場合を考えると、接着パターン形成素子１０の裏面の中央付近に適当な面積の接着層１６を形成すれば、この条件を満たすことができる（すなわち、隅数０）。
しかし、そのためには、接着パターン形成素子１０に対する接着層１６との位置決め作業が必要になる。通常は、フォトダイオードなどの接着パターン形成素子は、ウェーハの表面側のパターンを基準にしてウェーハから切り出される。従って、この場合には、ウェーハの表面の側パターンに合わせて、裏面側の接着層１６を形成しなければならない。しかし、このような接着層１６の位置合わせは煩雑であり、製造コストの上昇や歩留まりの低下を招きやすい。
これに対して、本実施形態によれば、ウェーハの表面側のパターンに対して接着層１６の位置合わせをする必要がなく、接着層１６が接着パターン形成素子１０のどこに形成されていても、所定の剥離強度を確保できる。
すなわち、本実施形態において、隅数０〜２までを許容し、且つ接着層１６の面積比がパターンの位置によらない条件を採用する。この条件は以下の如くである。
まず、図４に表したように、略平行四辺形の平面形状を有する接着パターン形成素子１０は、等間隔の複数直線に沿って板材（ウェーハ）から分離切り出されるものとする。そして、この場合に板材（ウェーハ）の接着層１６が設けられた面を、接着パターン形成素子１０の略平行四辺形の２組の対辺に対してそれぞれ平行な等間隔の複数の直線により複数の区画に分割する。さらに、これら複数の区画を市松状に交互に配列した第１の区画ｂと第２の区画ｗとに分類する。そして、接着層１６は、第１の区画ｂの内部に設け、第２の区画ｗ及びその輪郭線上には設けない（第１の区画ｂと第２の区画ｗを逆にしてもよい）
そして、次式が満たされるものとする。

ｘ＝２ｎα かつ ｙ＝（２ｍ−１）β または
ｙ＝２ｎβ かつ ｘ＝（２ｍ−１）α

ここで、ｘ、ｙ、α、βは、図４に表した。すなわち、ｘとｙは接着パターン形成素子１０の縦横の長さであり、αとβは接着層１６を形成する区画の縦横の長さであり、ｎとｍは自然数である。図４は、ｎ＝ｍ＝１の場合を例示する。
すなわち、αとβは、図４に示すようにウェーハ面上に仮想的に形成される格子状の縦横の長さであり、長さｘの辺と長さαの辺とが平行で、長さｙの辺と長さβの辺とが平行であるとする。そして、このような区画の中で、隣接する区画に接着層１６が形成されないように、市松状に接着層１６が形成される。ただし、接着層１６の大きさは、α、βより小さくなければならない。すなわち、ウェーハの表面積に対する接着層１６の面積比の設定可能範囲は、０％より大きく、５０％よりも小さい。
このようにすると、図１〜図４に表したように、ウェーハのどの位置から接着パターン形成素子１０を切り出しても、隅数を０〜２の範囲に制御することができる。その結果として、表２から分かるように、例えば、隅数が３または４の場合に生ずる捻り応力に対する剥離強度の低下を防止することができる。すなわち、捻れ応力に対する剥離強度は、隅数が３の場合には６．７であり、隅数が４になると５．３にまで低下するが、本実施形態によれば、強度は最も低い場合でも７．３（隅数＝２）であり、最良の場合には１０．２（隅数＝０）となる。
しかも、本実施形態によれば、接着層１６をウェーハの表面側のパターンと位置合わせする必要がない。つまり、製造工程を煩雑化することがなく、所定の機械的強度を確保することが可能となる。
本実施形態においては、上述した条件内であれば、接着層１６の形状は基本的に何でもよく、剪断応力に対する剥離強度と捻り応力に対する剥離強度の折り合いがつく面積比に設定すればよい。
図７〜図９は、接着層１６のパターン形状を例示する模式図である。すなわち、図７に表したように、接着層１６は、略円形の形状であってもよく、あるいは、図８に例示したように線対称な形状であってもよく、図９に例示したように非対称な形状であってもよい。
また、図７〜図９において、接着パターン形成素子の外形を点鎖線を例示したが、これ以外のどの位置にあってもよい。すなわち、上述の条件が満たされる限り、ウェーハのどこから接着パターン形成素子を切り出しても、接着層１６の隅数を０〜２の範囲に制御することができる。
また、図７〜図９においては、ｎ＝ｍ＝１の場合と、ｎ＝１でｍ＝２の場合と、をそれぞれ表した。ｎやｍが大きくなると、接着パターン形成素子に形成される接着層１６の数が増えることにより、力の作用点が分散される。このため、隅数を０〜２の範囲に限定した場合と、隅数が３または４になった場合と、の捻り応力に対する剥離強度の差は縮小する傾向がある。つまり、本実施形態は、ｎとｍが小さいほうがより有効であり、ｎ＝ｍ＝１の場合に最も顕著な効果が得られる。
なお、接着層１６の硬度については、実装部材の捻り応力に対する接着パターン形成素子の剥離強度に関する限り、接着層１６の硬度が低いほうが剥離強度が高い傾向がある。
以下、本実施形態にかかる電子部品の具体例について説明する。
図１０は、本実施形態にかかる電子部品を表す模式図である。
本具体例は、２波長型の半導体レーザ装置を表す。図１０（ａ）及び（ｂ）は、それぞれ組立の途中状態におる半導体レーザ装置の内部構造を表す模式図である。
モールド樹脂６０によりモールドされたリードフレーム５０の上には、サブマウント（接着パターン形成素子）２０と、受光素子（接着パターン形成素子）４０と、が接着されている。これらサブマウント２０と受光素子４０は、リードフレーム５０との接着面に図示しない接着層を有する。そして、この接着層は、上述したように本実施形態にかかる条件を満たした配置とされている。
ここで、サブマウント２０は、セラミックの表面に金属が被覆された構造を有する。そして、サブマウント２０の表面には、分離溝２６により互いに電気的に分離された２つの電極パターン２２、２４が設けられている。サブマウント２０の上には、２波長型の半導体レーザ素子３０がマウントされている。半導体レーザ素子３０は、互いに異なる２種類の波長のレーザ光を放出する２つの共振器を有する。半導体レーザ素子３０のマウント面には、これら共振器のそれぞれに対応した電極が形成され、これらの電極が、サブマウント２０の電極パターン２２、２４に電気的に接続されている。受光素子４０は、半導体レーザ素子３０から放出されるレーザ光の強度をモニタするために用いることできる。
この半導体レーザ装置は、サブマウント２０や受光素子４０などの部品載置部は、封止樹脂などにより封止されておらず、中空構造とされている。中空構造の場合、サブマウント２０などの載置部品を機械的に装置に固定するのはリードフレーム５０との接着面だけである。このため、載置部品を樹脂で充填封止した稠密構造の場合と比べて、リードフレーム５０からサブマウント２０や受光素子４０などの載置部品が脱離しやすく、またリードフレーム５０も変形しやすい。これに対して、本実施形態によれば、サブマウント２０や受光素子４０を本実施形態にかかる接着層１６により接着することにより、リードフレーム５０からの剥離を確実且つ容易に抑制することができる。
本実施形態にかかる半導体レーザ装置の製造工程は、以下の如くである。
まず、所望のパターンにプレス、フォーミングしたリードフレーム５０に射出成形等により外囲器となるモールド樹脂６０を素子載置部を取囲むように成形しておく。リードフレーム５０の母材としては、動作時の放熱性を考慮して銅系の材料を用いることができるが、場合によっては４２アロイなど鉄系の材料を使用することも可能である。リードフレーム５０は、組立て性を考慮して予め金、ニッケル、パラジウムめっきなどの適当な外装を施してもよい。
次に、この成形済みリードフレーム５０の上にサブマウント２０と受光素子４０を接着する。受光素子４０は、シリコンウェーハから長方形または正方形に切り出したもので、その裏面には本実施形態により金錫半田などの接着層がパターン形成されている。また、サブマウント２０は、セラミックウェーハから平行四辺形状に切り出したものであり、その裏面には、本実施形態により金錫半田などの接着層がパターン形成されている。
これら接着層の面積比は、３０〜４０％程度に設定することができる。例えば、予めフォトリソグラフィ技術により微細パターン加工した金属製マスクをウェーハ面上に密着させ、半田を蒸着することで接着層１６をパターン形成できる。この際に、磁力を持たせた保持治具上にウェーハと磁性マスクとを順に重ね、保持治具とマスクの間の磁気引力によりウェーハとの密着性を確保することもできる。
その他の接着層１６の形成方法としては、例えば、予めウェーハ上に一様に半田を蒸着しておきフォトリソグラフィ技術により半田をパターン加工する方法や、フォトリソグラフィ技術で予めウェーハ上にレジストをパターン形成した後半田蒸着してリフトオフ技術により剥離する方法などを挙げることもできる。また、ウェーハ面にフォトリソグラフィ技術により予め電極を厚めにパターン形成して所望の凹凸パターンを形成しておき、その上に半田層を一様に形成し、接着するときに凸部分のみがリードフレームにあたるような構造にしてもよい。
マスク厚みによる蹴られやエッチング液の回り込みを考慮すると、接着層１６は単純で大きいものの方が実用上は転写性良好となる。いすれにしても、本実施形態によればウェーハとパターンの位置合わせが必要ないため、容易に工程の導入ができる。サブマウント２０や受光素子４０は、裏面の接着層１６を３００℃程度に加熱溶融してリードフレーム５０に接着することができる。半田の代わりに、銀エポキシ接着剤などを用いることもできる。
サブマウント２０の上には半導体レーザ素子３０が接着される。サブマウント２０には、半導体レーザ素子３０と線膨張係数が近くシリコンなどと比べて熱伝導率の高い窒化アルミニウムなどが用いることができる。半導体レーザ素子３０の載置方法としては、例えば金錫半田などの接着層を３００℃程度に加熱溶融接着して導通を確保すればよい。半田の代わりに、銀エポキシ接着剤などを用いることも可能である。
半導体レーザ素子３０は、赤外光と可視光の両方を発光するモノリシック２波長半導体レーザ素子であるが、赤外光のみもしくは可視光のみもしくは紫外光のみを発光する単波長半導体レーザ素子であってもよい。また、複数の半導体レーザ素子を載置することも可能である。
そして、図１０（ｂ）に表したように、金ワイヤ９２、９４、９６により各載置部品と、リード７２、７６、７４とを電気的に結線する。また、ワイヤ９８により、半導体レーザ素子３０の共通電極とリードフレーム５０とを結線する。
この後、樹脂製または金属製の蓋を成形済みリードフレームに装着・固定し、リードカットによる分離工程を経て半導体レーザ装置が完成する。リード８２、８４、８６、８８は、それぞれ半導体レーザ素子３０（裏面電極）、受光素子４０（上面電極）、半導体レーザ素子３０（裏面電極）、半導体レーザ素子３０（上面電極）に接続されている。
本実施形態によれば、例えば光ピックアップヘッド筐体にこの半導体レーザ装置を圧入する際など大きな外力が加わる場合でも、この半導体レーザ装置にチップ剥離などの不具合が発生することはない。
図１１は、本実施形態の電子部品の第２の具体例を表す模式図である。
本具体例においては、接着層１６が載置部品（サブマウント２０や受光素子４０）の側でなくリードフレーム５０の側に形成されている点が異なる。この場合、載置部品のマウント位置によらず、隅数を０〜２の範囲に制御できる。つまり、載置部品を高い精度でマウントする必要がなく、剪断応力に対する剥離強度と捻り応力に対する剥離強度とを確保することが可能となる。なお、本具体例においても、図７〜図９に関して前述したものと同様に、ｎ＝ｍ＝１の場合に、最も顕著な効果を得ることができる。
接着層１６として銀エポキシやクリーム半田を用いる場合、予めフォトリソグラフィ技術により微細パターン加工したマスクをリードフレーム５０の面上に密着させ、スタンピング技術等により素子載置面にパターン形成することができる。または、予め接着層１６を別の基材上にパターン形成しておきリードフレーム５０上に転写してもよいし、予めパターンに合わせて加工したノズルをリードフレーム５０に密着させ、接着層１６を射出塗布してもよい。または、リードフレーム５０の表面にプレス加工により予め所望の凹凸パターンを形成しておき、その上に一様に薄く接着剤を塗布し、接着するとき凸部分のみが接着層１６として載置部品（サブマウント２０や受光素子４０）にあたるような構造にしても同様の効果が得られる。
このようにして形成された接着層１６の上にサブマウント２０や受光素子４０を接着する。載置部品が複数種類に渡る場合は、それぞれに合った接着層１６のパターンをそれぞれの載置位置に形成しておくこともできる。あるいは、サブマウント２０と受光素子４０の形状やサイズによっては、同一パターンの接着層１６の上にこれらを載置してもよい。必要ならば加熱・乾燥・紫外線等により接着剤としての接着層１６を硬化させればよい。いすれの場合も、本実施形態によれば、リードフレーム５０とのパターンの位置合わせ技術や部品の高精度載置技術が必要ないため、容易に工程の導入ができる。
図１０及び図１１においては、半導体レーザ装置を例示したが、本実施形態は本質的に実装部材に部品を接着するタイプの電子部品の全般に適用することができる。接着層１６についても、導通の必要性無ければ絶縁性のものを使用してもよい。また、例えばフレキシブル基板など変形しやすいものの上に部品を接着する場合などにも応用できる。また、本実施形態は、面ファスナーのような接着機能を持つ構造や、真空・磁力・静電力のような吸着・引力を利用するものなどあらゆる部品接着用途に広く応用可能である。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例には限定されない。すなわち、各具体例に対して当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
また、本実施形態の接着パターン形成素子に設けられた接着層のパターンを互いに隣接させて２次元的に並べることにより、接着パターン形成素子が切り出された元のウェーハなどの板材における接着層の配置を得ることができる。
本実施形態にかかる接着パターン形成素子を表す模式図である。 本実施形態にかかる接着パターン形成素子を表す模式図である。 本実施形態にかかる接着パターン形成素子を表す模式図である。 図１〜図３に表した接着パターン形成をウェーハから切り出す状態を表す概念図である。 比較例の接着パターン形成素子を表す模式図である。 隅数を説明するための模式図である。 接着層１６のパターン形状を例示する模式図である。 接着層１６のパターン形状を例示する模式図である。 接着層１６のパターン形状を例示する模式図である。 本実施形態にかかる電子部品を表す模式図である。 本実施形態の電子部品の第２の具体例を表す模式図である。
符号の説明
１０ 接着パターン形成素子
１２ 半導体層
１４ 電極
１６ 接着層
２０ サブマウント（接着パターン形成部素子）
２２、２４ 電極パターン
２６ 分離溝
３０ 半導体レーザ素子
４０ 受光素子（接着パターン形成素子）
５０ リードフレーム
６０ モールド樹脂
７２、８２、８４、８６、８８ リード
９２、９４、９６、９８ ワイヤ

Claims (5)

  1. 略平行四辺形の平面形状を有し、実装部材に接着される接着面に接着層が設けられた接着パターン形成素子であって、
    前記接着パターン形成素子は、等間隔の複数直線に沿って板材から分離切り出され、
    前記板材の前記接着層が設けられた面を、前記略平行四辺形の２組の対辺に対してそれぞれ平行な等間隔の複数の直線により複数の区画に分割し、前記複数の区画を市松状に交互に配列した第１の区画と第２の区画とに分類した時に、
    前記接着層は、前記第１の区画の内部に設けられ、
    前記接着層は、前記第２の区画及びその輪郭線上には設けられておらず、
    前記略平行四辺形の前記２組の対辺の長さをそれぞれｘ、ｙとし、前記ｘ、ｙに対して平行な前記区画の２組の対辺の長さをそれぞれα、βとし、ｎ及びｍを自然数としたときに、
    ｘ＝２ｎα かつ ｙ＝（２ｍ−１）β または、
    ｙ＝２ｎβ かつ ｘ＝（２ｍ−１）α
    であることを特徴とする接着パターン形成素子。
  2. 前記ｎが１であり、前記ｍが１であることを特徴とする請求項１記載の接着パターン形成素子。
  3. 実装部材と、
    前記実装部材の上に接着された請求項１または２に記載の接着パターン形成素子と、
    を備えたことを特徴とする電子部品。
  4. 実装部材と、
    前記実装部材の上に設けられた接着層と、
    略平行四辺形の平面形状を有し、前記接着層を介して実装部材に接着された接着パターン形成素子と、
    を備え、
    前記実装部材の前記接着層が設けられた面を、前記略平行四辺形の２組の対辺に対してそれぞれ平行な等間隔の複数の直線により複数の区画に分割し、前記複数の区画を市松状に交互に配列した第１の区画と第２の区画とに分類した時に、
    前記接着層は、前記第１の区画の内部に設けられ、
    前記接着層は、前記第２の区画及びその輪郭線上には設けられておらず、
    前記略平行四辺形の前記２組の対辺の長さをそれぞれｘ、ｙとし、前記ｘ、ｙに対して平行な前記区画の２組の対辺の長さをそれぞれα、βとし、ｎ及びｍを自然数としたときに、
    ｘ＝２ｎα かつ ｙ＝（２ｍ−１）β または、
    ｙ＝２ｎβ かつ ｘ＝（２ｍ−１）α
    であることを特徴とする電子部品。
  5. 前記ｎが１であり、前記ｍが１であることを特徴とする請求項４記載の電子部品。
JP2007224167A 2007-08-30 2007-08-30 半導体素子の製造方法、サブマウントの製造方法及び電子部品 Expired - Fee Related JP4987632B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007224167A JP4987632B2 (ja) 2007-08-30 2007-08-30 半導体素子の製造方法、サブマウントの製造方法及び電子部品
US12/201,212 US20090057856A1 (en) 2007-08-30 2008-08-29 Bonding-patterned device and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007224167A JP4987632B2 (ja) 2007-08-30 2007-08-30 半導体素子の製造方法、サブマウントの製造方法及び電子部品

Publications (2)

Publication Number Publication Date
JP2009059788A true JP2009059788A (ja) 2009-03-19
JP4987632B2 JP4987632B2 (ja) 2012-07-25

Family

ID=40406114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007224167A Expired - Fee Related JP4987632B2 (ja) 2007-08-30 2007-08-30 半導体素子の製造方法、サブマウントの製造方法及び電子部品

Country Status (2)

Country Link
US (1) US20090057856A1 (ja)
JP (1) JP4987632B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171465B2 (en) 2017-08-04 2021-11-09 Nuvoton Technology Corporation Japan Submount for semiconductor laser device on heat assisted recording device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176546A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体装置
JPH08204288A (ja) * 1995-01-23 1996-08-09 Hitachi Ltd 光半導体装置
WO2003010833A2 (en) * 2001-07-23 2003-02-06 Cree, Inc. Flip chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
JP2005123326A (ja) * 2003-10-15 2005-05-12 Toshiba Corp 半導体装置
JP2006128254A (ja) * 2004-10-27 2006-05-18 Hitachi Media Electoronics Co Ltd 光素子の実装構造体及び実装方法
US20080185686A1 (en) * 2007-02-05 2008-08-07 Freescale Semiconductor, Inc. Electronic device with connection bumps

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410990B2 (en) * 1997-12-12 2002-06-25 Intel Corporation Integrated circuit device having C4 and wire bond connections
US6323559B1 (en) * 1998-06-23 2001-11-27 Lsi Logic Corporation Hexagonal arrangements of bump pads in flip-chip integrated circuits
JP2003031885A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 半導体レーザ装置
JPWO2003021664A1 (ja) * 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
JP3737769B2 (ja) * 2002-03-28 2006-01-25 株式会社東芝 半導体レーザ装置
US6945712B1 (en) * 2003-02-27 2005-09-20 Xilinx, Inc. Fiber optic field programmable gate array integrated circuit packaging

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176546A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体装置
JPH08204288A (ja) * 1995-01-23 1996-08-09 Hitachi Ltd 光半導体装置
WO2003010833A2 (en) * 2001-07-23 2003-02-06 Cree, Inc. Flip chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
JP2005123326A (ja) * 2003-10-15 2005-05-12 Toshiba Corp 半導体装置
JP2006128254A (ja) * 2004-10-27 2006-05-18 Hitachi Media Electoronics Co Ltd 光素子の実装構造体及び実装方法
US20080185686A1 (en) * 2007-02-05 2008-08-07 Freescale Semiconductor, Inc. Electronic device with connection bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171465B2 (en) 2017-08-04 2021-11-09 Nuvoton Technology Corporation Japan Submount for semiconductor laser device on heat assisted recording device

Also Published As

Publication number Publication date
JP4987632B2 (ja) 2012-07-25
US20090057856A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
US20170317247A1 (en) Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same
KR101386303B1 (ko) 박막 반도체 소자 및 소자 어셈블리
US20100171215A1 (en) Method of Producing Optoelectronic Components and Optoelectronic Component
JP2006086176A (ja) Ｌｅｄ用サブマウント及びその製造方法
JP4871978B2 (ja) 半導体装置、及び光プリントヘッド
US20120132938A1 (en) Led package
KR102513954B1 (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
US9941451B2 (en) Light emitting device and method of manufacturing light emitting module
JP2003069083A (ja) 発光装置
JP2005183558A (ja) 光部品搭載用パッケージ及びその製造方法
JP2002009347A (ja) Ｌｅｄ光源およびその製造方法
JP6551245B2 (ja) 発光装置の製造方法
JP2008021867A (ja) 発光装置
US20080057603A1 (en) Light Emitting Diode and Method of Making the Same
JP2004221186A (ja) 半導体発光装置
JP4987632B2 (ja) 半導体素子の製造方法、サブマウントの製造方法及び電子部品
JPH06302864A (ja) 発光デバイスの製造方法
US20160133611A1 (en) Light emitting device
KR20150037216A (ko) 발광 디바이스
KR100609971B1 (ko) 발광 소자 패키지 및 그의 제조 방법
JP2008277055A (ja) 光源装置
KR20030073054A (ko) 반도체 엘이디 소자 및 그 제조 방법
JP2000077726A (ja) 半導体素子とその製造方法
JP5995579B2 (ja) 半導体発光装置及びその製造方法
KR20060069375A (ko) 반도체 엘이디 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees