JP2009049293A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2009049293A
JP2009049293A JP2007215936A JP2007215936A JP2009049293A JP 2009049293 A JP2009049293 A JP 2009049293A JP 2007215936 A JP2007215936 A JP 2007215936A JP 2007215936 A JP2007215936 A JP 2007215936A JP 2009049293 A JP2009049293 A JP 2009049293A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
insulating film
light
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007215936A
Other languages
English (en)
Inventor
Masayuki Watanabe
雅之 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007215936A priority Critical patent/JP2009049293A/ja
Publication of JP2009049293A publication Critical patent/JP2009049293A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)

Abstract

【課題】基板にpn接合が形成されているか否かに関わらず、薬液が絶縁膜に接液する際を含めてピットの発生を抑制し且つレジストの変質が生じにくい半導体装置の製造方法を実現できるようにする。
【解決手段】半導体装置の製造方法は、基板12の上に第1の絶縁膜11を形成する工程(a)と、第1の絶縁膜11をウェットエッチエッチングにより選択的に除去する工程(c)と、基板12における第1の絶縁膜11が除去された領域の上に第2の絶縁膜17を形成する工程(d)とを備えている。工程(c)では、少なくともウェットエッチングを開始してから薬液が基板と接液するまでの期間において基板12の表面に可視光又は赤外光からなる照射光を照射する。
【選択図】図1

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に関し、特に、絶縁膜を選択的にウェットエッチングする工程を備えた半導体装置の製造方法及びこれに用いる半導体装置の製造装置に関する。
近年、半導体装置の高集積化及び高性能化に伴い、ゲート絶縁膜の薄膜化が進んでいる。また、高性能な薄膜ゲート絶縁膜を形成するために、基板表面のラフネス制御が求められている。
薄く高性能なゲート絶縁膜を形成する場合には、シリコン(Si)からなる基板の上に相対的に厚い絶縁膜を形成した後、ウェットエッチングにより選択的に厚い絶縁膜を除去し、露出した基板の上に相対的に薄い絶縁膜を形成する方法が用いられる。
しかし、基板にpn接合が形成されている場合には、厚い絶縁膜をウェットエッチングした後の洗浄処理において、図13に示すように基板111の表面からSiが部分的に溶出して基板111にピット111aが形成される場合がある。なお、図13において113はゲート絶縁膜、114はゲート電極、115はサイドウォールであり、基板111にはソースドレイン領域116が形成されている。
ゲート絶縁膜の膜厚が薄くなると、図14に示すようにゲートリーク電流が急激に増大する。基板にピットが形成されている場合には、ゲートリーク電流はさらに大きくなる。
ピットの発生を防止する方法として、洗浄処理の際に光を照射する方法が知られている(例えば、特許文献1を参照。)。洗浄処理の際に光を照射することにより、pn接合部における電位を制御し、基板の露出部における反応を抑制し、ピットの発生を防止している。
特開2005−019665号公報
しかしながら、前記従来のピット発生の防止方法には、以下のような問題がある。まず、従来の方法は、Siからなる基板の表面が露出した後の洗浄処理の際に、pn接合の起電力により生じるピットを抑制する方法である。つまり、pn接合が形成されたSi基板についてピットの発生を防止する技術でしかない。また、ウェットエッチング工程において、ピットは基板の表面が露出した後だけでなく、薬液が絶縁膜に接液した瞬間にも発生するおそれがある。しかし、従来の方法は、基板が露出していない状態において発生するピットに対しては効果がない。
また、従来の方法は、200ルクス〜300ルクス以上の照度の光を照射する必要がある。このように、照度が高い光を照射すると、レジストが変質するおそれがある。レジストが変質すると、レジストの除去が困難となりレジスト残渣が発生するおそれがある。
本発明は、前記従来の問題を解決し、基板にpn接合が形成されているか否かに関わらず、薬液が絶縁膜に接液する際を含めてピットの発生を抑制し且つレジストの変質が生じにくい半導体装置の製造方法を実現できるようにすることを目的とする。
本発明に係る半導体装置の製造方法は、基板の上に第1の絶縁膜を形成する工程(a)と、第1の絶縁膜を、フッ素を含む薬液を用いたウェットエッチエッチングにより選択的に除去する工程(b)と、基板における第1の絶縁膜が除去された領域の上に第2の絶縁膜を形成する工程(c)とを備え、工程(b)では、少なくともウェットエッチングの開始から薬液が基板と接液するまでの期間において基板表面に可視光又は赤外光からなる照射光を照射することを特徴とする。
本発明の半導体装置の製造方法は、少なくともウェットエッチングの開始から薬液が基板と接液するまでの期間において基板表面に可視光又は赤外光からなる照射光を照射する。これにより、光電効果により基板に正孔と電子とが発生する。光電効果により発生した電子は、もとから基板の表面に存在する正孔を中和する。従って、薬液が絶縁膜と接液した際に、電子が基板表面の正孔に引き寄せられにくくなる。その結果、基板に静電破壊に起因したピットが形成されることを抑制できる。
本発明の半導体装置の製造方法において、照射光の波長は、400nm以上且つ1127nm以下であることが好ましい。
本発明の半導体装置の製造方法において、照射光の照度は、1ルクス以上且つ100ルクス以下であることが好ましい。
本発明の半導体装置の製造方法において、工程(c)では、照射光の照射は、ウェットエッチングが完了するまで行うことが好ましい。
本発明に係る半導体装置の製造装置は、本発明の半導体装置の製造方法を行う半導体装置の製造装置を対象とし、基板を保持する保持台と、基板を回転する回転軸と、基板表面に薬液を滴下する薬液ノズルと、基板表面に照射光を照射する光源と、光源からの距離が、基板表面に照射された照射光の照度を測定する照度計とを備えていることを特徴とする。
本発明の半導体装置の製造装置において、光源の照度を制御する照度制御装置をさらに備えていることが好ましい。
本発明の半導体装置の製造装置において、光源及び照度計を保護するカバーをさらに備えていることが好ましい。
本発明に係る半導体装置の製造方法及び半導体装置の製造装置によれば、基板にpn接合が形成されているか否かに関わらず、薬液が絶縁膜に接液する際を含めてピットの発生を抑制し且つレジストの変質が生じにくい半導体装置の製造方法を実現できる。
本発明の一実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図1は、本実施形態に係る半導体装置の製造方法を工程順に示している。
まず、図1(a)に示すように、Siからなる基板12の上に、例えば1000℃の条件で膜厚が10nmの第1の絶縁膜11を形成する。
次に、図1(b)に示すように、レジスト13を用いたフォトリソグラフィー技術によって、レジスト13の所定の領域に開口部13aを形成する。
次に、図1(c)に示すように、フッ素を含む薬液を用いたウェットエッチング法により、第1の絶縁膜11における開口部13aから露出した部分を除去して、基板12を露出する。この際に、光源16を用いて、例えば波長が400〜700nmの光を50ルクスの照度でウェハ全面に照射する。ウェットエッチングに用いる薬液には、例えば5質量%のフッ酸を用いればよく、エッチング時間は、30秒とすればよい。これにより、基板12の露出部分にピットが発生することを抑制できる。
次に、図1(d)に示すように、例えば、硫酸過酸化水素水混合溶液(SPM)を用いてレジスト13を除去する。次に、基板12における開口部から露出した部分に膜厚が6nm以下の第2の絶縁膜17を形成する。第2の絶縁膜17は、例えば1000℃の条件で形成すればよい。
光を照射しながらウェットエッチングを行うことによりピットの発生を抑制できる理由について、図2〜図9を参照しながら説明する。本実施形態では枚葉式洗浄装置を使用した場合について説明するが、バッチ式洗浄装置であっても構わない。
図2はウェットエッチングを行うための枚葉式洗浄装置の模式図である。近年、枚葉式洗浄装置は金属不純物でウェハ(基板)を汚染させないように、チャンバー内の部材が樹脂である。樹脂は摩擦などにより帯電しやすく、図2(a)に示すように、通常、回転軸24に取り付けられたウェハ保持台23の表面は電子によりマイナスに帯電している。その結果、図2(b)に示すように、基板22をウェハ保持台23にセットすると、帯電したウェハ保持台23の影響により基板22の裏面はプラスに、表面はマイナスに帯電する。この状態で、基板22の上方に設置された薬液ノズル25から、基板22にフッ酸が供給される。
通常のゲート絶縁膜に含まれるSiO2とフッ酸との反応は図3に示すように進行する。まず、図3(a)に示すように、SiO2のSiとOとは分極するため、Si(δ+)にHF2 -が引き寄せられ、HF2 -からSiへの電子の授受により反応が始まる。その後、図3(b)〜(e)に示す反応が進み、SiO2が分解除去される。
図4は基板がウェハ保持台に保持され、基板の表面がマイナスに帯電している場合に、フッ酸とSiO2からなる絶縁膜及びSiからなる基板とがどのように反応するかを示している。まず、図4(a)に示すように、帯電したウェハ保持台の影響により基板22の表面には多数の正孔(ホール)44が存在している。この状態においてフッ酸が供給されると、まず、フッ酸がSiO2からなる絶縁膜21に接液した瞬間にHF2 -がSi(δ+)に引き寄せられて電子の授受が始まる。次に、図4(b)に示すように、電子は基板22に存在するホール44の影響を受けて、基板22に引き寄せられる。次に、図4(c)に示すように、電子43の基板22への進行が進むと、局所的に大量の電子43が基板22に流れ込むパスが形成され、基板22に静電破壊起因のピット45が発生する。
次に、光を照射した場合に、フッ酸とSiO2からなる絶縁膜及びSiからなる基板とがどのように反応するかについて検討する。
図5(a)に示すように可視光を照射する前の基板22の表面には多数のホール44が存在する。次に、基板22に光源16から光を照射すると、図5(b)に示すように基板22内に電子43とホール44とが生成される。
Siからなる基板内に電子とホールとが生成される理由は、Siの光電効果による。図6は、光を照射したときのSiの光電効果を示している。図6に示すように、Siからなる基板に光を照射すると、光電効果により電子43と、電子43に対応する対応するホール44とが生成される。
Si基板内に生成されたホール44は基板22の内部へ拡散し、電子43は基板22の表面に引き寄せられる。基板22の表面に引き寄せられた電子43は基板22の表面に蓄積されたホール44により中和される。この結果、基板22の表面に存在するホール44が少なくなり、図4(c)に示したような、局所的に大量の電子43が基板22に流れ込むパスの形成が抑制される。そのため、基板22には静電破壊起因のピットが形成されにくくなり、ピットの発生を抑制することが可能となる。
次に、基板に照射する光の波長及び照度について説明する。基板に照射する光は、Siに光電効果を発生させることができ且つレジストの変質が生じにくいものであればよい。
Siに光電効果を発生させるためには、1.1eV以上のエネルギーを与えればよい。光エネルギーは以下の式(1)で表される。
E=hν=h×c/λ ・・・ 式(1)
ここで、Eはエネルギー、hはプランク定数、νは振動数、cは光の速さ、λは波長である。
式(1)より、1.1eV以上のエネルギーを与えるには、1127nm以下の波長の光が必要であることがわかる。しかし、400nm以下の波長領域(紫外光領域)においては、レジストを変質させてしまう。従って、基板に照射する光の波長は400nm〜1127nmの範囲とすることが好ましい。
図7は、照射光の照度とゲートリーク電流との関係を示している。図7に示したように、照射光の照度が1ルクス以上の範囲においてゲートリーク電流が低減できることが明らかである。
図8は、照射光の照度とレジスト残渣除去性能とを示している。レジスト残渣除去性能とは、ウェットエッチング後のレジスト除去工程前後における、レジスト残渣の低減率である。図8に示すように照度が100ルクスを越えるとレジスト残渣除去性能が低下している。これは、照度が100ルクスを越えるとレジストの変性が生じることを意味している。
以上の結果から、照射光の照度は、1ルクス以上且つ100ルクス以下とすることが好ましい。
次に、光照射を行うタイミングについて説明する。図9は、光を照射するタイミングとゲートリーク電流との関係を示している。図9において、Aは図1(c)に示したウェットエッチング工程において、ウェットエッチングの開始から完了までの全期間において光照射を行った場合である。Bはウェットエッチングの開始から薬液がSi基板に接液する瞬間までの期間において光照射を行った場合である。Cは光照射を行わなかった場合である。
図9に示すように、少なくとも、薬液がSi基板に接液するまでの期間に光照射を行えば、光照射を行わなかった場合と比べてゲートリーク電流の値が低下する。また、全期間において光照射を行った場合と、接液するまでの期間に光照射を行った場合とでは、ゲートリーク電流の値はほとんど変化しなかった。
つまり、ピットの発生を抑え、ゲートリーク電流を抑制するためには、少なくともウェットエッチング工程の開始時から薬液がウェハに接液される瞬間までの期間に光照射を行えばよく、薬液がウェハに接液した後は、光照射を停止してもよい。これにより、光照射時間を短縮できるため、レジストが変成するおそれをさらに低減できる。なお、ウェットエッチングの開始とは、ウェハがチャンバーにセットされた時を意味する。また、ウェットエッチングの完了とは、水洗後の乾燥が終了した時を意味する。
以下に、本実施形態の半導体装置の製造方法を実現するための製造装置について、図面を参照して説明する。
図10は本実施形態に係る半導体装置の製造装置を示している。図10に示すように本実施形態の半導体装置の製造装置は、枚葉式のウェットエッチング装置であり、チャンバ50内に、回転軸54と接続され回転可能なウェハ保持台53と、ウェハ保持台53に保持された基板52に薬液を供給する薬液ノズル55と、光源56と、照度計57とを備えている。
光源56はチャンバ50内において、基板52の表面全体に光を照射できる位置に設置されている。また、照度計57はチャンバ50内において、基板52とほぼ同じ高さの位置に基板52に向けて設置されている。光源56と照度計57とをこのような位置に設置することにより、基板52の表面における照度を正確に監視し、所望の照度の光を照射することができる。
また、図11に示すように、光源56から照射される照射光の照度を調整できる照度制御装置58を設置してもよい。このようにすれば、洗浄処理中に光源56から照射される照射光の照度を任意に調節できるため、必要なタイミングで必要な時間だけ光を照射できる。この結果、ウェットエッチング工程の開始から薬液が基板に接液するまでの期間だけに光照射を行うこと等が容易に実現できる。
また、図12に示すように、光源56及び照度計57を覆う、透明な樹脂からなる光源カバー68及び照度計カバー69を設けてもよい。このようにすることにより、光源56及び照度計57が薬液の雰囲気に曝されることを防止し、劣化を防ぐことができる。
なお、本実施形態において、ウェットエッチングに用いる薬液をフッ酸としたが、フッ酸に代えてバッファードフッ酸(HF/NH4F混合液)、HFを主成分とした混合液又はNH4Fを主成分とした混合液等としてもよい。また、薬液の濃度は、絶縁膜が除去できれば適宜変更してかまわない。
本発明に係る半導体装置の製造方法及び半導体装置の製造装置は、基板にpn接合が形成されているか否かに関わらず、薬液が絶縁膜に接液する際を含めてピットの発生を抑制し且つレジストの変質が生じにくい半導体装置の製造方法を実現で、特に、絶縁膜を選択的にウェットエッチングする工程を備えた半導体装置の製造方法及びこれに用いる半導体装置の製造装置等として有用である。
本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 枚葉式洗浄装置の保持台に載置された半導体基板の状態を示す模式図である。 フッ酸と絶縁膜との反応機構を示す図である。 ウェハ表面がマイナスに帯電してい場合におけるフッ酸と絶縁膜との反応を示す図である。 本発明の一実施形態に係る半導体装置の製造方法におけるフッ酸と絶縁膜との反応を示す図である。 光照射によるシリコンの光電効果を示す図である。 照度とゲートリーク電流との関係を示すグラフである。 照度とレジスト残渣除去性能との関係を示すグラフである。 光照射のタイミングとゲートリーク電流との関係を示すグラフである。 本発明の一実施形態に係る半導体装置の製造装置を示す図である。 本発明の一実施形態に係る半導体装置の製造装置の変形例を示す図である。 本発明の一実施形態に係る半導体装置の製造装置の変形例を示す図である。 基板にピットが発生した状態を示す断面図である。 絶縁膜の厚さとゲートリーク電流との関係を示すグラフである。
符号の説明
11 第1の絶縁膜
12 基板
13 レジスト
13a 開口部
16 光源
17 第2の絶縁膜
21 絶縁膜
22 基板
23 ウェハ保持台
24 回転軸
25 薬液ノズル
43 電子
44 ホール
45 ピット
50 チャンバ
52 基板
53 ウェハ保持台
54 回転軸
55 薬液ノズル
56 光源
57 照度計
58 照度制御装置
68 光源カバー
69 照度計カバー

Claims (7)

  1. 基板の上に第1の絶縁膜を形成する工程(a)と、
    前記第1の絶縁膜を、フッ素を含む薬液を用いたウェットエッチエッチングにより選択的に除去する工程(b)と、
    前記基板における前記第1の絶縁膜が除去された領域の上に第2の絶縁膜を形成する工程(c)とを備え、
    前記工程(b)では、少なくとも前記ウェットエッチングの開始から前記薬液が前記基板と接液するまでの期間において前記基板表面に可視光又は赤外光からなる照射光を照射することを特徴とする半導体装置の製造方法。
  2. 前記照射光の波長は、400nm以上且つ1127nm以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記照射光の照度は、1ルクス以上且つ100ルクス以下であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記工程(b)では、前記照射光の照射は、前記ウェットエッチングが完了するまで行うことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 請求項1〜4のいずれか1項に記載の半導体装置の製造方法を行う半導体装置の製造装置であって、
    前記基板を保持する保持台と、
    前記基板を回転する回転軸と、
    前記基板表面に前記薬液を滴下する薬液ノズルと、
    前記基板表面に前記照射光を照射する光源と、
    前記光源からの距離が、前記基板表面に照射された照射光の照度を測定する照度計とを備えていることを特徴とする半導体装置の製造装置。
  6. 前記光源の照度を制御する照度制御装置をさらに備えていることを特徴とする請求項5に記載の半導体装置の製造装置。
  7. 前記光源及び前記照度計を保護するカバーをさらに備えていることを特徴とする請求項5又は6に記載の半導体装置の製造装置。
JP2007215936A 2007-08-22 2007-08-22 半導体装置の製造方法及び半導体装置の製造装置 Pending JP2009049293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007215936A JP2009049293A (ja) 2007-08-22 2007-08-22 半導体装置の製造方法及び半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215936A JP2009049293A (ja) 2007-08-22 2007-08-22 半導体装置の製造方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2009049293A true JP2009049293A (ja) 2009-03-05

Family

ID=40501226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215936A Pending JP2009049293A (ja) 2007-08-22 2007-08-22 半導体装置の製造方法及び半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2009049293A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867739A (zh) * 2011-07-05 2013-01-09 瑞萨电子株式会社 制造半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867739A (zh) * 2011-07-05 2013-01-09 瑞萨电子株式会社 制造半导体器件的方法
JP2013016672A (ja) * 2011-07-05 2013-01-24 Renesas Electronics Corp 半導体装置の製造方法
US9142443B2 (en) 2011-07-05 2015-09-22 Renesas Electronics Corporation Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR102013959B1 (ko) 개선된 디바이스 무결성을 위한 포토레지스트 스트립 공정들
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
US6235122B1 (en) Cleaning method and cleaning apparatus of silicon
TWI554848B (zh) 為半導體裝置形成薄膜圖案的方法及其設備
JP2009170554A (ja) 半導体装置の製造方法
CN102931073A (zh) 一种半导体器件的制作方法
US20100009534A1 (en) Method for patterning a semiconductor device
KR101034601B1 (ko) 반도체 장치의 미세 패턴 형성방법
JP2009049293A (ja) 半導体装置の製造方法及び半導体装置の製造装置
CN102376552B (zh) 一种离子注入工艺中防止栅极损坏的方法
TWI469261B (zh) 藉由更改寄生pn接合以減少在清淨製程期間之cmos裝置之閘極缺陷的方法
JPH10135182A (ja) レジスト除去方法及びレジスト除去装置
KR100802294B1 (ko) 이미지 센서의 제조 방법
JP2009238868A (ja) マスクパターンの形成方法
CN106206284B (zh) 改进型蚀刻工艺
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR100369354B1 (ko) 저에너지 건식 세정 및 급속열처리 공정을 이용한 콘택 저항감소 방법
JP2010062212A (ja) 半導体装置の製造方法
JP4364601B2 (ja) 半導体装置の作製方法
KR100847829B1 (ko) 반도체 소자 형성 방법
JPH0425116A (ja) 半導体装置の製造方法
JP2001237229A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
CN117096017A (zh) 半导体结构及其制备方法
JPH03173131A (ja) 半導体装置の製造方法
KR100842674B1 (ko) 반도체 소자의 제조방법