JP2009047693A - 試験機器ネットワーク - Google Patents

試験機器ネットワーク Download PDF

Info

Publication number
JP2009047693A
JP2009047693A JP2008204956A JP2008204956A JP2009047693A JP 2009047693 A JP2009047693 A JP 2009047693A JP 2008204956 A JP2008204956 A JP 2008204956A JP 2008204956 A JP2008204956 A JP 2008204956A JP 2009047693 A JP2009047693 A JP 2009047693A
Authority
JP
Japan
Prior art keywords
script processor
script
processor
group
computer code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008204956A
Other languages
English (en)
Other versions
JP5373334B2 (ja
Inventor
Todd A Hayes
エイ ヘイズ トッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keithley Instruments LLC
Original Assignee
Keithley Instruments LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keithley Instruments LLC filed Critical Keithley Instruments LLC
Publication of JP2009047693A publication Critical patent/JP2009047693A/ja
Application granted granted Critical
Publication of JP5373334B2 publication Critical patent/JP5373334B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】複数のDUTを同時並行試験可能な試験機器ネットワークを提供する。
【解決手段】コンピュータ・コードの実行に適した複数のスクリプト・プロセッサと実行されたコンピュータ・コードに応じたスクリプト・プロセッサによって制御されDUTを試験する複数の測定リソースとを含み、これらは、2つグループの一方のグループに割り当てられ、1つのスクリプト・プロセッサだけが主スクリプト・プロセッサで、他のスクリプト・プロセッサは、従スクリプト・プロセッサであり、主スクリプト・プロセッサのみが他グループのスクリプト・プロセッサ上のコード実行開始を行い、従スクリプト・プロセッサは、そのグループの測定リソースの動作開始だけができ、主スクリプト・プロセッサは、実行中の特定のグループ中のスクリプト・プロセッサ上のコンピュータ・コードの実行開始も、その測定リソースの動作開始もしない。
【選択図】図1

Description

本発明は電気測定に関し、特にネットワーク化された試験装置に関するものである。
半導体、集積回路、回路基板及び仕上がりの電気装置の如き被試験物(DUT)の電気的試験は、これらの物体の生産の重要な部分である。
性能と信頼性と関係するものの如き電気的なパラメーターの試験を設定し、実行するのに多大な時間(及び費用)が費される。試験自体は、多大な時間資源を費やし、試験に備えて試験システムを形成することも非常に重要である。これは、DUTの種類がしばしば変更される場合に、特に当てはまり、試験装置の形成と実施されるべき試験との両方が変更されることが要求される。
DUTの試験の効率は、セットアップ方法と試験自体の促進により改善することができる。試験装置の形成と試験方法とを一層良好に制御するために、試験装置は、ネットワーク化されており、オーバーラップされた時間に(すなわち平行して)行われる試験の数を増す努力がなされている。
本発明が解決しようとする課題は、並行検査の動作を非常に促進することができる試験機器ネットワークを提供することにある。
本発明による複数のDUT(被試験物)を試験するための試験機器ネットワークは、コンピュータ・コードを実行するのに適した複数の通信用スクリプト・プロセッサと、実行されたコンピュータ・コードに応答してこれらのスクリプト・プロセッサによって制御可能で複数のDUTを試験するのに適合したな複数の測定リソースとを含んでいる。各スクリプト・プロセッサと測定リソースは、コントローラによって、少なくとも2つグループのうち一方のグループに任意に割り当てられ、1つだけのスクリプト・プロセッサは、主スクリプト・プロセッサであるように割り当てられ、他のスクリプト・プロセッサは、従スクリプト・プロセッサであり、主スクリプト・プロセッサを含まない任意のグループは、遠隔グループである。主スクリプト・プロセッサは、遠隔グループのスクリプト・プロセッサ上のコード実行を開始することを排他的に認められている。従スクリプト・プロセッサは、それ自身のグループの測定リソースの動作を開始することだけができる。特定のスクリプト・プロセッサがコンピュータ・コードを実行している時に、主スクリプト・プロセッサは、この特定のスクリプト・プロセッサのグループ中のメンバー・スクリプト・プロセッサ上のコンピュータ・コードの実行を開始することはないし、そのグループ中のメンバー測定リソースの動作を開始することもない。
本発明の試験機器ネットワークは、並行検査の動作を非常に促進することができ、スクリプト・プロセッサが相互に干渉することなく、独立して同時の動作を行なうことができる。
図1を参照して述べると、試験機器ネットワーク10は、コントローラ12と、スクリプト・プロセッサ14、14’と測定リソース16、16’とを含み、試験機器ネットワーク10のこれらのエレメントのすべては、相互に通信できるようになっている。この試験機器ネットワーク10は、DUT20を試験するのに用いられる。
コントローラ12は、例えばパソコン、ミニ・コンピュータ、ワークステーション又は同様のコンピュータ装置とすることができる。スクリプト・プロセッサ14、14’は、スクリプト処理エンジン及びスクリプト用実行時間環境を含んでいる。スクリプト・プロセッサ14、14’は、例えばFPGA、マイクロコントローラ又は同様の制御装置を備えている。測定リソース16、16’は、例えば電圧計、電流計、電圧源、電流源、それらの測定ユニット、信号発生器、変調器、復調器、周波数計、デジタル信号プロセサ、タイマー、ハードウェア同期ライン又は他の同様の装置とすることができる。コントローラ12、スクリプト・プロセッサ14、14’、測定リソース16、16’は、すべて、インターネットを利用しているネットワーク、ワイヤレス・ネットワークあるいはその両方の組み合わせによって相互に通信してもよい。
1つの例において、各スクリプト・プロセッサ14、14’、各測定リソース16,16’は、それぞれ、対となって、機能が組み合わせられた試験機器となっている。
試験機器ネットワーク10は、スクリプト・プロセッサ14、14’と測定リソース16、16’とが所望のグループに任意に割り当てられてDUT20の試験を行なうことができる。例えば、グループ22は、スクリプト・プロセッサ14と測定リソース16とを含み、また、グループ24は、スクリプト・プロセッサ14’と測定リソース16’とを含んでいる。この割り当ては、コントローラ12によって制御される。もちろん、異なるか他の追加のグループを利用可能なエレメントから割り当てることができる。
図示された例において、グループ22は、主(マスター)スクリプト・プロセッサ26であることが割り当てられたスクリプト・プロセッサ14を含んでいる。この割り当ては、コントローラ12によって制御される。試験機器ネットワーク10は、一度にたった1つの主スクリプト・プロセッサを有するが、クリプト・プロセッサ14、14’のうちのどれが候補になってもよい。他の主でないスクリプト・プロセッサ14、14’は、すべて、従(スレーブ)スクリプト・プロセッサであると考えられる。主スクリプト・プロセッサを含んでいないどんなグループも、遠隔グループであると考えられ、この場合、グループ24だけである。
スクリプト・プロセッサ14、14’は、測定リソース16、16’の動作を制御するために使用されるコンピュータ・コード(例えば試験スクリプト)を実行するために使用される。測定リソース16、16’は、実行されたコンピュータ・コードに応じて制御される。
ダイナミックにグループや主スクリプト・プロセッサを割り当てることができると、異なるアプリケーション及びDUT用の試験機器ネットワーク10を形成する過程を非常に単純化し促進する。コントローラ12は、接続と位相を物理的に変えなければならないというよりは、むしろ、その構成を指定するように機能する。
試験機器ネットワーク10は、並行検査の動作を非常に促進することができる。スクリプト・プロセッサが相互に干渉することなく、独立して同時の動作を行なうことができるように、試験機器ネットワーク10が形成されている。これをするために、スクリプト・プロセッサの動作にある制限が課されている。
主スクリプト・プロセッサだけが、遠隔のグループ中の従スクリプト・プロセッサ上のコード実行を開始することが許されている。従スクリプト・プロセッサは、自分のグループ内の測定リソースの動作を開始することができるだけである。スクリプト・プロセッサがコードを実行している時、そのスクリプト・プロセッサ及びそのグループは、オーバーラップした実行状態である。主スクリプト・プロセッサは、オーバーラップした実行状態であるグループ中の任意のスクリプト・プロセッサ上のコード実行を開始することはない。
これらの規則は、スクリプト・プロセッサ間の秩序及び訓練を維持している間、並行試験を許す。測定源を制御するスクリプト・プロセッサ上のコンピュータ・コードの実行は、これらの規則によって制限されている間、試験機器ネットワークのエレメントは、情報のデータ(例えば、現状と測定)を所望の通り、自由に交換することができる。
上記の開示は例示的であり、この開示に含まれる教示の適正な範囲から外れることなく、種々に変更したり、細部を追加したり、変形したり、削除したりすることができることは、明らかである。従って、本発明は、特許請求の範囲が限定することを除いてこの開示の特定の細部に限定されることはない。
本発明による試験機器ネットワークの一例のブロックダイヤグラムである。
符号の説明
10 試験機器ネットワーク
12 コントローラ
14、14’ スクリプト・プロセッサ
16、16’ 測定リソース
20 DUT(被試験物)
22 グループ
24 グループ

Claims (2)

  1. 複数のDUT(被試験物)を試験するための試験機器ネットワークにおいて、前記ネットワークは、:コントローラと、コンピュータ・コードを実行するのに適した複数の通信用スクリプト・プロセッサと、実行されたコンピュータ・コードに応答して前記スクリプト・プロセッサによって制御可能で前記の複数のDUTを試験するのに適合したな複数の測定リソースとから成り、各スクリプト・プロセッサと測定リソースは、前記コントローラによって、少なくとも2つグループのうち一方のグループに任意に割り当てられ、1つだけのスクリプト・プロセッサは、主スクリプト・プロセッサであるようにあてがわれ、他のスクリプト・プロセッサは、従スクリプト・プロセッサであり、主スクリプト・プロセッサを含まない任意のグループは、遠隔グループであり、前記主スクリプト・プロセッサは、遠隔グループのスクリプト・プロセッサ上のコード実行を開始することを排他的に認められており、前記従スクリプト・プロセッサはそのグループの測定リソースの動作を開始することができるだけであり、更に、特定のスクリプト・プロセッサがコンピュータ・コードを実行している時に、主スクリプト・プロセッサは、前記の特定のスクリプト・プロセッサのグループ中のメンバー・スクリプト・プロセッサ上のコンピュータ・コードの実行を開始することはないし、そのグループ中のメンバー測定リソースの動作を開始することがないようにした試験機器ネットワーク。
  2. 複数のDUT(被試験物)を試験するための試験機器ネットワークにおいて、前記ネットワークは、コントローラと、複数の通信用試験機器とから成り、前記各試験機器は、コンピュータ・コードを実行するのに適したスクリプト・プロセッサと前記スクリプト・プロセッサと協働する測定リソースとを有し、前記測定リソースは、実行されたコンピュータ・コードに応答して前記スクリプト・プロセッサによって制御可能で前記複数のDUTを試験するのに適合しており、各スクリプト・プロセッサと測定リソースは、前記コントローラによって、少なくとも2つグループのうち一方のグループに任意に割り当てられ、1つだけのスクリプト・プロセッサは、主スクリプト・プロセッサであるように割り当てられ、他のスクリプト・プロセッサは、従スクリプト・プロセッサであり、主スクリプト・プロセッサを含まない任意のグループは、遠隔グループであり、前記主スクリプト・プロセッサは、遠隔グループのスクリプト・プロセッサ上のコード実行を開始することを排他的に認められており、前記従スクリプト・プロセッサは、そのグループの測定リソースの動作を開始することができるだけであり、更に、特定のスクリプト・プロセッサがコンピュータ・コードを実行している時に、主スクリプト・プロセッサは、前記の特定のスクリプト・プロセッサのグループ中のメンバー・スクリプト・プロセッサ上のコンピュータ・コードの実行を開始することがないし、そのグループ中のメンバー測定リソースの動作を開始することがないようにした試験機器ネットワーク。
JP2008204956A 2007-08-15 2008-08-08 試験機器ネットワーク Expired - Fee Related JP5373334B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/839,295 US7680621B2 (en) 2007-08-15 2007-08-15 Test instrument network
US11/839,295 2007-08-15

Publications (2)

Publication Number Publication Date
JP2009047693A true JP2009047693A (ja) 2009-03-05
JP5373334B2 JP5373334B2 (ja) 2013-12-18

Family

ID=40363625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204956A Expired - Fee Related JP5373334B2 (ja) 2007-08-15 2008-08-08 試験機器ネットワーク

Country Status (2)

Country Link
US (1) US7680621B2 (ja)
JP (1) JP5373334B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system
RU2618508C2 (ru) 2012-12-27 2017-05-04 Хуавэй Текнолоджиз Ко., Лтд. Способ возвращения информации состояния канала, пользовательское оборудование и базовая станция
US10429437B2 (en) 2015-05-28 2019-10-01 Keysight Technologies, Inc. Automatically generated test diagram
CN107305515A (zh) * 2016-04-25 2017-10-31 Emc公司 计算机实现方法、计算机程序产品以及计算系统
CN113514759B (zh) * 2021-09-07 2021-12-17 南京宏泰半导体科技有限公司 一种多核测试处理器及集成电路测试系统与方法
US20230224233A1 (en) 2022-01-07 2023-07-13 Keithley Instruments, Llc Resource allocation in a test instrument network

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0390983A (ja) * 1989-09-01 1991-04-16 Dainippon Printing Co Ltd Icカードのテスト装置およびテストボード
JPH0694796A (ja) * 1990-09-05 1994-04-08 Schlumberger Technol Inc 自動テスト装置用イベントシーケンサ
JP2003050269A (ja) * 2001-04-19 2003-02-21 Agilent Technol Inc アルゴリズム的にプログラム可能なメモリテスタにおけるトリガ信号生成方法
JP2006170761A (ja) * 2004-12-15 2006-06-29 Sharp Corp 半導体集積回路テストシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2950437A (en) * 1954-08-16 1960-08-23 Textron Inc Circuit testing apparatus
US2996666A (en) * 1957-07-12 1961-08-15 Gen Motors Corp Automatic test apparatus
US3219927A (en) * 1958-09-15 1965-11-23 North American Aviation Inc Automatic functional test equipment utilizing digital programmed storage means
US3082374A (en) * 1959-06-12 1963-03-19 Itt Automatic testing system and timing device therefor
US3237100A (en) * 1960-06-24 1966-02-22 Chalfin Albert Computer-controlled test apparatus for composite electrical and electronic equipment
US3522532A (en) * 1965-10-21 1970-08-04 Mc Donnell Douglas Corp Comparison system for testing points in a circuit using a multi-channel analog signal record and playback means
US3487304A (en) * 1968-02-02 1969-12-30 Aai Corp Sequential test apparatus for electrical circuits including a digital controlled analog test signal generating unit
US4044244A (en) * 1976-08-06 1977-08-23 International Business Machines Corporation Automatic tester for complex semiconductor components including combinations of logic, memory and analog devices and processes of testing thereof
US4736374A (en) * 1986-05-14 1988-04-05 Grumman Aerospace Corporation Automated test apparatus for use with multiple equipment
JP3163128B2 (ja) * 1991-08-28 2001-05-08 アジレント・テクノロジー株式会社 電子部品等試験装置および電子部品等試験方法
US5265832A (en) * 1992-03-18 1993-11-30 Aeg Transportation Systems, Inc. Distributed PTU interface system
US7240258B1 (en) * 2002-09-27 2007-07-03 Keithley Instruments, Inc. Parallel test system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0390983A (ja) * 1989-09-01 1991-04-16 Dainippon Printing Co Ltd Icカードのテスト装置およびテストボード
JPH0694796A (ja) * 1990-09-05 1994-04-08 Schlumberger Technol Inc 自動テスト装置用イベントシーケンサ
JP2003050269A (ja) * 2001-04-19 2003-02-21 Agilent Technol Inc アルゴリズム的にプログラム可能なメモリテスタにおけるトリガ信号生成方法
JP2006170761A (ja) * 2004-12-15 2006-06-29 Sharp Corp 半導体集積回路テストシステム

Also Published As

Publication number Publication date
US20090048800A1 (en) 2009-02-19
US7680621B2 (en) 2010-03-16
JP5373334B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5373334B2 (ja) 試験機器ネットワーク
JP6307140B2 (ja) セーフティクリティカルソフトウェア自動要求ベーステストケース生成のためのシステムおよび方法
CN108376061B (zh) 用于开发无人驾驶车辆应用的方法和装置
JP4595039B2 (ja) 試験装置および試験方法
JP2008524595A5 (ja)
EP3640654B1 (en) Self-test apparatuses involving distributed self-test controller circuits and methods thereof
US9354275B2 (en) Testing an integrated circuit
CN106484620B (zh) 对多系统终端设备执行测试的方法、控制设备及控制台
CN106546834B (zh) 一种环境应力筛选试验方法及装置
CN109783359A (zh) 自动检测接口有效标识的方法、装置和计算机设备
CN102238048B (zh) 一种协议一致性测试方法和系统
TWI658742B (zh) 用於同時測試多個能經由多重無線存取技術進行通訊的封包資料信號收發器之系統及方法
Montenegro et al. A realistic generator of power quality disturbances for practicing in courses of electrical engineering
CN105138451A (zh) 一种用于测试插件的功能的方法、装置和系统
US10255155B2 (en) Scheduler
JP2020112469A (ja) 試験装置、試験方法、インタフェースユニット
TW201610452A (zh) 除錯系統
JP6366811B2 (ja) 検査装置、検査方法、及び、プログラム
JP5061622B2 (ja) Lsiテスタ
CN115576765B (zh) 一种测试方法、装置、电子设备及存储介质
Podelko Multiple Dimensions of Load Testing
JP2007315828A (ja) テストシステム
WO2021123100A1 (en) System and method for testing of system under test
JP2009121978A (ja) 半導体試験装置
JP2010079541A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110829

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees