JP5061622B2 - Lsiテスタ - Google Patents
Lsiテスタ Download PDFInfo
- Publication number
- JP5061622B2 JP5061622B2 JP2007016121A JP2007016121A JP5061622B2 JP 5061622 B2 JP5061622 B2 JP 5061622B2 JP 2007016121 A JP2007016121 A JP 2007016121A JP 2007016121 A JP2007016121 A JP 2007016121A JP 5061622 B2 JP5061622 B2 JP 5061622B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- dut
- segment
- reservation
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
従って本発明が解決しようとする課題は、コストを抑えると共にテスト時間を短縮することが可能なLSIテスタを実現することにある。
複数のテストセグメントから構成されるテストフローに基づき複数のDUTを同時にテストするLSIテスタにおいて、
前記テストで使用する計測モジュールと、
この計測モジュールの使用状態を管理するモジュール管理手段と、
前記使用状態に応じて前記DUT毎に独立して前記テストセグメントの順序を入れ替えて前記テストを実行するように制御するテスト独立制御手段とを備え、
前記テスト独立制御手段が、
現在実行中のテストセグメントの所要時間と共に前記計測モジュールの予約申し込みを前記モジュール管理手段に送信し、予約成立を受信した場合には前記計測モジュールを使用するテストセグメントを実行するように制御し、予約成立を受信しなかった場合には前記計測モジュールを使用しないテストセグメントを実行するように制御し、
前記モジュール管理手段が、
予約優先順位の高いDUTのテストセグメント残り時間と予約優先順位の低いDUTのテストセグメント所要時間を比較し、もし、前記予約優先順位の高いDUTのテストセグメント残り時間内に前記予約優先順位の低いDUTのテストセグメントが実行可能であれば、前記予約優先順位の低いDUTのテストを制御している前記テスト独立制御手段に予約成立を送信することを特徴とする。
請求項1の発明によれば、複数のDUTを同時にテストするLSIテスタにおいて、DUT毎に独立してテストセグメントの順序を入れ替えてテストを実行することにより、計測モジュールの数はそのままで、計測モジュールを効率的に各DUTに割り当てることができるので、コストを抑えると共にテスト時間を短縮することが可能になる。
2 計測モジュール
3 テスト実行手段
41 モジュール管理手段
42 テスト独立制御手段
50,51 LSIテスタ
100 DUT
200 端末
Claims (1)
- 複数のテストセグメントから構成されるテストフローに基づき複数のDUTを同時にテストするLSIテスタにおいて、
前記テストで使用する計測モジュールと、
この計測モジュールの使用状態を管理するモジュール管理手段と、
前記使用状態に応じて前記DUT毎に独立して前記テストセグメントの順序を入れ替えて前記テストを実行するように制御するテスト独立制御手段とを備え、
前記テスト独立制御手段が、
現在実行中のテストセグメントの所要時間と共に前記計測モジュールの予約申し込みを前記モジュール管理手段に送信し、予約成立を受信した場合には前記計測モジュールを使用するテストセグメントを実行するように制御し、予約成立を受信しなかった場合には前記計測モジュールを使用しないテストセグメントを実行するように制御し、
前記モジュール管理手段が、
予約優先順位の高いDUTのテストセグメント残り時間と予約優先順位の低いDUTのテストセグメント所要時間を比較し、もし、前記予約優先順位の高いDUTのテストセグメント残り時間内に前記予約優先順位の低いDUTのテストセグメントが実行可能であれば、前記予約優先順位の低いDUTのテストを制御している前記テスト独立制御手段に予約成立を送信することを特徴とするLSIテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007016121A JP5061622B2 (ja) | 2007-01-26 | 2007-01-26 | Lsiテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007016121A JP5061622B2 (ja) | 2007-01-26 | 2007-01-26 | Lsiテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008180675A JP2008180675A (ja) | 2008-08-07 |
JP5061622B2 true JP5061622B2 (ja) | 2012-10-31 |
Family
ID=39724675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007016121A Expired - Fee Related JP5061622B2 (ja) | 2007-01-26 | 2007-01-26 | Lsiテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5061622B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10044451B2 (en) * | 2014-02-24 | 2018-08-07 | Litepoint Corporation | Method for testing multiple wireless data packet signal transceivers using shared testing resources |
CN109506879B (zh) * | 2018-11-27 | 2020-10-16 | 中国空气动力研究与发展中心高速空气动力研究所 | 一种在风洞试验中对测试行为进行监控的装置的控制方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08122404A (ja) * | 1994-10-21 | 1996-05-17 | Advantest Corp | 半導体ic試験装置のセットアップ方法 |
JP2005300344A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテストシステム |
-
2007
- 2007-01-26 JP JP2007016121A patent/JP5061622B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008180675A (ja) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI439831B (zh) | 用以對測試配置的測試資源使用加以排程供執行多種測試群組之方法及裝置 | |
EP1092983B1 (en) | Integrated circuit tester with multi-port testing functionality | |
JP5833500B2 (ja) | 試験システム | |
JP5833501B2 (ja) | 試験システム | |
US8042086B2 (en) | Method and apparatus for verifying integrated circuit design using a constrained random test bench | |
WO2014034011A1 (ja) | テストプログラムおよび試験システム | |
KR20150087227A (ko) | 반도체 장치 검사 환경에서의 디버깅 | |
WO2010067468A1 (ja) | 試験装置および試験方法 | |
JP2013250250A (ja) | テスターハードウェアおよびそれを用いた試験システム | |
ITMI20082117A1 (it) | Metodo per eseguire un testing elettrico di dispositivi elettronici | |
US20080059108A1 (en) | Automatic Test Equipment Platform Architecture Using Parallel User Computers | |
Kavousianos et al. | Test schedule optimization for multicore SoCs: Handling dynamic voltage scaling and multiple voltage islands | |
US10816595B2 (en) | Self-test apparatuses having distributed self-test controller circuits and controller circuitry to control self-test execution based on self-test properties and method thereof | |
JP5061622B2 (ja) | Lsiテスタ | |
JP5373334B2 (ja) | 試験機器ネットワーク | |
JP2009229304A (ja) | 試験システム及びモジュール制御方法 | |
US11803456B2 (en) | Distributed event-based test execution | |
US8639978B2 (en) | Topology independent network-based automation infrastructure | |
TWI287639B (en) | A distributed operating system for a semiconductor test system for testing at least one device under test | |
Rajsuman | An overview of the open architecture test system | |
JP2010002315A (ja) | 半導体試験装置とそのdc特性試験方法 | |
JP7083728B2 (ja) | 自己診断装置、半導体装置及び自己診断方法 | |
CN110161977B (zh) | 测量系统及其测量方法 | |
JPH10339768A (ja) | 半導体試験装置のテストプログラム実行方法 | |
Drappa et al. | Automated test program generation for automotive devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |