JP2009038310A - 面発光型半導体光デバイス - Google Patents

Abstract

【課題】 生産性の向上を図ることができ、良好な素子特性及び高信頼性を実現可能な面発光型半導体光デバイスを提供する。
【解決手段】面発光型半導体光デバイス１０は、第１導電型のＧａＡｓ基板１２上に設けられた第１導電型の第１ＤＢＲ部１４と、第１ＤＢＲ部１４上に設けられた活性層１８と、活性層１８上に設けられた第２ＤＢＲ部３２と、第１ＤＢＲ部１４と第２ＤＢＲ部３２との間に設けられており、活性層１８に電流を供給するための電流狭窄部２２が埋設されたメサ状の導電層２８と、第１ＤＢＲ部１４と第２ＤＢＲ部３２との間に設けられており、導電層２８の側面上に設けられたアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰからなる埋め込み層３０と、を備える。この面発光型半導体光デバイス１０では、アンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰの抵抗率は１０^５Ωｃｍ以上である。
【選択図】図１

Description

本発明は、面発光型半導体光デバイスに関する。

面発光半導体レーザ（以下、VCSEL : Vertical Cavity Surface Emitting Laserともいう。）は、小型、低消費電力の低コストレーザとして、光通信や光記録、光情報処理等への広範な応用が期待されている。一般にＶＣＳＥＬには、例えば１０Ｇｂｐｓといった高速変調動作が要求され、高速変調を可能とするために、高抵抗の絶縁層（埋め込み層）で中心部の発光領域を埋め込み、素子の寄生容量を低減した構造が多用されている。このようなＶＣＳＥＬ構造として、上記高抵抗の埋め込み層とは別に、電流狭窄部を別途設けられているものが知られている。このように、電流狭窄部を別途設ける場合は、高抵抗埋め込み層と電流狭窄部を兼用する場合に比べて構造は複雑化するが、電流狭窄と寄生容量低減に異なる構造を用いているので、各々を独立に最適化でき、設計の自由度が増し、素子特性の最適化がし易くなる。本構造の例としては、例えば非特許文献１及び特許文献１に記載の構造が提案されている。これらにおいては、電流狭窄にはＡｌを含む半導体層の選択酸化の手法を用い、容量低減のための高抵抗埋め込み層にはＢＣＢやポリイミドといった誘電体の絶縁層を用いている。
特開２００６−１９６８８０号公報 Hitoshi Shimizu, et.al., "1.3-μm-Range GaInNAsSb-GaAs VCSELs," IEEEJ.Select.Topics Quantum Electron, Vol. 9, No.5, pp 1214-1219, 2003.

しかしながら、ＢＣＢやポリイミドといった誘電体絶縁層は、半導体との熱膨張係数差が大きいため、これを埋め込み層に用いた場合、温度変動時に発光領域の半導体層に過大な応力が加わりやすい。また、誘電体絶縁膜は半導体に比べて一般に熱抵抗が大きいため、これを埋め込み層に用いると、素子の放熱性が悪化しやすい。これらは素子の特性や信頼性を悪化させることとなる。また、前述したように、誘電体絶縁層は、半導体との熱膨張係数差が大きいため、隣接する半導体層との密着性が悪く、剥がれやすい。これに起因して製造歩留まりが悪化し、生産性が損なわれやすいという問題もある。

本発明は、上記事情に鑑みて為されたものであり、生産性の向上を図ることができ、良好な素子特性及び高信頼性を実現可能な面発光型半導体光デバイスを提供することを目的とする。

本発明者らは、上記目的を達成するために鋭意研究を実施した。その結果、アンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰを、例えば有機金属気相成長法（OMVPE :Organometallic Vapor Phase Epitaxy)によって低温成長させることで、素子寄生容量低減のための埋め込み層として使用可能な高い抵抗率を電子及び正孔の両方に対して実現できることに見出して、本発明に至った。

すなわち、本発明の面発光型半導体光デバイスは、第１導電型のＧａＡｓ基板上に設けられた第１導電型の第１ＤＢＲ部と、第１ＤＢＲ部上に設けられた活性層と、その活性層上に設けられた第２ＤＢＲ部と、第１ＤＢＲ部と第２ＤＢＲ部との間に設けられており、活性層に電流を供給するための電流狭窄部が埋設されたメサ状の第１半導体層と、第１ＤＢＲ部と第２ＤＢＲ部との間に設けられており、第１半導体層の側面上に設けられたアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰからなる埋め込み層と、を備え、上記アンドープＧａＩｎＰ又は上記アンドープＡｌＧａＩｎＰの抵抗率は１０^５Ωｃｍ以上である。

この構成では、埋め込み層の抵抗率が１０^５Ωｃｍ以上となることから、素子容量を大幅に低減することが可能である。そして、上記構成では、素子寄生容量低減のための埋め込み層とは別に電流狭窄部が設けられている。よって、電流狭窄のための構造と、寄生素子容量低減のための構造とをそれぞれ独立に最適化が可能である。また、上記埋め込み層は、電子及び正孔の両方をトラップ可能であるため、ｐ側、ｎ側の何れの領域においても埋め込み層として機能する。これにより、設計の自由度が増し、素子特性の最適化を図り易い。また、埋め込み層が、アンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰの半導体層からなることから、第１半導体層といった面発光型半導体光デバイスを構成する他の半導体層との間に熱膨脹係数差がほとんど生じない。更に、埋め込み層が上記のように半導体から構成されることにより、埋め込み層の放熱性が改善される。従って、埋め込み層と、これと隣接する他層との間の熱膨脹係数差によって生ずる、素子内部の過大な応力や、埋め込み層の放熱性不足に起因する素子特性や信頼性の低下が生じないため、良好な素子特性や信頼性を実現することが可能である。また、埋め込み層が、電子及び正孔の両方をトラップ可能であることから、例えば、正孔トラップ層を別途設ける必要がない。よって、例えば正孔トラップ層付加に起因する素子容量の増大を回避でき、高速動作が可能となっている。

また、埋め込み層が、隣接する半導体層と同等の熱膨張係数を有する半導体から構成されていることから、例えば、誘電体といった半導体とは異なる材料を利用する場合のように、隣接層との熱膨張係数差に起因する、埋め込み層と隣接層との密着性不良の問題も生じず、その結果、面発光型半導体光デバイスの生産性の向上を図ることができる。また、埋め込み層は、アンドープであることから、不純物をドープして埋め込み層を構成する場合のように、成長やプロセス中における隣接層の不純物と、埋め込み層の不純物との相互拡散は生じない。従って不純物をドープして高抵抗化した半導体埋め込み層で深刻な問題となっていた、相互拡散による、埋め込み層の低抵抗化と隣接層の高抵抗化に起因する、特性や高速性の劣化を生じない。更に埋め込み層は、アンドープであることから、ドープするための原料の準備やドーピングの条件出し等が不要となる。そのため、面発光型半導体光デバイスの生産性の向上を図ることができる。

また、上記第１半導体層及び埋め込み層は、活性層と第２ＤＢＲ部との間、又は活性層と第１ＤＢＲ部との間に配置されていることが好ましい。

この場合、第２ＤＢＲ部中に埋め込み層が配置されていないので、第２ＤＢＲ部は中断無しで成長できる。従って、第２ＤＢＲ部の反射率の制御性が悪化せず、第２ＤＢＲ部の結晶劣化が生じない。

また、上記面発光型半導体光デバイスは、電流狭窄部と活性層との間に設けられた第１中間層を更に備えることが好ましい。

この場合、例えば電流狭窄部をエッチングにより形成する際に、第１中間層をエッチング停止層として機能させることが可能である。そのため、電流狭窄部の形状について、良好な面内均一性や再現性を得ることができる。よって、面発光型半導体光デバイスの特性についても、良好な均一性や再現性を実現可能である。

また、前記埋め込み層は、活性層の側面上に設けられていることが好ましい。

この場合、埋め込み層を厚くできるので、素子容量が低減され更に高速動作が可能な面発光型半導体光デバイスが得られる。また、ＧａＩｎＰ又はＡｌＧａＩｎＰからなる埋め込み層の屈折率は、通常、活性層の屈折率よりも低い。このため、屈折率差により、光は活性層内に強く閉じ込められる。光を活性層中に強く閉じ込めることができるので、例えば、誘導放出が効率よく生じ、発振特性が有意に改善された面発光型半導体レーザを得ることができる。

また、上記面発光型半導体光デバイスは、第１ＤＢＲ部と活性層との間に設けられた第２中間層を更に備えることが好ましい。

この場合、活性層を含む発光領域をエッチングにより形成する際に、第２中間層をエッチング停止層として機能させることができる。そのため、活性層を含む発光領域の形状について、良好な再現性と面内均一性を得ることが可能である。よって、面発光型半導体光デバイスの特性についても、良好な再現性と均一性を実現できる。

本発明によれば、生産性の向上を図ることができ、良好な素子特性及び高信頼性を実現可能な面発光型半導体光デバイスが提供される。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明
において、同一の要素には同一符号を用い、重複する説明を省略する。また、図中の寸法比率は必ずしも説明中のものとは一致していない。

（第１の実施形態）
図１は、第１実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。図１に示される面発光型半導体光デバイス１０は、例えば面発光半導体レーザ（ＶＣＳＥＬ）である。

面発光型半導体光デバイス１０は、第１導電型（ここでは一例としてｎ型とする）のＧａＡｓ基板１２上に設けられた第１導電型の第１ＤＢＲ部１４（Distributed Bragg Reflector：分布ブラッグ反射器）と、第１ＤＢＲ部１４上に設けられた活性層１８と、第１ＤＢＲ部１４上に設けられており、活性層１８に電流を注入する電流狭窄部としてのトンネル接合部２２が埋設されたメサ形状の第１導電型の半導体層としての導電層（第１半導体層）２８と、導電層２８上に設けられた第２ＤＢＲ部３２と、第１ＤＢＲ部１４と第２ＤＢＲ部３２との間に設けられた埋め込み層３０とを備える。上記トンネル接合部２２とトンネル接合部２２を覆っている導電層２８は、導電層２８がメサ形状であることからメサ部となっている。埋め込み層３０は、導電層２８を埋め込んでおり、アンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰからなる。

本実施形態では、導電層２８及び埋め込み層３０は、活性層１８と第２ＤＢＲ部３２との間に配置されている。導電層２８は、活性層１８の表面における第１領域上に設けられており、その第１領域内の第１a領域上にトンネル接合部２２が設けられている。トンネル接合部２２は、第１ａ領域上に設けられた高ドープの第２導電型（ここでは一例としてｐ型とする）の半導体層（第２半導体層）２４上に、高ドープの第１導電型の半導体層（第３半導体層）２６が積層されて構成されている。埋め込み層３０は、活性層１８の表面における第１領域を取り囲む第２領域上に設けられている。

第１ＤＢＲ部１４と活性層１８との間には、第１導電型のスペーサ層１６が設けられている。活性層１８とトンネル接合部２２との間には、第２導電型のスペーサ層２０が設けられている。スペーサ層は活性層へキャリアを閉じ込める機能を有する。但し、面発光型半導体光デバイス１０は、スペーサ層１６，２０を有しない構成とすることも可能である。また、導電層２８及び埋め込み層３０の表面には、導電層２８に電気的に接続された電極３４が設けられている。電極３４は、活性層１８から出射される光をとおすための開口部３４ａを有する。開口部３４ａは、導電層２８の表面における第１領域上において、電極３４中に形成されている。導電層２８の表面における第１領域は、トンネル接合部２２上に位置する領域を含んでいる。第２ＤＢＲ部３２は、導電層２８の表面における上記第１領域上に設けられている。ＧａＡｓ基板１２の裏面上には、ＧａＡｓ基板１２と電気的に接続された電極３６が設けられている。

第１ＤＢＲ部１４は、ＧａＡｓ基板１２上に交互に積層される複数の半導体層１４ａ，１４ｂを有する。第１ＤＢＲ部１４としては、通常、屈折率が互いに有意に異なり且つ発振波長に対して透明な２種類の材料からなる薄膜を交互に積層してなる多層膜が用いられる。多層膜としては、例えば、ｎ型ＡｌＡｓ層又はｎ型ＡｌＧａＡｓ層（半導体層１４ａ）とｎ型ＧａＡｓ層（半導体層１４ｂ）とを交互に各３０〜４０層積層したものが挙げられる。このような多層膜は、発振波長に対して例えば９９．９％以上といった高反射率を有する。特に、発振波長をλ、各層（１４ａ，１４ｂ）の実効屈折率をｎとした場合、各層の厚さが、それぞれλ／（４ｎ）であることが好ましい。このような薄膜はλ／４膜といわれる。これにより、第１ＤＢＲ部１４の反射率を効果的に増大させることができる。なお、図１では、第１ＤＢＲ部１４を模式的に示しているため、上記説明の層数とは、必ずしも一致していない。この点は他の図においても同様である。

第１ＤＢＲ部１４及び第２ＤＢＲ部３２は、高反射率を有しており、共振器を構成する。活性層１８から出射される光は、第１ＤＢＲ部１４及び第２ＤＢＲ部３２において多重反射されて増幅され、発振する。ここで、スペーサ層１６、活性層１８、スペーサ層２０、トンネル接合部２２、及び、導電層２８におけるトンネル接合部２２上の部分の光学的な厚さの合計（各層について（物理的な厚さ）×（実効屈折率）を算出し、それらを全て足し合わせた値）は、発振波長λの整数倍となるように予め設定されることが好ましい。この場合、波長λを有する光が共振器内で選択的に増幅されるので、波長λを有する光が発振される。

活性層１８は、Ｇａ、Ａｓ及びＮを含むIII−Ｖ族化合物半導体材料からなることが好ましい。この場合、光通信に適用可能な１．３〜１．６μｍの波長帯での発振が可能になる。活性層１８としては、アンドープＧａＩｎＮＡｓ量子井戸層とアンドープＧａＡｓバリア層とを含む２重量子井戸構造を有するものが例示される。但し、活性層１８の構造はこれに限定されず、他の井戸数の量子井戸構造（例えば、単一量子井戸構造）を有してもよいし、バルク構造を有してもよい。

活性層１８は、ＧａＮＡｓ、又は、Ｓｂ及びＰのうち少なくとも一方がＧａＮＡｓ又はＧａＩｎＮＡｓに添加された半導体材料からなってもよい。Ｓｂは、いわゆるサーファクタントとして機能し、ＧａＮＡｓ又はＧａＩｎＮＡｓの３次元成長を抑制する。これにより、ＧａＮＡｓ又はＧａＩｎＮＡｓの結晶性が改善される。Ｐは、ＧａＮＡｓ又はＧａＩｎＮＡｓの局所的な結晶歪の低減による結晶性及び信頼性の改善や、結晶成長中におけるＮの結晶中への取り込み量の増大等に寄与する。

具体的には、活性層１８は、例えばＧａＮＡｓＰ、ＧａＩｎＮＡｓＰ、ＧａＮＡｓＳｂ、ＧａＩｎＮＡｓＳｂ、ＧａＮＡｓＳｂＰ、ＧａＩｎＮＡｓＳｂＰ等の半導体材料からなるとすることができる。これらのＧａ、Ａｓ及びＮを含むIII−Ｖ族化合物半導体材料の格子定数は、ＧａＡｓの格子定数と同じかそれに近い値に設定可能である。したがって、ＧａＡｓ基板１２上に良好な結晶成長が可能である。また、これらの半導体材料のバンドギャップエネルギーは１μｍ以上のフォトルミネッセンス波長に相当する。そのため、これらの半導体材料からなる活性層１８を用いると、１μｍ以上の長波長域の発振波長を容易に実現できる。したがって、これらの半導体材料からなる活性層１８を用いると、例えば発振波長が１〜１．６μｍの長波長域である面発光型半導体光デバイス１０が得られる。

スペーサ層１６，２０は、活性層１８よりも高いバンドギャップエネルギーを有する材料からなることが好ましい。これにより、活性層１８にキャリア（電子及び正孔）を閉じ込めることができる。スペーサ層１６，２０の材料としては、例えば、ＧａＡｓに格子整合可能なＧａＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓＰ、ＧａＩｎＰ、及びＡｌＧａＩｎＰ等といった高いバンドキャップエネルギーを有する材料が挙げられる。但し、スペーサ層が無い場合でも所望の発振特性が得られる場合は、面発光型半導体光デバイスの構成をスペーサ層を備えない構成とすることもできる。

第１導電型の導電層２８は、電極３４とトンネル接合部２２との間の電気的な導電性を確保するための層である。導電層２８の材料としては、例えばスペーサ層に使用可能な材料が挙げられる。

トンネル接合部２２を構成する半導体層２４，２６は、ＧａＡｓやＧａＩｎＡｓといった低バンドギャップ材料からなることが好ましい。低バンドギャップの半導体ほどトンネル確率が大きくなるので、素子抵抗がより低減するからである。高ドープの半導体層２４，２６から成るトンネル接合部２２は電流狭窄の機能を有する。この点について説明する。

図１に示した構成において、電極３４の方が高電位となるよう電圧印加すると、トンネル接合部２２以外のｐｎ接合部に対しては単にｐｎ逆バイアス状態となるため、電流は流れない。しかしながら、高ドープしたトンネル接合部２２では、トンネル効果によりキャリアがトンネル接合部２２を越えて移動できるため電流が流れる。その結果、トンネル接合部２２のみに電流が流れることになるので、電流狭窄される。

この場合、面発光型半導体光デバイス１０における電流注入領域の形状や大きさは、トンネル接合部２２で決定される。そのため、トンネル接合部２２における半導体層２４，２６の積層方向に略直交する面におけるトンネル接合部２２の形状(円形、方形等)や寸法(通常、直径又は一辺が数μm程度)は、所望の素子特性を得られるように適宜設定される。トンネル接合は他の電流狭窄の手法に比べて、電流狭窄部の素子抵抗を有意に低減できることから、面発光型半導体光デバイス１０における高出力化及び／又は高速化に有利な構造である。

埋め込み層３０は、電子及び正孔に対して高い抵抗率を有するアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰからなる。埋め込み層３０は、後述するように有機金属気相成長法（ＯＭＶＰＥ）の低温成長を用いることで好適に形成される。埋め込み層３０は、高い抵抗率を有することから、素子寄生容量低減の機能を有する。埋め込み層３０が有する抵抗率は、面発光型半導体光デバイス１０の少なくとも動作電圧範囲で１０^５Ωｃｍ以上である。この場合、埋め込み層３０は、充分な絶縁性を有することになり、その結果、素子容量を大幅に低減することが可能となるからである。

III−Ｖ族化合物半導体においては、一般に高バンドギャップの半導体ほど、低屈折率となる。従って、埋め込み層３０には導電層２８よりも高いバンドギャップエネルギーの半導体を用いることが好ましい。この場合、導電層２８の方が埋め込み層３０より高屈折率になるので、埋め込み層３０がある領域より、中央のトンネル接合部２２が存在する発光領域の方が高屈折率となる。従って、発光領域への光の閉じ込めが強化される。これにより、活性層１８での誘導放出が効率よく生じるので、発振特性の改善を図ることができる。但し、このような条件を満たさない場合でも発振は可能である。そして、埋め込み層３０を構成するアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰは、高いバンドギャップエネルギー（１．９ｅＶ以上）を有することから、屈折率は小さくなる傾向にある。そのため、導電層２８の方の屈折率を埋め込み層３０の屈折率より高くすることが容易である。このため、発光領域への光閉じ込めが強化され、素子特性を容易に改善できる。

第２ＤＢＲ部３２は、導電層２８上に交互に積層される複数のＤＢＲ層３２ａ，３２ｂを有する。第２ＤＢＲ部３２としては、通常、屈折率が互いに有意に異なり且つ発振波長に対して透明な２種類の材料からなる薄膜を交互に積層してなる多層膜が用いられる。第２ＤＢＲ部３２は、例えば半導体材料又は誘電体材料からなる。第２ＤＢＲ部３２は、例えばＴｉＯ_２／ＳｉＯ_２、ａ−Ｓｉ／ＳｉＯ_２といった誘電体膜の組み合わせからなってもよいし、例えばＡｌＡｓ／ＧａＡｓ、ＡｌＧａＡｓ／ＧａＡｓといった半導体膜の組み合わせからなってもよい。第２ＤＢＲ部３２が例えばＴｉＯ_２／ＳｉＯ_２からなる場合、誘電体膜は例えば７ペア程度積層される。第２ＤＢＲ部３２に用いられる多層膜においても、高反射率を得るためにいわゆるλ／４膜を用いることが好ましい。なお、図１では、第２ＤＢＲ部３２を模式的に示しているため、上記説明の層数とは必ずしも一致していない。この点は他の図においても同様である。

図１に示した構成では、電極３４に形成された開口部３４ａは、第２ＤＢＲ部３２を構成するＤＢＲ層３２ａを用いて埋められているとしているが、これに限定されない。例えば、開口部３４ａは、ＤＢＲ層３２ｂで埋め込まれていてもよいし、ＤＢＲ層３２ａ及びＤＢＲ層３２ｂの両方を用いて埋め込まれていてもよいし、更に、他の材料から成る層で埋め込まれていてもよい。但し、開口部３４ａ内には、出射光の吸収を避けるため、発振波長に対して透明な材料から成る層で埋め込まれているのが望ましい。

なお、第２ＤＢＲ部３２が設けられる下地となる領域に凹凸があると、平坦性の高い第２ＤＢＲ部３２を成長させることが困難になる。その結果、第２ＤＢＲ部３２を設計通りに形成することが困難となるため、その反射率を制御することが困難になる。よって、本実施形態のように、導電層２８及び埋め込み層３０の表面が平坦であることが好ましい。この場合、導電層２８の表面における第１領域及び電極３４の表面も平坦になるので、第２ＤＢＲ部３２を設計通りに形成でき、そのためＤＢＲ反射率を所望の値に制御することが容易になる。よって、反射率の均一性及び再現性に優れた第２ＤＢＲ部３２が得られる。

上記構成の面発光型半導体光デバイス１０の埋め込み層３０に用いる高抵抗を示すＧａＩｎＰは、例えば６００℃以下といった低温で、アンドープＧａＩｎＰを成長することによって実現される。このような低温で成長を行うと、バンドギャップ中の深い準位（Deep Level）の欠陥がＧａＩｎＰ中に形成される。同様に、高抵抗を示すＡｌＧａＩｎＰは、例えば６５０℃以下といった低温で、アンドープＡｌＧａＩｎＰを成長することによって実現される。このような低温で成長を行うと、バンドギャップ中の深い準位（Deep Level）の欠陥がＡｌＧａＩｎＰ中に形成される。

上記深い準位はキャリアの捕獲センターとしてキャリア（電子及び正孔）をトラップして、キャリアの移動を妨げる。その結果、このように成長されたアンドープＧａＩｎＰ及びアンドープＡｌＧａＩｎＰは高抵抗を有する。

低温成長によるＧａＩｎＰの高抵抗化を検証するために、次の実験を行った。この実験に用いた測定サンプルを図２に示す。図２は、低温成長によるＧａＩｎＰの高抵抗化を検証するための測定サンプルを模式的に示す断面図である。図２に示される測定サンプル１１０は、ｎ型ＧａＡｓ基板１１２上に、電子キャリア供給層１１６、高抵抗層１２２、正孔キャリア供給層１２０、及びコンタクト層１２６がこの順に形成されたｐｉｎ構造を有する。各層の構成例を以下に示す。各層の成長には、例えば有機金属気相成長法を用いる。
電子キャリア供給層１１６：ｎ型ＧａＩｎＰ、０．５μｍ厚、ｎ型ドーパントとしてシリコンを１×１０^１７ｃｍ^−３ドープ
高抵抗層１２２：アンドープＧａＩｎＰ、１．５μｍ厚
正孔キャリア供給層１２０：ｐ型ＧａＩｎＰ、０．５μｍ厚、ｐ型ドーパントとして亜鉛を７×１０^１７ｃｍ^−３ドープ
コンタクト層１２６：ｐ型ＧａＡｓ、０．２μｍ厚、ｐ型ドーパントとして亜鉛を１×１０^１９ｃｍ^−３ドープ
上記各キャリア供給層１１６，１２０より電子と正孔が高抵抗層１２２に注入される。アンドープＧａＩｎＰの成長温度は、５００℃以上であることが好ましい。また、アンドープＧａＩｎＰの成長温度は、６００℃以下であることが好ましい。成長後、ｐｉｎ構造は、断面が直径２００μｍの円形であるメサ状に加工した。また、給電のため、コンタクト層１２６上にアノード電極１３２を形成すると共にＧａＡｓ基板１１２の裏面上にカソード電極１３０を形成した。この測定サンプル１１０に順方向バイアスを印加して、Ｉ−Ｖ特性を測定すると共にこの測定値から抵抗率（電気抵抗率、測定温度は室温）を算出した。

図３（ａ）は、５００℃で成長されたアンドープＧａＩｎＰを含むサンプルにおける印加電圧と抵抗率との関係を示すグラフである。図３（ｂ）は、５５０℃で成長されたアンドープＧａＩｎＰを含むサンプルにおける印加電圧と抵抗率との関係を示すグラフである。これらの結果より、半導体レーザに一般的に印加される順方向電圧の範囲（例えば、５Ｖ以下の電圧の範囲）では、１０^５Ωｃｍ以上の高抵抗率が得られている事が判る。また成長温度が低いほど、より高抵抗なＧａＩｎＰが得られることが判る。図３（ａ）及び図３（ｂ）の特性は、低温成長によりアンドープＧａＩｎＰ層内に電子及び正孔に対する捕獲センターが大量に形成され、その結果、この層は電子及び正孔の両方とも充分にトラップして、何れのキャリアに対しても大きな抵抗率を有することを示している。何故なら、もしアンドープＧａＩｎＰ層がどちらかのキャリアをトラップ出来ない場合は、そのキャリアにより無視できないレベルの電流が流れるため、図３（ａ）及び図３（ｂ）に示すような高抵抗特性は得られないからである。

本実験結果から我々は、低温成長のアンドープＧａＩｎＰ層は、電子、正孔の何れに対しても、例えば、半導体レーザに一般的に印加される順方向電圧の範囲（例えば、５Ｖ以下の電圧の範囲）において１０^５Ωｃｍ以上といった高抵抗率をえることができ、低温成長のアンドープＧａＩｎＰ層が高抵抗層として機能することを確認した。このような高い抵抗率を有することから、アンドープＧａＩｎＰ層を埋め込み層３０として使用することが可能であり、これを用いることで、素子容量が大幅に低減する。

また、アンドープＡｌＧａＩｎＰも高抵抗層として使用できる。アンドープＡｌＧａＩｎＰの場合、Ａｌが添加されているので、深い準位の形成がより促進される。よって、アンドープＧａＩｎＰに比べて高い成長温度でも深い準位が形成される。したがって、アンドープＧａＩｎＰでは高抵抗化が困難である６００℃以上の成長温度でも十分な高抵抗特性が得られる。半導体の場合、一般に成長温度が高い方が熱平衡状態での成長に近づくため、良好な結晶が得やすい。また、同じく成長温度が高い方が、成長中に副次的な反応で形成されてウェハ上に堆積し、正常な結晶成長を困難化する多結晶ゴミの発生を抑制できるため有利である。したがって、アンドープＧａＩｎＰに比べてアンドープＡｌＧａＩｎＰを用いた方が、より良好な結晶成長が期待できる。さらに、アンドープＡｌＧａＩｎＰを用いれば、Ａｌ組成の変更によりバンドギャップエネルギーや屈折率を広範に変えられるので、埋め込み層３０の設計フレキシビリティが増す利点もある。例えば、Ａｌ組成を増やすと、埋め込み層３０のバンドギャップエネルギーは増加し、屈折率は低下する。したがって、Ａｌ組成を適宜制御することで、導電層２８に比べて低屈折率の埋め込み層３０の形成が容易になる。この場合、トンネル接合部２２を含む発光領域への光の閉じ込め強化が図れるので、素子特性が改善される。

ところで、面発光型半導体光デバイス１０のような半導体光デバイスにおける高抵抗埋め込み層３０として、従来、誘電体材料からなる誘電体層が知られている。

しかしながら、仮に、誘電体材料からなる誘電体層を埋め込み層として採用したとすると、誘電体材料と半導体との熱膨張係数差が大きいことから、半導体光素子を構成する他の半導体層に過大な応力がかかりやすい。また、誘電体層では、熱抵抗が大きいため、素子の放熱性が悪化しやすい。このような過大な応力や放熱性の悪化は、素子特性や信頼性の低下を生じさせる。更に、誘電体層と半導体層との熱膨張係数差が大きいことから、誘電体層を埋め込み層に用いた場合は、隣接する半導体層との密着性が悪化し、剥がれやすい。その結果、製造歩留まりが低下すると共に、生産性も低下する。

これに対して、本実施形態では、埋め込み層３０の材料としてアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰの半導体を採用していることから、埋め込み層３０の熱膨張係数は、面発光型半導体光デバイス１０を構成する他の半導体層とほぼ同等となる。従って、例えば、誘電体層を埋め込み層として利用する場合に比べて、上記他の半導体層との間に大きな熱膨張係数差がほとんど生じない。同様に、埋め込み層３０が半導体から構成されることにより、誘電体材料から構成される場合に比べて、高い放熱性を実現できる。更に、隣接する他の半導体層とほぼ同等の熱膨張係数を有する半導体層で埋め込み層３０が構成されることで、隣接する他の半導体層との密着性もよい。

よって、誘電体層を埋め込み層に用いた場合の前述したような諸問題、すなわち、熱膨脹係数差に起因する過大な応力、及び放熱性の悪化によって引き起こされる素子特性及び信頼性の低下を回避することができている。更に、誘電体層を利用した場合に生じる熱膨張係数差に起因する密着性の悪さも改善されているので、前述した密着性の悪さに起因する製造歩留まり低下、また、それに伴う生産性の低下といった問題も回避することができている。

また、鉄（Ｆｅ）ドープの半導体も高抵抗埋め込み層として用いられる場合がある。すなわち、Ｆｅをドープすることで、半導体中に電子の捕獲センターが形成され、電子に対する高抵抗層として機能する。しかしながら、Ｆｅドープ半導体は正孔に対するトラップ機能を有しないので、正孔キャリアが支配的なｐ型ドープ半導体層に対しては高抵抗層として機能し得ない。そのため、ｐ型ドープ半導体層と組み合わせることが困難であり、素子設計のフレキシビリティが低下する。仮に、ｐ型ドープ半導体層と組み合わせる場合には、そのｐ型ドープ半導体層と、Ｆｅドープ半導体層との間に、Ｆｅドープ半導体層への正孔の侵入を防ぐための正孔トラップ層を付加しなければならない。しかしこの場合、正孔トラップ層を付加することにより素子容量の増加が生じ、素子の高速性を阻害することになる。また、正孔トラップ層を付加することで、成長負荷及びプロセス負荷の増大が生じるため生産性が低下する。さらに、通常Ｆｅ等の不純物がドープされた半導体層を埋め込み層とすると、埋め込み層中の不純物と隣接層(メサ形状の半導体層、スペーサ層等)中のドーパントといった不純物(例えばＺｎ)との間で相互拡散が生じやすい。この場合、隣接層中の不純物が拡散したＦｅドープ半導体層は低抵抗化して寄生容量が増え、逆にＦｅが拡散した隣接層は高抵抗化して電流が流れにくくなる。これらは素子特性や高速性を悪化させる。

これに対して、埋め込み層３０を構成する低温成長のアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰは、電子及び正孔の両方に対して高抵抗性を有する。そのため、ｐ型、ｎ型の何れの領域においても、半導体レーザの高抵抗埋め込み層として機能する。したがって、Ｆｅドープ半導体を用いる場合に比べて、電流閉じ込め構造の設計に関してフレキシビリィが増し、構造最適化が容易となる。また、本実施形態のように、アンドープの埋め込み層３０を用いる場合は、Ｆｅ等の新規ドーパントを別途ドープする必要が無いので、成長がより容易となる。例えば、ドーパント原料の準備、ドーパントをドープするための設備、ドーピングの条件出し等が必要ないので、成長に関する負荷が軽減される。その結果、生産性の向上を図ることが可能である。更に、埋め込み層３０は、アンドープであることから、不純物をドープして高抵抗埋め込み層を構成する場合のように、成長中における隣接層の不純物と、埋め込み層の不純物との相互拡散は生じない。従って不純物をドープして高抵抗化した半導体埋め込み層で深刻な問題となっていた、相互拡散による、埋め込み層の低抵抗化と隣接層の高抵抗化に起因する、特性や高速性の劣化を生じない。

次に、面発光型半導体光デバイス１０の製造方法の一例について説明する。図４（ａ）〜図４（ｅ）及び図５（ａ）及び図５（ｂ）は、第１実施形態に係る面発光型半導体光デバイスの製造方法の工程断面図である。以下の説明では、特に断らない限り各半導体層の成長には、有機金属気相成長法（ＯＭＶＰＥ）を用いているものとする。

まず、図４（ａ）に示すように、ＧａＡｓ基板１２上に、第１ＤＢＲ部１４、スペーサ層１６、活性層１８、スペーサ層２０、半導体層２４を形成するための半導体層２４ａ及び半導体層２６を形成するための半導体層２６ａをこの順に成長する。

次に、図４（ｂ）に示すように、半導体層２６ａ上に、所定のパターン形状を有するレジストマスク３８を形成した後、半導体層２４ａ，２６ａをエッチングすることによって、メサ形状のトンネル接合部２２を形成する。トンネル接合部２２のメサ形状は、マスク形成の面方位やエッチャント等を適宜選択することで、逆メサ、順メサ等、用途に応じて、異なる形状のものを選択できる。

レジストマスク３８のパターン形状は、電流狭窄部としてのトンネル接合部２２の形状が所望の形状となるように、例えば円形、方形等から適宜選択すればよい。

また、エッチングとしては、ウェットエッチングが挙げられる。ここで、例えば、スペーサ層２０にＧａＩｎＰ又はＡｌＧａＩｎＰを用い、半導体層２４ａ，２６ａにＧａＩｎＡｓを用いる場合、燐酸系エッチャントを用いて半導体層２４ａ，２６ａをエッチングすると、スペーサ層２０のエッチングレートは半導体層２４ａ，２６ａのエッチングレートよりも遅いので、スペーサ層２０はエッチング停止層として機能する。従って、半導体層２４ａ，２６ａのエッチングレートが、製造（ロット）毎またはウェハ面内でばらついたとしても、トンネル接合部２２のメサ形状（メサの高さ及びメサの幅）に関して、良好な再現性及び面内均一性が得られる。その結果、レーザ特性の再現性や均一性も確保可能である。ただし、スペーサ層２０がエッチング停止層である必然性はなく、エッチング停止層として機能しない場合でも、エッチングの手法やエッチング条件の最適化で、再現性、均一性のよいエッチングは可能である。

次に、図４（ｃ）に示すように、レジストマスク３８を除去した後、導電層２８となる半導体層２８ａをスペーサ層２０上に成長させる。続いて図４（ｄ）に示すように、半導体層２８ａの表面におけるトンネル接合部２２上の所定領域に誘電体マスク３９を形成した後、導電層２８ａをエッチングして除去することで、メサ形状の導電層２８を形成する。誘電体マスク３９は例えばＳｉＮ、ＳｉＯ_２等からなる。次いで、導電層２８を埋め込むために、スペーサ層２０上にアンドープのＧａＩｎＰまたはＡｌＧａＩｎＰから成る埋め込み層３０を、導電層２８の厚さと同じ厚さだけ再成長させる。埋め込み層３０を成長させる際には、前述した低温成長を実施する。

埋め込み層３０がアンドープＧａＩｎＰからなる場合、埋め込み層３０の成長温度は、６００℃以下が好ましく、５００℃〜５５０℃がより好ましい。また、埋め込み層がアンドープＡｌＧａＩｎＰからなる場合、埋め込み層３０の成長温度は、６５０℃以下が好ましく、５００℃〜５５０℃がより好ましい。埋め込み層３０をこのような低温で成長させると、埋め込み層３０の成長時の過大な熱ストレスによる活性層１８の劣化を防止することができる。例えば、ＧａＩｎＮＡｓといったＧａとＡｓとＮを含むＩＩＩ―Ｖ族化合物半導体混晶は熱ストレスに弱いため、これを活性層１８に用いる場合は、上記のような低温成長が可能な埋め込み層３０を使用することが好適である。

次いで、図４（ｅ）に示すように、導電層２８及び埋め込み層３０上に給電のための電極３４を形成する。電極３４は、活性層１８から出射される光を遮らないように、当該光が通過する領域、すなわち、トンネル接合部２２上の領域に開口部３４ａを有する形状として形成する。また、基板１２の裏面上に、給電のための電極３６を形成する。

次に、第２ＤＢＲ部３２が、例えばＴｉＯ_２／ＳｉＯ_２、ａ−Ｓｉ／ＳｉＯ_２といった誘電体多層膜で構成される場合を例として、第２ＤＢＲ部３２の形成法を説明する。図５（ａ）及び図５（ｂ）に示すように、例えばリフトオフ法を用いて第２ＤＢＲ部３２を導電層２８上に形成する。すなわち、図５（ａ）に示すように、電極３４上の所定領域にレジスト膜Ｒを形成する。レジスト膜Ｒは、電極３４の開口部３４ａ上に開口部Ｒ１を有するように形成する。次いで、第２ＤＢＲ部３２を構成するＤＢＲ層３２ａ，３２ｂを交互に堆積する。この際、電極３４の開口部３４ａ及びレジスト膜Ｒの開口部Ｒ１を埋め込むように、ＤＢＲ層３２ａ及びＤＢＲ層３２ｂを交互に堆積させればよい。

そして、図５（ｂ）に示すように、レジスト膜Ｒを剥離することによって、レジスト膜Ｒ上に位置するＤＢＲ層３２ａ，３２ｂを除去する。これにより、トンネル接合部２２上に第２ＤＢＲ部３２が選択的に形成された、ＶＣＳＥＬ構造が完成し、面発光型半導体光デバイス１０が得られる。なお、上記製造方法では、図１及び図５（ｂ）に示したように、第２ＤＢＲ部３２の一部が電極３４上に位置するように第２ＤＢＲ部３２が形成されることになる。

以上説明したように、面発光型半導体光デバイス１０では、埋め込み層３０の材料として、半導体であるアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰを採用していることから、面発光型半導体光デバイス１０を構成する他の半導体層との間の熱膨張係数差がほとんど生じない。そのため、他の半導体層への応力などによるダメージが低減される。また同じく、埋め込み層３０が半導体から構成されることにより、誘電体材料から構成される場合に比べて、高い放熱性を実現できる。その結果、良好な素子特性や信頼性を実現できる。更に、埋め込み層３０が半導体から構成されており、上記隣接する他の半導体層との熱膨脹係数差がほとんどないことから、隣接する他の半導体層との密着性もよい。よって、面発光型光半導体光デバイス１０の生産性向上が図れることになる。

また、埋め込み層３０を構成する低温成長のアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰは、電子及び正孔の両方に対して高抵抗性を有するので、ｐ型、ｎ型の何れの領域においても、半導体レーザの埋め込み層として機能する。したがって、埋め込み構造の設計に関してフレキシビリィが増し、構造最適化が容易となっている。またアンドープであることから、隣接層との間に相互拡散を生じないため、これに起因する高速性悪化等の特性劣化は生じない。更に、アンドープの埋め込み層３０を用いることから、新規ドーパントを別途ドープする必要が無いので、成長がより容易となる。例えば、ドーパント原料の準備、ドーパントをドープするための設備、ドーピングの条件出し等が必要ない。その結果、埋め込み層３０の形成に関する負荷を軽減できている。その結果、面発光型光半導体光デバイス１０の生産性の向上を更に図れることになる。

また、面発光型半導体光デバイス１０において、埋め込み層３０がアンドープＡｌＧａＩｎＰから構成される場合、アンドープＧａＩｎＰに比べてより高い成長温度においても十分な高抵抗特性が得られるので、より良好な結晶成長が期待できる。また、埋め込み層３０がアンドープＡｌＧａＩｎＰからなり、且つ、導電層２８が例えばＧａＩｎＰまたはＧａＡｓからなる場合、ＡｌＧａＩｎＰはＧａＩｎＰやＧａＡｓよりも低屈折率のため、埋め込み層３０が存在する領域よりトンネル接合部２２を含む発光領域の方が高屈折率となる。これにより、発光領域への光閉じ込めが強化される。その結果、誘導放出が効率よく生じるので、発振特性が更に改善する。

なお、第２ＤＢＲ部３２が半導体多層膜からなる場合、高抵抗の埋め込み層を第２ＤＢＲ部中に形成することも考えられる。この場合、高抵抗の半導体埋め込み層は以下のように形成される。

まず、第２ＤＢＲ部を途中まで成長して成長を中断する。次に、第２ＤＢＲ部の外周部をエッチングによって除去し、メサ状の第２ＤＢＲ部を形成する。次いで、その第２ＤＢＲ部の周囲に、第２ＤＢＲ部を埋め込むように、半導体埋め込み層を再成長させる。その後、残りの第２ＤＢＲ部を更に成長させる。

しかしながら、第２ＤＢＲ部の成長を中断すると、例えば自然酸化膜といった想定外の構造が成長中断後の第２ＤＢＲ部表面に形成され易いので、第２ＤＢＲ部の反射率を設計通りに制御することが困難となる傾向にある。その結果、第２ＤＢＲ部の反射率をＶＣＳＥＬ発振に必要な９９％以上と高反射率にすることが困難になる。また、第２ＤＢＲ部をエッチングする際に、エッチングにより形成されるメサ状の第２ＤＢＲ部の表面に非発光センター等の欠陥が生じやすい。このような欠陥は第２ＤＢＲ部を劣化させ、素子の信頼性を損なう原因となる。特に、第２ＤＢＲ部は、通常Ａｌ組成比の高い半導体材料からなるので酸化されやすく、それに起因してエッチング後の表面にこのような非発光センターが形成されやすい。

一方、本実施形態では、第２ＤＢＲ部３２と埋め込み層３０とが分離されているので、第２ＤＢＲ部３２が半導体多層膜から構成されていても、第２ＤＢＲ部３２を成長中断無しで成長できる。従って、上述したような第２ＤＢＲ部３２の劣化が生じない。その結果、第２ＤＢＲ部を埋め込み層で埋め込む場合に比べて、第２ＤＢＲ部３２の反射率の制御性や素子の信頼性が損なわれない。

（第２の実施形態）
図６は、第２の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。図６に示した面発光型半導体光デバイス１０Ａは、面発光型半導体光デバイス１０の構成に加えて、トンネル接合部２２とスペーサ層２０との間に設けられた第２導電型（本実施形態では一例としてｐ型とする）の中間層（第１中間層）４０を更に備える。中間層４０は、例えばＡｌＧａＩｎＰ又はＧａＩｎＰからなるとすることができる。

以下、面発光型半導体光デバイス１０Ａの製造方法の一例について説明する。

まず、図４（ａ）に示した工程と同様に、ＧａＡｓ基板１２上に、第１ＤＢＲ部１４、スペーサ層１６、活性層１８、スペーサ層２０、中間層４０、半導体層２４ａ及び半導体層２６ａをこの順に成長する。

次に、図４（ｂ）に示した工程と同様に、レジストマスク３８を利用して半導体層２４ａ，２６ａをエッチングすることによって、メサ状のトンネル接合部２２を形成する。

スペーサ層２０がＧａＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓＰの何れかで構成され、半導体層２４ａ，２６ａがＧａＩｎＡｓから構成され、且つ、中間層４０がＡｌＧａＩｎＰ又はＧａＩｎＰから構成される場合、例えば、エッチャントとしては燐酸系エッチャントを用いることが好ましい。この場合、中間層４０のエッチングレートは半導体層２４ａ，２６ａのエッチングレートよりも遅いので、中間層４０はエッチング停止層として機能する。したがって、半導体層２４ａ，２６ａのエッチングレートが製造（ロット）毎やウェハ面内でばらついたとしても、トンネル接合部２２のメサ形状（メサの高さ及びメサの幅）について、良好な再現性及び良好な面内均一性が得られる。その結果、面発光型半導体光デバイス１０Ａのレーザ特性の良好な再現性及び良好な均一性を確保できる。

その後、図４（ｃ）〜図４（ｅ）、図５（ａ）及び図５（ｂ）に示した各工程と同様の工程を経ることにより、面発光型半導体光デバイス１０Ａを得る。

面発光型光半導体デバイス１０Ａの構成は、中間層４０を有する点以外は、面発光型半導体光デバイス１０と同様であるため、面発光型光半導体デバイス１０Ａは、面発光型半導体光デバイス１０と同様の作用効果を有する。更に、面発光型半導体光デバイス１０Ａでは、上述のように、中間層４０が、トンネル接合部２２をエッチングにより形成する際のエッチング停止層として機能する。このため、トンネル接合部２２のメサ形状について、良好な面内均一性や再現性が得られる。よって、面発光型半導体光デバイス１０Ａの特性についても、良好な均一性や再現性が得られる。特に、スペーサ層２０がエッチング停止層として機能しない場合に、中間層４０を用いることが好ましい。

中間層４０の材料としては、ＡｌＧａＩｎＰ又はＧａＩｎＰを例示したが、中間層４０を構成する材料は、スペーサ層２０上に好適に成長可能であって、半導体層２４，２６からなるトンネル接合部２２の形成時のエッチング停止層として使用可能な材料から構成されていればよい。

（第３の実施形態）
図７は、第３の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。図７に示した面発光型半導体光デバイス１０Ｂは、面発光型半導体光デバイス１０の構成に加えて、トンネル接合部２２が埋設された導電層２８とスペーサ層２０との間にのみ設けられた第２導電型の中間層（第１中間層）４２を更に備える。中間層４２は、例えば中間層４０と同様の材料からなる。本実施形態では、中間層４２が埋め込み層３０とスペーサ層２０との間に設けられていない。

以下、面発光型半導体光デバイス１０Ｂの製造方法の一例について説明する。

まず、面発光型半導体光デバイス１０Ａの製造方法と同様にして、トンネル接合部２２を形成する（図４（ａ）及び図４（ｂ）参照）。なお、本実施形態では、中間層４０上にトンネル接合部２２が形成されることになる。

次いで、図４（ｃ）の工程と同様にして、導電層２８ａを成長する。なお、本実施形態では、中間層４０上に導電層２８ａが成長されることになる。その後、図４（ｄ）の工程で説明したように、導電層２８ａの表面の所定領域に誘電体マスク３９を形成し、導電層２８ａをエッチングしてメサ形状の導電層２８を形成する。

続いて、中間層４０をエッチングして中間層４２を形成する。スペーサ層２０がＧａＡｓ、ＡｌＧａＡｓ又はＧａＩｎＡｓＰから構成され、導電層２８ａがＧａＡｓから構成され、且つ、中間層４０がＡｌＧａＩｎＰ又はＧａＩｎＰから構成される場合、導電層２８ａをエッチングする際のエッチャントとしては、例えば、燐酸系エッチャントを用いる。これにより、ＡｌＧａＩｎＰ又はＧａＩｎＰからなる中間層４０がエッチング停止層として機能する。また、中間層４０をエッチングして中間層４２を形成する際のエッチャントとしては、例えば、塩酸系エッチャントを用いる。これにより、ＧａＡｓ、ＡｌＧａＡｓ及びＧａＩｎＡｓＰの何れかからなるスペーサ層２０がエッチング停止層として機能する。

エッチャントを適宜選択することで、中間層４０及びスペーサ層２０がそれぞれエッチング停止層として機能するため、導電層２８及び中間層４２からなるメサの形状に関し、良好な面内均一性と再現性が得られる。

以上のように、中間層４２を形成した後、第１の実施形態において、図４（ｄ）を利用して説明した場合と同様にして、スペーサ層２０上に埋め込み層３０を再成長させる。

その後、図４（ｅ）、図５（ａ）及び図５（ｂ）に示した各工程を経ることによって、面発光型半導体光デバイス１０Ｂを得る。

面発光型半導体光デバイス１０Ｂでは、上記各実施形態に係る面発光型半導体光デバイスと同様の作用効果が得られる。更に、中間層４２が導電層２８とスペーサ層２０との間にのみ設けられているので、中間層４２の特性を制御することにより、面発光型半導体光デバイス１０Ｂの特性を改善することができる。例えば、中間層４２の材料を埋め込み層３０の材料よりも高屈折率にすることが好ましい。具体例としては、例えば、埋め込み層３０がＡｌＧａＩｎＰからなる場合、中間層４２はそれよりも高屈折率の材料、例えばＧａＩｎＰからなることが好ましい。この場合、中間層４２の方が、埋め込み層３０より高屈折率となる。そのため、トンネル接合部２２を含む導電層２８及び中間層４２が存在する中央の発光領域の実効屈折率を、その両側の埋め込み層３０が存在する領域の実効屈折率よりも高くできるので、光を発光領域により強く閉じ込めることができる。その結果、面発光型半導体光デバイス１０Ｂの発振特性を改善することができる。

（第４の実施形態）
図８は、第４の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。図８に示した面発光型半導体光デバイス５０は、面発光型半導体光デバイス１０の構成において、スペーサ層１６、活性層１８、スペーサ層２０及び埋め込み層３０に代えて、メサ状のスペーサ層５２、メサ状の活性層５４、メサ状のスペーサ層５６、及び埋め込み層５８を備える。スペーサ層５２、活性層５４、スペーサ層５６及び埋め込み層５８は、それぞれスペーサ層１６、活性層１８、スペーサ層２０、及び埋め込み層３０と同様の材料からなる。埋め込み層５８は、スペーサ層５２の側面上、活性層５４の側面上、スペーサ層５６の側面上、及び導電層２８の側面上に設けられている。

面発光型半導体光デバイス５０の製造方法の一例について説明する。図９（ａ）〜図９（ｄ）は、第４の実施形態に係る面発光型半導体光デバイスの製造方法の工程断面図である。

まず、図９（ａ）に示すように、ＧａＡｓ基板１２上に、第１ＤＢＲ部１４、スペーサ層５２を形成するためのスペーサ層５２ａ、活性層５４を形成するための活性層５４ａ、スペーサ層５６を形成するためのスペーサ層５６ａ、半導体層２４ａ及び半導体層２６ａをこの順に成長する。

次に、図９（ｂ）に示すように、半導体層２６ａ上に、所定のパターン形状を有するレジストマスク３８を形成した後、図４（ｂ）の場合と同様にして、半導体層２４ａ，２６ａをエッチングすることでメサ形状のトンネル接合部２２を形成する。次に、図９（ｃ）に示すように、レジストマスク３８を除去した後、導電層２８を形成するための導電層２８ａをスペーサ層５６ａ上に成長させる。

続いて、図９（ｄ）に示すように、導電層２８ａの表面におけるトンネル接合部２２上の所定領域に誘電体マスク３９を形成した後、導電層２８a、スペーサ層５６ａ、活性層５４ａ及びスペーサ層５２ａをエッチングして除去する。これにより、スペーサ層５２、活性層５４、スペーサ層５６及び導電層２８が形成される。その後、スペーサ層５２、活性層５４、スペーサ層５６及び導電層２８を埋め込むために、第１ＤＢＲ部１４上に埋め込み層５８を再成長させる。埋め込み層５８の形成は、図４（ｄ）の場合と同様に低温成長させる。

スペーサ層５２，５６、活性層５４及び導電層２８を形成するためのエッチング工程でのエッチングとしては、例えば、ウェットエッチングが挙げられる。ここで例えば、スペーサ層５２ａ，５６ａが、ＡｌＧａＡｓ、ＧａＡｓ，ＧａＩｎＡｓＰの何れかから構成され、活性層５４aがＧａＩｎＮＡｓ量子井戸とＧａＡｓバリア層から構成され、導電層２８aがＧａＡｓから構成され、更に第１ＤＢＲ部１４がＡｌＡｓまたはＡｌＧａＡｓの何れかとＧａＡｓが交互に積層された多層膜から構成される場合を考える。

この場合、例えば燐酸系エッチャントを用いれば、スペーサ層５２ａ，５６ａ、活性層５４a、導電層２８aを一括してエッチングでき、これにより、スペーサ層５２、活性層５４、スペーサ層５６及び導電層２８が形成される。ここで、第１ＤＢＲ部１４においてスペーサ層５２と接触する最上層は、酸化されやすいＡｌを多量に含むＡｌＡｓ層やＡｌＧａＡｓ層ではなく、ＧａＡｓ層が好適である。何故なら、最上層がＡｌＡｓ層やＡｌＧａＡｓ層から構成されていると、スペーサ層５２ａをエッチングした後にＡｌを多量に含む最上層が露出することになる。そのため最上層が容易に酸化され、多数の欠陥が生じ、結晶性が悪化すると共に、酸化された表面に埋め込み層５８を再成長させることが困難化するためである。

また、例えばスペーサ層５２ａ，５６ａがＧａＩｎＰ又はＡｌＧａＩｎＰから構成され、活性層５４ａがＧａＩｎＮＡｓ／ＧａＡｓから構成され、導電層２８ａがＧａＡｓから構成され、更に、第１ＤＢＲ部１４がＡｌＧａＡｓまたはＡｌＡｓの何れかとＧａＡｓからなる半導体多層膜（最上層はＧａＡｓ層とする）から構成される場合、導電層２８ａ及び活性層５４ａをエッチングする際は燐酸系エッチャントを使用し、スペーサ層５２ａ，５６ａをエッチングする際は塩酸系エッチャントを使用することが好ましい。

この場合、燐酸系エッチャントに対するスペーサ層５２ａ，５６ａのエッチングレートは導電層２８ａ及び活性層５４ａに対するエッチングレートより遅いため、導電層２８ａ及び活性層５４ａをエッチングする際、スペーサ層５６ａ及びスペーサ層５２ａがエッチング停止層として機能する。一方、塩酸系エッチャントに対する活性層５４ａ及び第１ＤＢＲ部１４の最上層（ＧａＡｓ）のエッチングレートはスペーサ層５２ａ，５６ａに対するエッチングレートより遅いため、スペーサ層５６ａ及びスペーサ層５２ａをエッチングする際、活性層５４ａ及び第１ＤＢＲ部１４の最上層（ＧａＡｓ）はエッチング停止層として機能する。よって、導電層２８、スペーサ層５６、活性層５４及びスペーサ層５２からなるメサの形状について、良好な再現性及び面内均一性が得られる。その結果、面発光型半導体光デバイス５０の素子特性についても、良好な再現性及び均一性を確保できる。

図９（ｄ）の工程以降は、図４（ｅ）、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を経ることで、図８に示した面発光型半導体光デバイス５０が得られる。

面発光型半導体光デバイス５０では、第１の実施形態に係る面発光型半導体光デバイス１０と同様の作用効果が得られる。さらに、埋め込み層５８を、例えば、面発光型半導体光デバイス１０の場合より厚くすることができていることから、素子容量が低減され更に高速動作が可能となっている。また、面発光型半導体光デバイス１０では、スペーサ層や活性層が素子全体に存在することから、この領域においては水平横方向に屈折率差が生じていないことになる。一方、本実施形態では、スペーサ層５２，５６及び活性層５４の側面上に埋め込み層５８が設けられている。ＧａＩｎＰ又はＡｌＧａＩｎＰからなる埋め込み層５８の屈折率は、通常、活性層５４の屈折率よりも低い。このため、それらの屈折率差により、トンネル接合部２２が存在する素子中央の発光領域は、その周囲の埋め込み層５８が存在する領域より実効屈折率がより高くなる。この場合、光を活性層５４内に強く閉じ込めることが可能であるため、例えば、誘導放出が効率よく生じる。その結果、ＶＣＳＥＬの発振特性が更に向上する。

（第５の実施形態）
図１０は、第５の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。図１０に示される面発光型半導体光デバイス５０Ａは、面発光型半導体光デバイス５０の構成に加えて、スペーサ層５２及び埋め込み層５８と、第１ＤＢＲ部１４との間に設けられた第１導電型の中間層（第２中間層）４４を更に備える。中間層４４は、例えば、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＡｓ、ＡｌＧａＡｓ及びＧａＩｎＡｓＰの何れかからなるとすることができる。

以下、面発光型半導体光デバイス５０Ａの製造方法の一例について説明する。

まず、図９（ａ）に示した工程と同様にして、ＧａＡｓ基板１２上に、第１ＤＢＲ部１４、中間層４４、スペーサ層５２ａ、活性層５４ａ、スペーサ層５６ａ及び半導体層２４ａ、２６aをこの順に成長する。次に、図９（ｂ）及び図９（ｃ）に示した工程と同様にして、トンネル接合部２２が埋設された導電層２８ａを形成する。

続いて、図９（ｄ）に示した工程と同様にして、誘電体マスク３９を用いて導電層２８ａ、スペーサ層５６ａ、活性層５４ａ及びスペーサ層５２ａをエッチングする。これにより、導電層２８、スペーサ層５６、活性層５４及びスペーサ層５２が形成される。

ここで、例えば、スペーサ層５２ａ，５６ａがＧａＡｓ、ＡｌＧａＡｓ又はＧａＩｎＡｓＰから構成され、活性層５４ａがＧａＩｎＮＡｓ／ＧａＡｓから構成され、導電層２８ａがＧａＡｓから構成され、中間層４４がＧａＩｎＰ又はＡｌＧａＩｎＰから構成される場合、スペーサ層５２，５６、活性層５４及び導電層２８を形成するためのエッチング工程で使用するエッチャントは、燐酸系エッチャントが好ましい。

この場合、燐酸系エッチャントによりスペーサ層５２ａ，５６ａ、活性層５４ａ及び導電層２８ａを一度にエッチングすることが可能である。そして、中間層４４がＧａＩｎＰ又はＡｌＧａＩｎＰからなる場合、燐酸系エッチャントに対する中間層４４のエッチングレートは遅いので、スペーサ層５２ａのエッチングに際して、中間層４４はエッチング停止層として機能する。その結果、導電層２８、スペーサ層５６、活性層５４及びスペーサ層５２からなるメサの形状について、良好な再現性及び面内均一性が得られる。その結果、面発光型半導体光デバイス５０Ａの素子特性についても、良好な再現性及び均一性が得られる。

また、例えば、スペーサ層５２ａ，５６ａがＧａＩｎＰ又はＡｌＧＩｎＰから構成され、活性層５４ａがＧａＩｎＮＡｓ／ＧａＡｓから構成され、導電層２８ａがＧａＡｓから構成され、中間層４４がＧａＡｓ、ＡｌＧａＡｓ又はＧａＩｎＡｓＰから構成される場合、導電層２８ａ及び活性層５４ａをエッチングする場合には、エッチャントとして燐酸系エッチャントを使用し、スペーサ層５２ａ，５６ａをエッチングする場合には塩酸系エッチャントを使用することもできる。

この場合、燐酸系エッチャントに対するスペーサ層５２ａ，５６ａのエッチングレートは導電層２８ａ及び活性層５４ａのエッチングレートより遅いため、導電層２８ａ及び活性層５４ａをエッチングする際、スペーサ層５６ａ及びスペーサ層５２ａがエッチング停止層として機能する。一方、塩酸系エッチャントに対する活性層５４ａ及び中間層４４のエッチングレートはスペーサ層５６ａ，５２ａのエッチングレートより遅いため、スペーサ層５６ａ及びスペーサ層５２ａをエッチングする際、活性層５４ａ及び中間層４４はエッチング停止層として機能する。その結果、この場合も、導電層２８、スペーサ層５６、活性層５４及びスペーサ層５２からなるメサの形状について、良好な再現性及び面内均一性が得られる。よって、面発光型半導体光デバイス５０Ａの素子特性についても、良好な再現性及び均一性が得られる。

その後、図４（ｅ）、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を経ることによって、面発光型半導体光デバイス５０Ａを得ることができる。

面発光型半導体光デバイス５０Ａの構成は、中間層４４を更に備える点以外は、面発光型半導体光デバイス５０の構成と同様である。そのため、面発光型半導体光デバイス５０Ａでは、上記第４の実施形態に係る面発光型半導体光デバイス５０と同様の作用効果が得られる。さらに、面発光型半導体光デバイス５０Ａでは、中間層４４は、スペーサ層５２をエッチング形成する際のエッチング停止層として機能する。このため、導電層２８、スペーサ層５６、活性層５４及びスペーサ層５２からなるメサの形状について、良好な再現性及び面内均一性が得られる。その結果、面発光型半導体光デバイス５０Ａの素子特性についても、良好な再現性及び均一性が得られる。特に、第１ＤＢＲ部１４がエッチング停止層として機能しない場合に、中間層４４を用いることが好ましい。

（第６の実施形態）
図１１は、第６の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。図１１に示した面発光型半導体光デバイス５０Ｂは、面発光型半導体光デバイス５０の構成に加えて、第１ＤＢＲ部１４とスペーサ層５２との間にのみ設けられた第１導電型の中間層４６を更に備える。中間層４６は、例えば中間層４４と同様の材料からなるとすることができる。

以下、面発光型半導体光デバイス５０Ｂの製造方法の一例について説明する。

まず、面発光型半導体光デバイス５０Ａの製造方法の場合と同様に、図９（ａ）に示した工程と同様にして、ＧａＡｓ基板１２上に、第１ＤＢＲ部１４、中間層４４、スペーサ層５２ａ、活性層５４ａ、スペーサ層５６ａ及び半導体層２４ａ、２６aをこの順に成長する。次に、図９（ｂ）、図９（ｃ）に示した工程までを実施して、トンネル接合部２２が埋設された導電層２８ａを形成する。次に、図９（ｄ）に示したように、導電層２８ａの所定領域上に誘電体マスク３９を形成した後、誘電体マスク３９を用いて導電層２８a、スペーサ層５２ａ，５６ａ及び活性層５４ａをメサ状にエッチングする。このエッチング工程は、面発光型半導体光デバイス５０Ａの場合と同様にすればよい。

そして、面発光型半導体光デバイス５０Ｂを製造する際には、続いて、誘電体マスク３９を用いて中間層４４をエッチングして、メサ状の中間層４６を形成する。

ここで、例えば、中間層４４がＧａＩｎＰ又はＡｌＧａＩｎＰからなり、且つ第１ＤＢＲ部１４がＡｌＡｓまたはＡｌＧａＡｓの何れかとＧａＡｓから成る多層膜から構成される場合、第１ＤＢＲ部１４を構成する半導体多層膜の最上層は例えばＧａＡｓから構成されることが好ましく、中間層４４をエッチングする際のエッチャントとしては、例えば塩酸系エッチャントを用いることが好ましい。この場合、塩酸系エッチャントに対する第１ＤＢＲ部１４の最上層（ＧａＡｓ）のエッチングレートは中間層４４のエッチングレートより遅いため、第１ＤＢＲ部１４の最上層（ＧａＡｓ）がエッチング停止層として機能する。その結果、導電層２８、スペーサ層５６、活性層５４、スペーサ層５２及び中間層４６からなるメサの形状について、良好な再現性及び面内均一性が得られる。よって、面発光型半導体光デバイス５０Ｂの素子特性についても、良好な再現性及び均一性も確保できる。

その後、図４（ｅ）、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を経ることによって、面発光型半導体光デバイス５０Ｂが得られる。

本実施形態では、中間層４６が埋め込み層５８と第１ＤＢＲ部１４との間に設けられていない点で、面発光型半導体光デバイス５０Ａの構成と相違するが、その他の構成は面発光型半導体光デバイス５０Ａの構成と同様である。よって、面発光型半導体光デバイス５０Ｂでは、上記第４及び第５の実施形態に係る面発光型半導体光デバイスと同様の作用効果が得られる。更に、本実施形態では、中間層４６が第１ＤＢＲ部１４とスペーサ層５２との間にのみ設けられているので、面発光型半導体光デバイス１０Ｂの場合と同様に、中間層４６の特性を制御することにより、面発光型半導体光デバイス５０Ｂの特性を改善することができる。例えば中間層４６に、埋め込み層５８よりも高屈折率の材料を用いれば、光を発光領域により強く閉じ込めることができ、より良好な発振特性が得られる。

以上、本発明の実施形態について説明したが、本発明はＶＣＳＥＬに限定されない。例えば、上記各実施形態は、ＶＣＳＥＬの他に、垂直共振器構造の光変調器、光増幅器、光スイッチ等への適用も可能である。

また、第１〜第６の実施形態において、第２ＤＢＲ部３２に半導体多層膜を用いる場合には、半導体多層膜を第１導電型にドープして、電極３４を第２ＤＢＲ部３２上に形成しても良い。この場合、第２ＤＢＲ部３２は第１導電型を有するため、第２ＤＢＲ部３２を経由して電流注入を行うことが可能となる。但しこの場合は、第２ＤＢＲ部３２からの光の取り出しを妨げない形状に、電極３４を加工する必要がある。

更に、第４〜第６実施形態において、第２及び第３の実施形態で説明したように、トンネル接合部２２とスペーサ層５６との間に、エッチング停止層としての第２導電型の中間層４０，４２を設けることも可能である。

更にまた、これまでの説明では、電流狭窄部２２を、互いに異なる導電型を有する第２半導体層２４及び第３半導体層２６が積層されてなるトンネル接合部２２として説明したがこれに限定されない。電流狭窄部２２は、例えば、半導体層の選択酸化を用いたものや、プロトン注入を用いたもの等の電流狭窄構造を使用することができる。

第１の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。 低温成長によるＧａＩｎＰの高抵抗化を検証するための測定サンプルを模式的に示す断面図である。 （ａ）は、５００℃で成長されたアンドープＧａＩｎＰを含むサンプルにおける印加電圧と抵抗率との関係を示すグラフであり、（ｂ）は、５５０℃で成長されたアンドープＧａＩｎＰを含むサンプルにおける印加電圧と抵抗率との関係を示すグラフである。 第１の実施形態に係る面発光型半導体光デバイスの製造方法の工程断面図である。 第１の実施形態に係る面発光型半導体光デバイスの製造方法の工程断面図である。 第２の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。 第３の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。 第４の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。 第４の実施形態に係る面発光型半導体光デバイスの製造方法を示す工程断面図である。 第５の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。 第６の実施形態に係る面発光型半導体光デバイスを模式的に示す断面図である。

符号の説明

１０，１０Ａ，１０Ｂ…面発光型半導体光デバイス、１２…ＧａＡｓ基板、１４…第１ＤＢＲ部、１８…活性層、２２…トンネル接合部（電流狭窄部）、２４…第２半導体層、２６…第３半導体層、２８…導電層（第１半導体層）、３０…埋め込み層、３２…第２ＤＢＲ部、４０，４２…中間層（第１中間層）、４４，４６…中間層（第２中間層）、５０，５０Ａ，５０Ｂ…面発光型半導体光デバイス、５４…活性層、５８…埋め込み層。

Claims (5)

1. 第１導電型のＧａＡｓ基板上に設けられた第１導電型の第１ＤＢＲ部と、
   前記第１ＤＢＲ部上に設けられた活性層と、
   前記活性層上に設けられた第２ＤＢＲ部と、
   前記第１ＤＢＲ部と前記第２ＤＢＲ部との間に設けられており、前記活性層に電流を供給するための電流狭窄部が埋設されたメサ状の第１半導体層と、
   前記第１ＤＢＲ部と前記第２ＤＢＲ部との間に設けられており、前記第１半導体層の側面上に設けられたアンドープＧａＩｎＰ又はアンドープＡｌＧａＩｎＰからなる埋め込み層と、
   を備え、
   前記アンドープＧａＩｎＰ又は前記アンドープＡｌＧａＩｎＰの抵抗率は１０^５Ωｃｍ以上である、面発光型半導体光デバイス。
2. 前記第１半導体層及び前記埋め込み層は、前記活性層と前記第２ＤＢＲ部との間、又は前記活性層と前記第１ＤＢＲ部との間に配置されている、請求項１に記載の面発光型半導体光デバイス。
3. 前記電流狭窄部と前記活性層との間に設けられた第１中間層を更に備える、請求項２に記載の面発光型半導体光デバイス。
4. 前記埋め込み層は、前記活性層の側面上に設けられている、請求項１に記載の面発光型半導体光デバイス。
5. 前記第１ＤＢＲ部と前記活性層との間に設けられた第２中間層を更に備える、請求項４に記載の面発光型半導体光デバイス。

Images