JP2009037096A - 液晶表示素子及び液晶表示素子の製造方法 - Google Patents

Abstract

【課題】平坦で高反射率な反射面を有する画素電極を備えた、液晶表示素子及びその液晶表示素子の製造方法を提供する
【解決手段】本発明に係る液晶表示素子の製造方法により形成された画素電極２００の反射面は、画素電極ビアホールＣａが埋込部材２１０で充填されているためリセスＲの存在しない平坦な面となり、この画素電極２００上に形成される下部配向膜２０８の表面も同様に平坦な面となる。このため、下部配向膜２０８には成膜不良や部分的な液晶層の配向方向の乱れは発生せず、よって画素部５００の反射面は極めて高い反射率を有することができる。これにより、平坦で高反射率な反射面有する画素部５００を備えた反射率の高い液晶表示素子６００を安定して作製することができる。
【選択図】図１

Description

本発明は、液晶表示装置を構成する液晶表示素子及び液晶表示素子の製造方法に関し、特に画素電極が平坦で高反射率な反射面を有する液晶表示素子及び液晶表示素子の製造方法に関するものである。

従来より、分子配列が一定の秩序を保ちながらその一方で流動性を有し、さらに電界の印加によってその配列が変化する液晶は、表示装置用の材料として各分野の電気電子機器に広く利用されている。一般的な液晶表示装置は、個別に制御可能な画素電極とこれに対向して配置された共通電極との間に液晶層を封入した構造を有している。そして、画素電極に対し所定の電位を印加することにより画素電極と共通電極との間の液晶の配向を変え、これによってこの部分の液晶層の光学的特性（光透過率）を変化させる。これを個々の画素電極に対して所定の信号で制御しながら行うことで、液晶表示装置は画像や映像を表示することができる。

近年、これら液晶表示装置に関する技術の進歩によって、反応速度等の表示性能の向上及び、高解像度化、大型化が達成され、テレビモニタ、パーソナルコンピュータのディスプレイ等の表示装置にも液晶表示装置が利用可能となった。特にテレビモニタの分野に関しては、高画質な映像表示に対応した高解像度、大画面の液晶表示装置が商品化されている。

また、液晶表示装置は、小型、軽量でかつ消費電力が少ないため、携帯電話、ノート型パソコン、携帯型オーディオプレーヤ、ＰＤＡ、デジタルビデオカメラ、デジタルカメラ等の携帯型電気電子機器はもとより、カーステレオ、カーナビゲーションシステム、車載型のテレビモニタ等の車載型電気電子機器、据置型の音響映像機器や家庭用電化製品、産業用機械等の表示部として広く一般的に用いられている。

これら液晶表示装置には液晶表示素子を構成する個々の画素の制御方式として、アクティブマトリクス方式とパッシブマトリクス方式とに大別される。アクティブマトリクス方式は画素毎にスイッチング素子を有しており複雑な駆動回路の形成が必要となるが、パッシブマトリクス方式に比べ応答時間が短く、また、画素毎に表示、非表示を高精度に制御可能なため、走査線数の多い高解像度のテレビモニタ等に適している。

また、液晶表示装置は、画面表示に必要な光の供給方法から透過型液晶表示装置と反射型液晶表示装置とに大別することができる。透過型液晶表示装置はその裏面側もしくは側面側に設置されたバックライトからの光を透過させて画面表示を行う。このため、駆動回路によって遮られる部分の光を画面表示に用いることができず開口率が低いという問題点を有している。

これに対して、反射型液晶表示装置は表示面方向から入射した光を個々の画素を構成する画素電極の反射面により反射して画面表示を行うため、駆動回路が光を遮ることがなく開口率を高くすることができるため、より明るい画面表示を行うことができる。

上記のアクティブマトリクス方式の反射型液晶表示装置の例として、下記［特許文献１］では、画素電極間の電極間スリットから入射する外部光を効果的に遮光して、耐光性に優れた反射型液晶表示装置に関する発明が開示されている。

ここで、一般的なアクティブマトリクス方式の反射型液晶表示素子を構成する１つの画素部の、特に画素電極に関わる部分の形成手順を、図６、図７に示す模式断面図を用いて簡単に説明する。尚、図６、図７、及び後述する図８においては、反射型液晶表示素子を構成する１つの画素部の画素電極形成部分のみを拡大して示す。

図６（ａ）に示す、反射型液晶表示素子における１つの画素部を構成する画素電極部Ａ３は、回路配線部Ａ２の最上層にあたる下層電極１５６を有する絶縁層１０６ｂ上に形成された絶縁層１０６ｃと、電極間スリット２０６で区切られた反射金属層２０４とバリア層２０２とからなる画素電極２００と、画素電極２００の表面に形成された下部配向膜２０８とを有している。そして、画素電極２００と回路配線部Ａ２の下層電極１５６とは、絶縁層１０６ｃに形成されたビアホールＣａを介して電気的に接続される。尚、この画素電極２００と下層電極１５６とを電気的に接続するためのビアホールＣａは本発明に大きく関与するものであるため、以後、画素電極ビアホールＣａとして表記する。

画素電極部Ａ３の形成手順としては、先ず、図６（ｂ）に示すように、下層電極１５６を有する絶縁層１０６ｂ上に、絶縁層１０６ｃをＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）等を用いて形成する。そして、一方の開口部が下層電極１５６の電極面上に位置する画素電極ビアホールＣａとなる穴部を、絶縁層１０６ｃの所定の位置にフォトリソグラフィ法及びエッチング処理などを用いて形成する。

次に、図６（ｃ）に示すように、絶縁層１０６ｃの表面及び穴部の内面に、導電性を有するバリア層２０２を成膜する。そして、バリア層２０２で内面が覆われた穴部は画素電極ビアホールＣａとなる。

次に、図７（ａ）に示すように、バリア層２０２上に反射金属層２０４をスパッタリング法などを用いて成膜する。

次に、図７（ｂ）に示すように、反射金属層２０４及びバリア層２０２の所定の部位を、フォトリソグラフィ法とエッチング処理により除去して電極間スリット２０６を形成する。そして、電極間スリット２０６によって分割された反射金属層２０４及びバリア層２０２が、１つの画素部における画素電極２００となる。尚、このとき画素電極２００には画素電極ビアホールＣａの段差によって生じるリセスＲ（窪み）が形成される場合がある。

次に、図７（ｃ）に示すように、画素電極２００の反射面側に下部配向膜２０８を蒸着法等により成膜する。しかしながら、画素電極２００にリセスＲが存在すると、このリセスＲ部分に成膜される下部配向膜２０８に成膜不良が発生したり、このリセスＲ部分の液晶層の配向方向に乱れが生じるなどしてダークスポットが形成され、表示画像の輝度を低下させる原因となる。

画素電極２００におけるリセスＲの形成を回避する手法としては、画素電極２００を構成する反射金属層２０４の形成前に画素電極ビアホールＣａをタングステンによって充填し、反射金属層２０４の形成領域を予め平坦化した後、その平坦な反射金属層形成面に反射金属層２０４を成膜することで画素電極２００の反射面を平坦化する手法が一般的に用いられる。

この手法では先ず、図８（ａ）に示すように、絶縁層１０６ｃの表面及び画素電極ビアホールＣａ内面のバリア層２０２上にタングステン層１２をＣＶＤ法などを用いて形成する。このとき、画素電極ビアホールＣａの内部もタングステン層１２で充填する。

次に、図８（ｂ）に示すように、絶縁層１０６ｃの表面に形成された余分なタングステン層１２を、ＳＦ_６（６フッ化硫黄）ガス及びＯ_２（酸素）ガスを用いた反応性イオンエッチング法等を用いて除去する。これにより理想的には、絶縁層１０６ｃ表面のタングステン層１２が除去されてバリア層２０２が露出すると共に、画素電極ビアホールＣａ部分に形成されたタングステン層１２の上面位置は露出したバリア層２０２の上面位置と略同一な位置となって、その結果バリア層２０２表面とタングステン層１２の上面とが連続する平坦な反射金属層形成面となる。このような、平坦な反射金属層形成面に反射金属層２０４を成膜すれば、画素電極２００の反射面におけるリセスＲの発生を防止することができる。

特開２００６−１５４５６３号公報

しかしながら、タングステンは安定した成膜が難しく均一なタングステン層１２を形成することが困難である。このため、タングステン層１２を均一かつ安定的にエッチング除去することが難しく、図９（ａ）に示すように、バリア層２０２の表面にエッチング処理にて除去しきれなかった余分なタングステン残渣１２ａが残留する場合が多く発生する。このような、タングステン残渣１２ａが存在する反射金属層形成面に反射金属層２０４を成膜すると、タングステン残渣１２ａの存在する部分の反射金属層２０４が凸状となり、平坦な反射面を有する画素電極２００を得ることが難しい。また、タングステン残渣１２ａが電極間スリット２０６の形成位置に存在する場合、このタングステン残渣１２ａは電極間スリット２０６の形成に一般的に用いられるＣｌ（塩素）ガス及びＢＣｌ_３（３塩化ホウ素）ガスを用いた反応性イオンエッチングでは除去することができないため、本来電極間スリット２０６によって分割されるべき画素電極２００が、このタングステン残渣１２ａ及びその下のバリア層２０２を介して隣接する画素電極２００と導通することとなる。このような、隣接した画素電極２００同士が導通した反射型液晶表示素子は、正常に機能することができない。

タングステン残渣１２ａの残留を防止するためには、タングステン層１２に対してオーバーエッチングを行うことが効果的と考えられる。しかしながら、タングステン層１２に対してオーバーエッチングを行うと、図９（ｂ）に示すように、画素電極ビアホールＣａ部分に形成されたタングステン層１２もオーバーエッチングされるため、画素電極ビアホールＣａに対する充填が不十分となってリセスＲが生じ、平坦な反射面を有する画素電極２００を得ることが難しい。

従って、画素電極ビアホールＣａをタングステン層１２によって充填する上記の手法では、平坦で高反射率の反射面を有する画素電極２００を安定して形成することは困難であり、更なる改善が望まれる。

本発明は、上記事情に鑑みてなされたものであり、平坦で高反射率な反射面を有する画素電極を備えた、液晶表示素子及びその液晶表示素子の製造方法を提供することを目的とする。

本発明は、
（１）一面側に回路素子が形成された回路素子形成領域を有する半導体基板１００、前記回路素子形成領域上に形成された絶縁層、及び該絶縁層上にマトリクス状に形成された光反射性の画素電極２００を有する第１の基板と、前記画素電極２００と所定の間隙を有して対向配置された光透過性電極（透明電極３０２）を有する第２の基板（透明基板３００）と、前記所定の間隙に封入された液晶層３０６と、を備え、
前記画素電極２００は、前記絶縁層上に順次積層された導電層（バリア層２０２）及び光反射性を有する金属層（反射金属層２０４）からなり、
前記画素電極２００と前記回路素子形成領域とは、前記導電層で内面が覆われると共に絶縁性部材で充填されたコンタクトホール（画素電極ビアホールＣａ）を介して電気的に接続され、
前記絶縁性部材の表面と前記絶縁層上の前記導電層の表面とは、連続する平坦な面とされてなることを特徴とする液晶表示素子６００を提供することにより、上記課題を解決する。
（２）光反射性を有する画素電極２００を備えた液晶表示素子において、
一面側に回路素子が形成された回路素子形成領域を有する半導体基板１００と、
前記回路素子形成領域上に形成された絶縁層と、
前記絶縁層上に形成された配線層と、
前記絶縁層を貫通して前記配線層と前記回路素子形成領域とを電気的に接続する第１のコンタクトホール（コンタクトホールＣ１〜Ｃ５）と、
前記配線層上に形成された他の絶縁層（絶縁層１０６ｃ）と、
前記他の絶縁層を貫通して前記配線層を露出させる穴部と、
前記穴部の内面及び前記他の絶縁層の表面を覆って前記配線層と電気的に接続する導電層（バリア層２０２）と、
前記導電層で内面が覆われた前記穴部は第２のコンタクトホール（画素電極ビアホールＣａ）とされ、該第２のコンタクトホールを埋める絶縁性部材（埋込部材２１０）と、
前記絶縁性部材上及び前記導電層上に形成された光反射性を有する金属層（反射金属層２０４）と、を備え、
前記画素電極２００を、前記導電層及び前記金属層からなる構成とし、前記絶縁性部材の表面と前記他の絶縁層上の前記導電層の表面とを、連続する平坦な面としたことを特徴とする液晶表示素子６００を提供することにより、上記課題を解決する。
（３）液晶表示素子の製造方法において、
半導体基板１００の一面側に、回路素子を有する回路素子領域（回路素子部Ａ１）を形成する回路素子領域形成工程と、
前記回路素子領域形成工程後に、前記回路素子領域上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程後に、前記絶縁層に前記回路素子領域と電気的に接続される第１のコンタクトホール（コンタクトホールＣ１〜Ｃ５）を形成すると共に、前記絶縁層上に前記第１のコンタクトホールと電気的に接続される配線層を形成するコンタクトホール配線層形成工程と、
前記コンタクトホール配線層形成工程後に、前記配線層上に他の絶縁層（絶縁層１０６ｃ）を形成する他の絶縁層形成工程と、
前記他の絶縁層形成工程後に、前記他の絶縁層を貫通して前記配線層を露出させる穴部を形成する穴部形成工程と、
前記穴部形成工程後に、前記穴部の内面及び前記他の絶縁層の表面を覆って前記配線層と電気的に接続する導電層（バリア層２０２）を形成して、該導電層で内面が覆われた前記穴部を第２のコンタクトホール（画素電極ビアホールＣａ）とする導電層形成工程と、
前記導電層形成工程後に、前記導電層を絶縁性部材（埋込部材層２１０ａ）で覆うと共に該絶縁性部材で前記第２のコンタクトホールを埋める絶縁性部材形成工程と、
前記絶縁性部材形成工程後に、前記第２のコンタクトホールを埋める絶縁性部材を残して前記導電層上の絶縁性部材を選択的に除去し、前記導電層を露出させると共に当該導電層の表面と前記残された絶縁性部材の表面とを連続する平坦な面にする絶縁性部材除去工程と、
前記絶縁性部材除去工程後に、前記導電層の表面上及び前記絶縁性部材の表面上に、光反射性を有する金属層（反射金属層２０４）を形成する金属層形成工程と、
前記金属層形成工程後に、前記金属層及び前記導電層を部分的にエッチングして、画素電極２００を形成する画素電極形成工程と、
を有することを特徴とする液晶表示素子の製造方法を提供することにより、上記課題を解決する。

本発明に係る液晶表示素子及び液晶表示素子の製造方法によれば、平坦で高反射率な反射面有する画素電極を備えた液晶表示素子を安定して作製することができる。

以下、本発明に係る液晶表示素子及び液晶表示素子の製造方法の実施の形態について図面に基づいて説明する。図１は本発明に係る液晶表示素子を構成する画素部の実施例を説明するための模式断面図である。図２は本発明に係る液晶表示素子の動作の実施例を説明する図である。図３は本発明に係る液晶表示素子の製造方法において、特にその回路素子部及び回路配線部の製造方法の実施例を説明するための模式断面図である。図４、図５は本発明に係る液晶表示素子の製造方法において、特にその画素電極部の製造方法の実施例を説明するための模式断面図である。尚、従来技術と同様の部材及び部位に関しては同符号にて示す。

図１に示す画素部５００は、後述する反射型の液晶表示素子６００にマトリクス状に配置された複数の画素部５００のうちの一つを拡大したものである。尚、本実施の形態で示す画素部５００は、特に画素電極ビアホールＣａ部分の構成及びその充填方法に特徴を有するものであり、それ以外の後述するスイッチング素子部Ｔｒ、保持容量部Ｃなどの回路素子部Ａ１の構成、各配線電極、コンタクトホール、中継電極１５４等の接続状態などの回路配線部Ａ２の構成、及び透明基板部Ｂ等の構成に関しては、特に図１に限定されるものではない。

図１に示す画素部５００は、主として、液晶表示素子６００の裏面側に位置する素子基板部Ａと、液晶表示素子６００の画像表示側に位置するとともに全ての画素部５００に共通の透明基板部Ｂと、素子基板部Ａと透明基板部Ｂとの間に封入された液晶層３０６とで構成される。

画素部５００の素子基板部Ａは、主として、半導体基板部１００ａと、半導体基板部１００ａ上に形成されたスイッチング素子部Ｔｒ及び保持容量部Ｃを有する回路素子部Ａ１と、回路素子部Ａ１に対し所定の信号もしくは電力を供給する各種配線電極（配線層）等と回路素子部Ａ１からの出力を画素電極２００側に伝達する配線層としての下層電極１５６とを有する回路配線部Ａ２と、画素電極２００を有する画素電極部Ａ３とから構成される。

素子基板部Ａの半導体基板部１００ａは、ウェル１０２が形成された全ての画素部５００に共通の半導体基板１００が、絶縁性を有するフィールド酸化膜１０４ａにより電気的に分離されることで形成される。

回路素子部Ａ１のスイッチング素子部Ｔｒは、例えばＭＯＳＦＥＴ等のスイッチングトランジスタであり、半導体基板部１００ａ上にフィールド酸化膜１０４ｂによって保持容量部Ｃと電気的に絶縁された状態で設けられる。また、スイッチング素子部Ｔｒはドレイン部１１０、ゲート部１１２、ソース部１１４を有しており、ドレイン部１１０は回路配線部Ａ２を構成する絶縁層１０６ａに設けられたコンタクトホールＣ１を介して絶縁層１０６ａ上の配線電極１５０ａに接続される。また、スイッチング素子部Ｔｒのゲート部１１２には、後述する行信号をゲート部１１２に対して出力するポリシリコン配線電極１５２が接続される。尚、コンタクトホールＣ１及び後述するコンタクトホールＣ２〜Ｃ５は、その内部にＡｌ（アルミニウム）等の導電性を有する金属が成膜、充填されており、コンタクトホールＣ１〜Ｃ５を介して上下電極等の電気的接続が可能となる。

保持容量部Ｃは、ウェル１０２上にイオン注入によって形成された拡散容量電極１２０と、拡散容量電極１２０と対向するように設けられた容量電極１２２と、これら拡散容量電極１２０と容量電極１２２との間に介在する絶縁層１０６ａと、を有している。そして、保持容量部Ｃの拡散容量電極１２０は絶縁層１０６ａに設けられたコンタクトホールＣ２を介して絶縁層１０６ａ上の配線電極１５０ｂに接続される。

また、スイッチング素子部Ｔｒのソース部１１４は絶縁層１０６ａに設けられたコンタクトホールＣ３を介して絶縁層１０６ａ上の中継電極１５４に接続される。また、保持容量部Ｃの容量電極１２２はコンタクトホールＣ４を介して同じく中継電極１５４に接続される。これにより、スイッチング素子部Ｔｒのソース部１１４と保持容量部Ｃの容量電極１２２とが中継電極１５４を介して電気的に接続される。

中継電極１５４は絶縁層１０６ｂに設けられたコンタクトホールＣ５を介して絶縁層１０６ｂ上の下層電極１５６に接続される。

以上が、素子基板部Ａの回路素子部Ａ１及び回路配線部Ａ２の概略構成である。尚、絶縁層１０６ｂ上には、下層電極１５６と電気的に絶縁された遮光電極１５８を設けても良い。

ここで、下層電極１５６とは、画素電極２００と回路素子部Ａ１とを電気的に接続するための電極を意味し、中継電極１５４を形成せずに回路素子部Ａ１と下層電極１５６とを電気的に接続する場合は、中継電極１５４に相当する電極が下層電極１５６となる。また、中継電極１５４と下層電極１５６との間に第二の中継電極を設けても良い。更に、回路配線部Ａ２の構成には、必要に応じて、第２の遮光電極や光吸収層などを適宜設けることも可能である。

画素電極部Ａ３を構成する絶縁層１０６ｃは、下層電極１５６が形成された回路配線部Ａ２の絶縁層１０６ｂ上に形成され、一方の開口部が下層電極１５６の電極面上に位置する画素電極ビアホールＣａを有している。そして、絶縁層１０６ｃの表面、即ち画素電極２００が形成される側の面には導電性を有するバリア層２０２が形成されている。また、画素電極ビアホールＣａは、その内面にバリア層２０２が形成されている。

画素電極ビアホールＣａは、絶縁層１０６ｃの表面に形成されたバリア層２０２の上面位置と略同一な位置まで絶縁性を有する埋込部材２１０により充填されている。そして、この絶縁層１０６ｃ表面のバリア層２０２と埋込部材２１０の上面とが、段差の存在しない平坦な反射金属層形成面を構成する。

絶縁層１０６ｃ表面のバリア層２０２と埋込部材２１０の上面とで構成された反射金属層形成面には反射金属層２０４が成膜される。そして、この反射金属層２０４及びバリア層２０２が所定の間隔の電極間スリット２０６によって分割されることで、この反射金属層２０４及びバリア層２０２が画素部５００の画素電極２００となる。尚、画素電極２００と下層電極１５６とは、画素電極ビアホールＣａを介して電気的に接続される。

更に、画素電極２００の反射面には下部配向膜２０８が成膜され、これらが素子基板部Ａの画素電極部Ａ３となる。

そして、素子基板部Ａの画素電極２００側には、所定の間隔を隔てて透明基板部Ｂが配置される。透明基板部Ｂは、主として、全ての画素部５００に共通の透明電極３０２と、透明電極３０２を支持する透明基板３００と、透明電極３０２の画素電極２００側の面に形成され素子基板部Ａの下部配向膜２０８と９０°異なった配向方向を有する上部配向膜３０１と、を備えている。

更に、透明基板部Ｂの上部配向膜３０１と素子基板部Ａの下部配向膜２０８との間には液晶層３０６が封入され、これにより電極間スリット２０６及びフィールド酸化膜１０４ａによって区切られた部位が、液晶表示素子６００の１画素として機能する画素部５００となる。

次に、液晶表示素子６００の動作を図２を用いて簡単に説明する。図２に示す液晶表示素子６００は、主として、複数の画素部５００がマトリクス状に配置されて構成される。そして、個々の画素部５００を構成するスイッチング素子部Ｔｒのドレイン部１１０は、配線電極１５０ａを介して各列毎に水平シフトレジスタ回路部７１のスイッチング回路部７２に接続される。また、スイッチング素子部Ｔｒのゲート部１１２は、ポリシリコン配線電極１５２を介して各行毎に垂直シフトレジスタ回路部７５に接続される。

また、画素部５００の保持容量部Ｃを構成する拡散容量電極１２０には、配線電極１５０ｂを介してウェル基準電圧Ｖｗが供給される。また、図示しないが、スイッチング素子部Ｔｒには画素電極２００に所定の電位を供給するための固定電位が印加されている。尚、スイッチング素子部Ｔｒに印加する固定電位は、ウェル基準電圧Ｖｗとしても良いし、別配線によってウェル基準電圧Ｖｗとは異なったものとしても良い。

垂直シフトレジスタ回路部７５は、各行毎に所定の行信号を一定の間隔で順次走査するように繰り返し出力する。また、水平シフトレジスタ回路部７１には映像信号ラインＶから映像信号が供給され、この映像信号はスイッチング回路部７２を介して列方向に配置した所定の信号線に出力される。そして、垂直シフトレジスタ回路部７５からの行信号と水平シフトレジスタ回路部７１からの映像信号とが同時に供給される画素部５００では、そのスイッチング素子部ＴｒがＯＮ動作しソース部１１４から映像信号に応じた電位が画素電極２００に対して出力される。

ここで、画素部５００のスイッチング素子部ＴｒがＯＦＦの状態では、液晶層３０６の液晶分子は上部配向膜３０１と下部配向膜２０８とにより、９０°ねじれた状態に配向している。このような状態では、透明基板部Ｂを透過した外光及び画素電極２００からの反射光は液晶層３０６を透過することが可能で、その結果画素部５００は表示状態となる。

また、画素部５００のスイッチング素子部ＴｒがＯＮ動作すると、画素電極２００にはソース部１１４を介して水平シフトレジスタ回路部７１から供給される映像信号に応じた電位が生じる。これにより、画素電極２００の電位と透明電極３０２に印加されている電位Ｖｃｏｍと間に電位差が発生し、その電位差に応じて液晶層３０６の配向状態が変化する。これによって液晶層３０６の光学特性（透過率）が変化し、結果としてその領域の光が変調され画素部５００は映像信号に応じた半表示状態もしくは非表示状態となる。そして、これらの動作が画素部５００毎に行われることで、液晶表示素子６００全体として所定の画像を表示する。

尚、画素電極２００に生じた電位は保持容量部Ｃに電荷のかたちで記憶され、スイッチング素子部ＴｒがＯＦＦ状態となっても、次の映像信号が入力するまで画素部５００の表示状態は維持される。

次に、画素部５００の製造方法を説明する。初めに、図３を用いて画素部５００の回路素子部Ａ１及び回路配線部Ａ２の形成方法を簡単に説明する。

先ず、図３（ａ）に示すように、ウェル１０２が形成された半導体基板１００の所定の部位にフィールド酸化膜１０４ａ及びフィールド酸化膜１０４ｂを形成し、これにより画素部５００の半導体基板部１００ａを形成する。次に、半導体基板部１００ａ上の所定の部位に、ドレイン部１１０、ゲート部１１２、ソース部１１４を有するスイッチング素子部Ｔｒと、保持容量部Ｃの拡散容量電極１２０とを形成する。その後、スイッチング素子部Ｔｒのゲート部１１２にポリシリコン配線電極１５２と、拡散容量電極１２０と対向する位置に保持容量部Ｃの容量電極１２２とを形成する。これにより、半導体基板部１００ａ上にスイッチング素子部Ｔｒと保持容量部Ｃとを有する回路素子部Ａ１が形成される。尚、回路素子部Ａ１の形成は、ＣＶＤ法、スパッタリング法、フォトリソグラフィ法、及びエッチング処理などの周知の半導体プロセス技術を用いて順次行う。以上が回路素子領域形成工程に相当する。更に、これら回路素子部Ａ１上にＳｉＯ_２等の絶縁層１０６ａをＣＶＤ法等により成膜する。

次に、図３（ｂ）に示すように、絶縁層１０６ａにコンタクトホールＣ１〜Ｃ４となる穴部群を形成する。コンタクトホールＣ１〜Ｃ４となる穴部群の形成は、先ず、絶縁層１０６ａ表面にフォトリソグラフィ法等を用いてコンタクトホールＣ１〜Ｃ４となる穴部群に相当する部位に開口部を有するレジスト膜を形成する。次に、エッチングによって開口部から露出した領域の絶縁層１０６ａを除去した後、絶縁層１０６ａ表面のレジスト膜を除去することにより行う。

次に、図３（ｃ）に示すように、半導体基板部１００ａに回路素子部Ａ１と回路配線部Ａ２とを形成する。回路素子部Ａ１及び回路配線部Ａ２の形成は、先ず、絶縁層１０６ａの表面及び穴部群に、スパッタリング法などを用いてＡｌなどの導電性を有する金属層を形成する。次に、フォトリソグラフィ法及びエッチング処理等を用いて金属層の所定の部位を除去し、絶縁層１０６ａ上に、配線電極１５０ａ、１５０ｂ、中継電極１５４等を形成する。また、金属層で充填された穴部群はコンタクトホールＣ１〜Ｃ４となる。次に、絶縁層１０６ａ上に絶縁層１０６ｂをＣＶＤ法等により成膜した後、上記の方法と同様にして、コンタクトホールＣ５、下層電極１５６を順次形成することにより行う。このとき、必要であれば遮光電極１５８等の形成も同様にして行う。以上が、絶縁層形成工程及びコンタクトホール配線層形成工程に相当する。

次に、画素部５００の画素電極部Ａ３の形成方法を図４、図５を用いて説明する。尚、図４、図５においては、画素部５００の画素電極部Ａ３の形成部及びその周辺のみを拡大して示す。

画素電極部Ａ３の形成は、先ず、図４（ａ）に示すように、下層電極１５６等が形成された絶縁層１０６ｂ上に画素電極ビアホールＣａとなる穴部を有する絶縁層１０６ｃを形成する。絶縁層１０６ｃの形成は、下層電極１５６等が形成された絶縁層１０６ｂ上に、ＳｉＯ_２等からなる絶縁層１０６ｃをＣＶＤ法等により成膜し（他の絶縁層形成工程）、次に、絶縁層１０６ｃ上に下層電極１５６の電極面に相当する位置に所定の開口部を有するレジスト膜をフォトリソグラフィ法等を用いて形成する。次に、エッチング処理によって開口部から露出した部分の絶縁層１０６ｃを除去し、最後に、レジスト膜を除去することにより行う（穴部形成工程）。

次に、図４（ｂ）に示すように、スパッタリング法を用いて絶縁層１０６ｃの表面及び穴部の内面に、バリア層２０２として層厚約１００ｎｍのＴｉＮ（窒化チタン）層を成膜する。以上が、導電層形成工程に相当する。尚、バリア層２０２は下層電極１５６と反射金属層２０４とを電気的に接続するとともに、下層電極１５６と反射金属層２０４との間のマイグレーションを防止するためのものであり、この機能を有する材料であれば特にＴｉＮに限定する必要はない。また、バリア層２０２で内面が覆われた穴部は画素電極ビアホールＣａとなる。

次に、バリア層２０２上に層厚約４００ｎｍになるようにスピンオングラスを塗布する。このとき、内面がバリア層２０２で覆われた画素電極ビアホールＣａはスピンオングラスで充填される。次に、窒素雰囲気中で４５０℃の熱処理を施すことで、塗布したスピンオングラスはＳｉＯ_２（酸化珪素）層となる。

このＳｉＯ_２層が、図４（ｃ）に示す、画素電極ビアホールＣａを充填するための埋込部材層２１０ａとなる。この埋込部材層２１０ａとして用いられるＳｉＯ_２は、絶縁性を有するとともにタングステンと比較して後述する塩素系のガスを用いたドライエッチングにより容易にエッチングすることが可能であり、画素電極ビアホールＣａを充填するための埋込部材２１０として特に好適である。尚、埋込部材層２１０ａの形成を、４００℃以下の低温プラズマＣＶＤ法によるＳｉＯ_２もしくはＳｉＮ（窒化珪素）の成膜によって行えば、スピンオングラスの塗布等の湿式工程が介在せず、製造工程の簡素化が可能となる。以上が、絶縁性部材形成工程に相当する。

次に、埋込部材層２１０ａにエッチング処理を施して、図４（ｄ）に示すように、画素電極ビアホールＣａを充填している埋込部材層２１０ａの上面位置を絶縁層１０６ｃの表面に形成されたバリア層２０２の上面位置とほぼ同等な位置とする。これにより、画素電極ビアホールＣａの内面に形成された埋込部材層２１０ａが、画素電極ビアホールＣａを充填する埋込部材２１０となる。以上が、絶縁性部材除去工程に相当する。

埋込部材層２１０ａに対するエッチング処理はＣＨＦ_３（３フッ化メタン）及びＣＦ_４（４フッ化炭素）の混合ガスを用いた反応性イオンエッチング法により行う。このとき、エッチング時に生じるプラズマ中のＣＯ（一酸化炭素）の発光スペクトル（波長４８４ｎｍ）をモニタリングし、ＣＯの発光スペクトル強度が急激に低下したところで埋込部材層２１０ａに対するエッチング処理を停止する。

ＣＦ_４ガスを用いてＳｉＯ_２に対する反応性イオンエッチングを行う場合、ＳｉＯ_２がエッチングされているときにはＣＯの発光スペクトルは高い強度を示すが、ＳｉＯ_２が除去されてＳｉＯ_２に対するエッチングが終息するとＣＯの発光スペクトルの強度は急激に低下する。従って、絶縁層１０６ｃの表面に広範囲に形成されたＳｉＯ_２層（埋込部材層２１０ａ）がエッチングされている時にはＣＯの発光スペクトルは高い強度を示すが、エッチング処理が進み絶縁層１０６ｃの表面に形成されていたＳｉＯ_２層が除去されて画素電極ビアホールＣａに充填されているＳｉＯ_２のみとなると、ＣＯの発光スペクトルの強度は急激に低下する。よって、このＣＯの発光スペクトルの強度変化をエッチング処理の終点検出に用い、ＣＯの発光スペクトルの強度の急激な変化が発生する点をエッチング処理の停止点とすれば、絶縁層１０６ｃの表面に形成された埋込部材層２１０ａを完全に除去することができると共に、画素電極ビアホールＣａを充填している埋込部材層２１０ａの上面位置を、絶縁層１０６ｃの表面に形成されたバリア層２０２の上面位置とほぼ同等な位置とすることができる。

これにより、バリア層２０２の表面と埋込部材層２１０ａ（埋込部材２１０）の表面とは連続する平坦な面である反射金属層形成面となる。

尚、上記の例ではＣＦ_４ガスを用いてＳｉＯ_２に対する反応性イオンエッチングを行う場合を記しているが、埋込部材層２１０ａがＳｉＯ_２以外の場合には、その埋込部材層２１０ａの材質と用いるエッチングガスに応じて、埋込部材層２１０ａのエッチング前後で強度変化の大きい最適な発光スペクトルを適宜選択してモニタリングし、エッチング処理の終点検出を行うようにすれば良い。

次に、図５（ａ）に示すように、露出したバリア層２０２の上面及び埋込部材２１０の上面に、反射金属層２０４として層厚約２００ｎｍのＡｌ膜をスパッタリング法を用いて成膜する。このとき、露出したバリア層２０２の上面及び埋込部材２１０の上面で構成される反射金属層形成面は、上記の処理により平坦な面となっているため、その上に形成される反射金属層２０４もリセスＲの存在しない平坦な面となる。尚、反射金属層２０４の材料としては、Ａｌの他にＡｇ（銀）やＡｌ合金などの高い反射率と導電性とを有する金属を用いても良い。以上が金属層形成工程に相当する。

次に、図５（ｂ）に示すように、反射金属層２０４の表面に電極間スリット２０６の形成位置に開口部を有するレジスト層１０を形成する。レジスト層１０の形成は、先ず反射金属層２０４の表面にレジスト膜を塗布し、次に、画素電極形成用マスクをレジスト膜表面の所定の位置に配置して露光を行った後、画素電極形成用マスクを外しレジスト膜に対して現像処理を施すことにより行う。

次に、図５（ｃ）に示すように、Ｃｌガス及びＢＣｌ_３ガスを用いた反応性イオンエッチングにより、レジスト層１０の開口部に位置する領域の反射金属層２０４及びバリア層２０２を除去した後、レジスト層１０及びエッチング時に生成した不要な生成物を除去する。これにより、反射金属層２０４及びバリア層２０２が電極間スリット２０６によって分割された画素電極２００が形成される。以上が、画素電極形成工程に相当する。

そして、図５（ｄ）に示すように、画素電極２００の反射面には、下部配向膜２０８が蒸着法等により成膜される。これにより、画素部５００の素子基板部Ａが形成される。

上記のようにして作製された素子基板部Ａには、これとは別に作製された全素子共通の透明基板部Ｂが、素子基板部Ａの画素電極２００と透明基板部Ｂの透明電極３０２とが対向しかつ所定の間隔を取るように配置される。そして、素子基板部Ａ側の下部配向膜２０８と透明基板部Ｂ側の上部配向膜３０１との間に液晶層３０６が封入されることで、液晶表示素子６００を構成する画素部５００が作製される。

上記の製造方法により作製された画素部５００の画素電極２００における反射面は、画素電極ビアホールＣａが埋込部材２１０で充填されているためリセスＲの存在しない平坦な面となり、この画素電極２００上に形成される下部配向膜２０８の表面も同様に平坦な面となる。このため、下部配向膜２０８には成膜不良や部分的な液晶層の配向方向の乱れは発生せず、よって画素部５００の反射面は極めて高い反射率を有することができる。また、液晶の配向の乱れを防止することができる。

また、画素電極ビアホールＣａを充填するための埋込部材層２１０ａとして塩素系のドライエッチングを用いて容易にエッチング可能な絶縁性の材料を用い、更にエッチング時のプラズマ中の特定の発光スペクトルをモニタリングしてエッチングの終点検出を行うことで、画素電極ビアホールＣａを充填している埋込部材２１０の上面位置を絶縁層１０６ｃの表面に形成されたバリア層２０２の上面位置とほぼ同等な位置とすることができる。この際、絶縁層１０６ｃの表面に形成されたバリア層２０２上に埋込部材層２１０ａの残渣を抑制することができる。

埋込部材層２１０ａがＳｉＯ_２で形成されている場合、仮にバリア層２０２上の電極間スリット２０６形成位置に埋込部材層２１０ａの残渣が残留していたとしても、この埋込部材層２１０ａの残渣は電極間スリット２０６形成時の塩素系ドライエッチングによって容易に除去されるため隣接する画素電極２００同士が導通することはない。

以上のことから、本発明に係る液晶表示素子及び液晶表示素子の製造方法によれば、平坦で高反射率な反射面を有する画素電極２００を備えた反射率の高い液晶表示素子６００を安定して作製することができる。

本発明に係る液晶表示素子を構成する画素部の実施例を説明するための模式断面図である。 本発明に係る液晶表示素子の動作の実施例を説明する図である。 本発明に係る液晶表示素子の製造方法において、特にその回路素子部及び回路配線部の製造方法の実施例を説明するための模式断面図である。 本発明に係る液晶表示素子の製造方法において、特にその画素電極部の製造方法の実施例を説明するための模式断面図である。 本発明に係る液晶表示素子の製造方法において、特にその画素電極部の製造方法の実施例を説明するための模式断面図である。 従来の反射型液晶表示素子を構成する画素部の画素電極部の製造方法を説明するための模式断面図である。 従来の反射型液晶表示素子を構成する画素部の画素電極部の製造方法を説明するための模式断面図である。 従来の反射型液晶表示素子を構成する画素部の画素電極ビアホールの充填方法を説明するための模式断面図である。 従来の反射型液晶表示素子を構成する画素部の画素電極ビアホールの充填方法を説明するための模式断面図である。

符号の説明

１０６ｃ 絶縁層
１５６ 下層電極
２００ 画素電極
２０２ バリア層
２０４ 反射金属層
２１０ 埋込部材
２１０ａ 埋込部材層
５００ 画素部
６００ 液晶表示素子
Ａ１ 回路素子部
Ａ２ 回路配線部
Ｃａ 画素電極ビアホール

Claims (3)

1. 一面側に回路素子が形成された回路素子形成領域を有する半導体基板、前記回路素子形成領域上に形成された絶縁層、及び該絶縁層上にマトリクス状に形成された光反射性の画素電極を有する第１の基板と、前記画素電極と所定の間隙を有して対向配置された光透過性電極を有する第２の基板と、前記所定の間隙に封入された液晶層と、を備え、
   前記画素電極は、前記絶縁層上に順次積層された導電層及び光反射性を有する金属層からなり、
   前記画素電極と前記回路素子形成領域とは、前記導電層で内面が覆われると共に絶縁性部材で充填されたコンタクトホールを介して電気的に接続され、
   前記絶縁性部材の表面と前記絶縁層上の前記導電層の表面とは、連続する平坦な面とされてなることを特徴とする液晶表示素子。
2. 光反射性を有する画素電極を備えた液晶表示素子において、
   一面側に回路素子が形成された回路素子形成領域を有する半導体基板と、
   前記回路素子形成領域上に形成された絶縁層と、
   前記絶縁層上に形成された配線層と、
   前記絶縁層を貫通して前記配線層と前記回路素子形成領域とを電気的に接続する第１のコンタクトホールと、
   前記配線層上に形成された他の絶縁層と、
   前記他の絶縁層を貫通して前記配線層を露出させる穴部と、
   前記穴部の内面及び前記他の絶縁層の表面を覆って前記配線層と電気的に接続する導電層と、
   前記導電層で内面が覆われた前記穴部は第２のコンタクトホールとされ、該第２のコンタクトホールを埋める絶縁性部材と、
   前記絶縁性部材上及び前記導電層上に形成された光反射性を有する金属層と、を備え、
   前記画素電極を、前記導電層及び前記金属層からなる構成とし、前記絶縁性部材の表面と前記他の絶縁層上の前記導電層の表面とを、連続する平坦な面としたことを特徴とする液晶表示素子。
3. 液晶表示素子の製造方法において、
   半導体基板の一面側に、回路素子を有する回路素子領域を形成する回路素子領域形成工程と、
   前記回路素子領域形成工程後に、前記回路素子領域上に絶縁層を形成する絶縁層形成工程と、
   前記絶縁層形成工程後に、前記絶縁層に前記回路素子領域と電気的に接続される第１のコンタクトホールを形成すると共に、前記絶縁層上に前記第１のコンタクトホールと電気的に接続される配線層を形成するコンタクトホール配線層形成工程と、
   前記コンタクトホール配線層形成工程後に、前記配線層上に他の絶縁層を形成する他の絶縁層形成工程と、
   前記他の絶縁層形成工程後に、前記他の絶縁層を貫通して前記配線層を露出させる穴部を形成する穴部形成工程と、
   前記穴部形成工程後に、前記穴部の内面及び前記他の絶縁層の表面を覆って前記配線層と電気的に接続する導電層を形成して、該導電層で内面が覆われた前記穴部を第２のコンタクトホールとする導電層形成工程と、
   前記導電層形成工程後に、前記導電層を絶縁性部材で覆うと共に該絶縁性部材で前記第２のコンタクトホールを埋める絶縁性部材形成工程と、
   前記絶縁性部材形成工程後に、前記第２のコンタクトホールを埋める絶縁性部材を残して前記導電層上の絶縁性部材を選択的に除去し、前記導電層を露出させると共に当該導電層の表面と前記残された絶縁性部材の表面とを連続する平坦な面にする絶縁性部材除去工程と、
   前記絶縁性部材除去工程後に、前記導電層の表面上及び前記絶縁性部材の表面上に、光反射性を有する金属層を形成する金属層形成工程と、
   前記金属層形成工程後に、前記金属層及び前記導電層を部分的にエッチングして、画素電極を形成する画素電極形成工程と、
   を有することを特徴とする液晶表示素子の製造方法。

Images