JP2009033149A - キャパシタレスｄｒａｍ及びその製造及び動作方法 - Google Patents

キャパシタレスｄｒａｍ及びその製造及び動作方法 Download PDF

Info

Publication number
JP2009033149A
JP2009033149A JP2008172350A JP2008172350A JP2009033149A JP 2009033149 A JP2009033149 A JP 2009033149A JP 2008172350 A JP2008172350 A JP 2008172350A JP 2008172350 A JP2008172350 A JP 2008172350A JP 2009033149 A JP2009033149 A JP 2009033149A
Authority
JP
Japan
Prior art keywords
layer
charge storage
storage layer
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008172350A
Other languages
English (en)
Inventor
Young-Gu Jin
暎究 陳
Ki-Ha Hong
起夏 洪
Yoon-Dong Park
允童 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009033149A publication Critical patent/JP2009033149A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】キャパシタレスＤＲＡＭ及びその製造方法及び動作方法を提供する。
【解決手段】ソース、ドレイン及びチャンネル層を備える基板；チャンネル層上に備えられた電荷保存層；チャンネル層及び電荷保存層と接するゲートを備えることを特徴とするキャパシタレスＤＲＡＭ。前記チャンネル層は前記ソース及び前記ドレインより突出しており、前記電荷保存層は前記ソース及び前記ドレインと離隔している。前記ゲートは、前記チャンネル層の対向する両側面の上端、前記電荷保存層の対向する両側面及び上面上に備えられている。
【選択図】図２

Description

本発明は、半導体素子及びその製造及び動作方法に係り、より詳細にはキャパシタレスＤＲＡＭ及びその製造及び動作方法に関する。
一般的なＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（以下、既存のＤＲＡＭ）のメモリセルは、１つのトランジスタ及び１つのキャパシタを備える１Ｔ／１Ｃ構造である。トランジスタ及びキャパシタをいずれも備える既存のＤＲＡＭのセル面積を縮めるのは非常に困難である。
このようなスケールダウン問題を考慮して、キャパシタなしにトランジスタだけでもデータを保存できるＤＲＡＭ、いわゆる、キャパシタレス１Ｔ ＤＲＡＭが提案された。提案されたキャパシタレス１Ｔ ＤＲＡＭ（以下、従来のキャパシタレスＤＲＡＭ）は電気的にフローティングされたチャンネルを持つ。
図１Ａ及び図１Ｂは、従来のキャパシタレスＤＲＡＭ及びその動作方法を示す。
図１Ａ及び図１Ｂを参照すれば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板１００上にゲート１１０が形成されている。基板１００は、第１シリコン層１０、酸化物層２０及び第２シリコン層３０が順次に積層された構造であり、ゲート１１０は、ゲート絶縁層４０とゲート導電層５０とが順次に積層された構造である。ゲート１１０の両側の第２シリコン層３０内にソース３０ａ及びドレイン３０ｂが形成されている。ソース３０ａとドレイン３０ｂとの間に、第１シリコン層１０と電気的に隔離したフローティングチャンネルボディ３０ｃが存在する。
図１Ａに示したように、ゲート導電層５０、ソース３０ａ及びドレイン３０ｂそれぞれに０．６Ｖ、０Ｖ及び２．３Ｖの電圧を印加すれば、ソース３０ａからフローティングチャンネルボディ３０ｃを通じてドレイン３０ｂに電子（ＥＬＥＣＴＲＯＮ）が移動する。この過程でフローティングチャンネルボディ３０ｃ内で、電子衝突による電子−正孔対が発生する。この時に発生した正孔は、フローティングチャンネルボディ３０ｃの外部に抜け出せずにその内部に蓄積される。かかる正孔を過剰正孔５という。このように、フローティングチャンネルボディ３０ｃに過剰正孔５が蓄積された状態を第１状態という。
図１Ｂに示したように、ゲート導電層５０、ソース３０ａ及びドレイン３０ｂそれぞれに０．６Ｖ、０Ｖ及び−２．３Ｖの電圧を印加すれば、フローティングチャンネルボディ３０ｃとドレイン３０ｂとの間に順方向バイアスが印加される。このようにすれば、過剰正孔５がフローティングチャンネルボディ３０ｃから除去され、フローティングチャンネルボディ３０ｃ内に電子７が過多になる。このように、フローティングチャンネルボディ３０ｃに電子７が過多に存在する状態を第２状態という。
フローティングチャンネルボディ３０ｃは、前記第１及び第２状態で相異なる電気抵抗を表すために、前記第１及び第２状態はそれぞれデータ‘１’及び‘０’に対応できる。
しかし、従来のキャパシタレスＤＲＡＭでは、フローティングチャンネルボディ３０ｃのデータ保有特性がよくない。具体的に説明すれば、従来のキャパシタレスＤＲＡＭで、フローティングチャンネルボディ３０ｃの広い領域がソース３０ａ及びドレイン３０ｂと接しているため、それらの接合領域で多量の電荷が漏れる。したがって、フローティングチャンネルボディ３０ｃでのデータ保存時間が短くなりうる。
さらに、スケールダウンのためにフローティングチャンネルボディ３０ｃの長さを短縮させれば、しきい電圧の確保のために、フローティングチャンネルボディ３０ｃ内のドーピング濃度を上昇させねばならない。ところが、このようにすれば、フローティングチャンネルボディ３０ｃとソース／ドレイン３０ａ、３０ｂとの接合漏れ電流が増加してデータ保有特性がさらに低下する。
また従来のキャパシタレスＤＲＡＭは平面形であるため、フローティングチャンネルボディ３０ｃの長さが臨界値以下に短縮されれば、ソース３０ａとドレイン３０ｂとの間に所望しない干渉効果、いわゆる、短チャンネル効果が発生して素子の動作特性が劣化する恐れがある。したがって、従来のキャパシタレスＤＲＡＭのスケールダウンは容易ではない。
本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するためのものであり、データ保有特性を改善でき、短チャンネル効果を抑制できるキャパシタレスＤＲＡＭを提供するところにある。
本発明が解決しようとする他の技術的課題は、前記キャパシタレスＤＲＡＭの製造方法を提供するところにある。
本発明が解決しようとするさらに他の技術的課題は、前記キャパシタレスＤＲＡＭの動作方法を提供するところにある。
前記技術的課題を達成するために、本発明はソース、ドレイン及びチャンネル層を備える基板と、前記チャンネル層上に備えられた電荷保存層と、前記チャンネル層及び前記電荷保存層と接するゲートと、を備えることを特徴とするキャパシタレスＤＲＡＭを提供する。
前記チャンネル層は、前記ソース及び前記ドレインより突出しており、前記電荷保存層は前記ソース及び前記ドレインと離隔する。
前記ゲートは、前記チャンネル層の対向する両側面の上端、前記電荷保存層の対向する両側面及び上面上に備えられうる。このとき、前記チャンネル層の前記両側面の下段上に絶縁層が備えられうる。
前記ゲートは、前記チャンネル層の対向する両側面と、前記電荷保存層の対向する両側面及び上面上に備えられうる。
前記電荷保存層の価電子帯は、前記ソースと前記ドレインとの間に存在するチャンネル層の価電子帯より高い。
前記チャンネル層は、真性半導体層またはｐ型半導体層でありうる。
前記電荷保存層は、ｐ型半導体層または化合物半導体層でありうる。
前記化合物半導体層はＳｉＧｅ層でありうる。
前記基板は、絶縁層と、前記絶縁層上に形成された、前記ソース、前記ドレイン及び前記チャンネル層を備える半導体層と、を備える。
前記基板は、ＳＯＩ基板でありうる。
前記他の技術的課題を達成するために、本発明は、上端部に電荷保存層を持つ半導体パターン層が上面上に備えられたベース基板を設けるステップと、前記ベース基板上に前記半導体パターン層を覆うゲート物質層を形成するステップと、前記ゲート物質層をパターニングして前記半導体パターン層の両側部を露出させるステップと、前記半導体パターン層の前記両側部の一部の厚さを除去するステップと、前記半導体パターン層の前記両側部の一部の厚さが除去された部分にそれぞれソース及びドレインを形成するステップと、を含むことを特徴とするキャパシタレスＤＲＡＭの製造方法を提供する。
前記ソースと前記ドレインとの間に存在するチャンネル層は前記ソース及び前記ドレインより突出しており、前記電荷保存層は前記ソース及び前記ドレインと離隔している。
前記電荷保存層の価電子帯は、前記ソースと前記ドレインとの間に存在するチャンネル層の価電子帯より高い。
前記チャンネル層は、真性半導体層またはｐ型半導体層でありうる。
前記電荷保存層は、ｐ型半導体層または化合物半導体層でありうる。
前記化合物半導体層はＳｉＧｅ層でありうる。
本発明の第１実施形態によれば、絶縁層及び前記絶縁層上の半導体層を備える基板を設けるステップと、前記半導体層の上端部を前記電荷保存層に変化させるステップと、前記電荷保存層及び前記半導体層をパターニングするステップと、を含む。
前記電荷保存層は、前記半導体層の前記上端部にｐ型不純物をイオン注入して形成できる。
前記半導体層はシリコン層であり、前記電荷保存層は前記半導体層の前記上端部にＧｅイオンを注入した後、前記Ｇｅイオンが注入された前記半導体層をアニーリングすることで形成できる。
前記基板は、ＳＯＩ基板でありうる。
前記電荷保存層及び前記半導体層をパターニングするステップは、前記電荷保存層上にマスク層を形成するステップと、前記マスク層の両側の前記電荷保存層及びその下の前記半導体層の一部をエッチングするステップと、前記マスク層を除去するステップと、を含むことができる。
前記半導体層の一部をエッチングするステップと前記マスク層を除去するステップとの間に、前記マスク層の両側に残留した前記半導体層を酸化させるステップをさらに含むことができる。
前記電荷保存層及び前記半導体層をパターニングするステップは、前記電荷保存層上にマスク層を形成するステップと、前記絶縁層が露出されるまで前記マスク層の両側の前記電荷保存層及びその下の前記半導体層をエッチングするステップと、前記マスク層を除去するステップと、を含むことができる。
本発明の第２実施形態によれば、前記半導体パターン層を備えた前記ベース基板を設けるステップは、絶縁層及び前記絶縁層上のシリコン層を備える基板を設けるステップと、前記シリコン層上にＳｉＧｅからなる前記電荷保存層を形成するステップと、前記電荷保存層及び前記シリコン層をパターニングするステップと、を含む。
前記基板は、ＳＯＩ基板でありうる。
前記電荷保存層及び前記シリコン層をパターニングするステップは、前記電荷保存層上にマスク層を形成するステップと、前記マスク層の両側の前記電荷保存層及びその下の前記シリコン層の一部をエッチングするステップと、前記マスク層を除去するステップと、を含むことができる。
前記シリコン層の一部をエッチングするステップと前記マスク層を除去するステップとの間に、前記マスク層の両側に残留した前記シリコン層を酸化させるステップをさらに含むことができる。
前記電荷保存層及び前記シリコン層をパターニングするステップは、前記電荷保存層上にマスク層を形成するステップと、前記絶縁層が露出されるまで前記マスク層の両側の前記電荷保存層及びその下の前記シリコン層をエッチングするステップと、前記マスク層を除去するステップと、を含むことができる。
前記さらに他の技術的課題を達成するために、本発明は、前述した本発明のキャパシタレスＤＲＡＭ、すなわち、ソースとドレイン及びチャンネル層とを備える基板、前記チャンネル層上に備えられた電荷保存層、前記チャンネル層及び前記電荷保存層と接するゲートを備えるキャパシタレスＤＲＡＭを設けるステップと、前記ソース、前記ドレイン及び前記ゲートそれぞれに電圧を印加するステップと、を含むキャパシタレスＤＲＡＭの動作方法を提供する。
前記電圧は、データ書き込み電圧、データ読み出し電圧及びデータ消去電圧のうちの１つでありうる。
本発明のキャパシタレスＤＲＡＭは、ソース及びドレインと離隔した電荷保存層を持つところ、優秀なデータ保有特性を表すことができる。特に、本発明を利用すれば、電荷保存層の高さを高める方法でキャパシタレスＤＲＡＭのデータ保有時間を容易に長くすることができる。
また、本発明のキャパシタレスＤＲＡＭは、ソース及びドレインより突出したチャンネル層を持つところ、すなわち、フィントランジスタ構造を持つところ、短チャンネル効果によって動作特性が劣化することを抑制できる。したがって、本発明のキャパシタレスＤＲＡＭは高集積化に有利である。
さらに、本発明のキャパシタレスＤＲＡＭは、単一ゲート構造を持つため、既存のダブルゲート構造を持つＤＲＡＭより容易に製造できる。
以下、本発明の望ましい実施形態によるキャパシタレスＤＲＡＭ及びその製造及び動作方法を、添付した図面を参照して詳細に説明する。この過程で図面に示した層や領域の厚さは、明細書の明確性のために多少誇張して図示したものである。詳細な説明全体にわたって同じ参照番号は、同じ構成要素を表す。
図２は、本発明の一実施形態によるキャパシタレスＤＲＡＭの斜視図であり、図３は、図２のＩ−Ｉ’線の断面図であり、図４は、図２のＩＩ−ＩＩ’線の平面図である。
図２ないし図４を参照すれば、基板２００に互いに離隔したソースＳ１及びドレインＤ１が備えられている。ソースＳ１及びドレインＤ１は、ｎ＋半導体層、例えば、ｎ＋シリコン層でありうる。ソースＳ１とドレインＤ１との間にチャンネル層Ｃ１が存在する。チャンネル層Ｃ１は、ソースＳ１及びドレインＤ１よりＺ軸方向に多少突出しているのが望ましい。チャンネル層Ｃ１とソースＳ１との高さ差は２０ｎｍ程度でありうる。チャンネル層Ｃ１がソースＳ１及びドレインＤ１より突出することによって、電荷の移動経路であるチャンネルの有効長は長くなりうる。したがって、本発明を利用すれば、短チャンネル効果を抑制できる。
チャンネル層Ｃ１上に電荷保存層Ｈ１が備えられる。チャンネル層Ｃ１がソースＳ１及びドレインＤ１より突出することによって、電荷保存層Ｈ１は、ソースＳ１及びドレインＤ１から離隔できる。電荷保存層Ｈ１は、チャンネル層Ｃ１の価電子帯より高い価電子帯を持つ物質でありうる。例えば、チャンネル層Ｃ１は、真性半導体層またはｐ−半導体層であり、電荷保存層Ｈ１は、チャンネル層Ｃ１よりドーピング濃度の高いｐ型半導体層（例えば、ｐ＋半導体層）であるか、ＳｉＧｅ層のような化合物半導体層でありうる。このように電荷保存層Ｈ１の価電子帯チャンネル層Ｃ１の価電子帯より高いため、電荷保存層Ｈ１内にホールが容易に蓄積されうる。電荷保存層Ｈ１の高さを高めて電荷保存層Ｈ１の体積を増加させれば、電荷保存層Ｈ１の保存容量は増大し、電荷保存層Ｈ１でのデータ保有時間は長くなる。ＳｉＧｅ層の価電子帯はｐ＋半導体層の価電子帯より高いために、ＳｉＧｅ層を電荷保存層Ｈ１として使用すれば、データ保有時間を長くするのにさらに有利である。また、電荷保存層Ｈ１は、ソースＳ１及びドレインＤ１と離隔しているために、接合漏れ電流に起因したデータ保有特性の劣化が防止される。したがって、本発明を利用すれば、キャパシタレスＤＲＡＭのデータ保有特性を改善できる。
チャンネル層Ｃ１及び電荷保存層Ｈ１と接するゲート２１０が存在する。ゲート２１０は、順次に積層されたゲート絶縁層４５及びゲート導電層５５を備える。ゲート２１０は、チャンネル層Ｃ１の対向する両側面の上端、電荷保存層Ｈ１の対向する両側面及び上面上に備えられうる。ここで、チャンネル層Ｃ１及び電荷保存層Ｈ１それぞれの前記両側面は、ＹＺ平面と平行した面である。ゲート２１０下のチャンネル層Ｃ１の下段部上には絶縁層２５’が備えられうる。絶縁層２５’は、ソースＳ１及びドレインＤ１側に延びうる。ゲート２１０がチャンネル層Ｃ１及び電荷保存層Ｈ１それぞれの少なくとも一部と接するという条件を満たす限り、ゲート２１０の形態は多様に変更される。例えば、図５に示したように、ゲート２１０はチャンネル層Ｃ１の下段部まで延びうる。この場合、絶縁層２５’は備えられなくてもよい。図２と図５との差はゲート２１０の形態及び絶縁層２５’の有無にある。
図２及び図５に詳細に図示していないが、基板２００は、絶縁層及び前記絶縁層上に形成された半導体層を備えることができる。前記半導体層内にソースＳ１、ドレインＤ１及びチャンネル層Ｃ１が備えられうる。前記半導体層はシリコン層であり、基板２００はＳＯＩ基板でありうる。
かかる構造を持つ本発明の実施形態によるキャパシタレスＤＲＡＭを利用したデータの記録または消去は、電荷保存層Ｈ１に過剰正孔を蓄積するか、電荷保存層Ｈ１に蓄積された過剰正孔を除去することによって行われる。電荷保存層Ｈ１に前記過剰正孔を蓄積する過程は、第１及び第２メカニズムに分けることができる。前記第１メカニズムは、電子の衝突による電子−正孔対の生成であり、前記第２メカニズムは、電子のトンネリングによる正孔の生成である。電荷保存層Ｈ１に前記過剰正孔が蓄積された状態は、データ‘１’が記録された状態と見なすことができる。
電荷保存層Ｈ１から前記過剰正孔が除去された状態、あるいは、電荷保存層Ｈ１に電子が過多に存在する時、データ‘０’が記録されたと見なすことができる。電荷保存層Ｈ１に記録されたデータによってチャンネル層Ｃ１の電気抵抗は変わる。したがって、チャンネル層Ｃ１の電気抵抗を測定することによって電荷保存層Ｈ１に記録されたデータを読み出すことができる。
図６は、本発明によるキャパシタレスＤＲＡＭの電流−電圧（Ｉ−Ｖ）特性を示すグラフである。
図６の結果は、図２のキャパシタレスＤＲＡＭに対するシミュレーションを通じて得られたものである。前記シミュレーションでチャンネル層Ｃ１のＸ軸方向による厚さ及び高さは、それぞれ６３ｎｍ及び４０ｎｍとし、電荷保存層Ｈ１のＺ軸方向による厚さは６０ｎｍとした。図６で横軸は、ゲート２１０に印加される電圧（以下、ゲート電圧）Ｖｇであり、縦軸は、ドレイン電流Ｉｄである。
図６で第１曲線Ｇ１は、電荷保存層Ｈ１に過剰正孔が蓄積された状態、すなわちデータ‘１’が記録された時（以下、‘１’状態）の電流−電圧特性を示し、第２曲線Ｇ２は、電荷保存層Ｈ１から過剰正孔が除去された状態、すなわち、データ‘０’が記録された時（以下、‘０’状態）の結果を示す。
電荷保存層Ｈ１を前記‘１’状態にするために、ゲート電圧Ｖｇ、ドレインＤ１に印加される電圧（以下、ドレイン電圧）Ｖｄ及びソースＳ１に印加される電圧（以下、ソース電圧）Ｖｓにそれぞれ−２．５Ｖ、１．０Ｖ及び０Ｖを印加できる。かかる書き込み動作時に利用されるメカニズムは、前述した第２メカニズムに従う。前述した第１メカニズムを利用して電荷保存層Ｈ１を前記‘１’状態にするためには、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄ及びソース電圧Ｖｓにそれぞれ１．０Ｖ、３．０Ｖ及び０Ｖを印加できる。そして、電荷保存層Ｈ１を前記‘０’状態にするために、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄ及びソース電圧Ｖｓにそれぞれ１．０Ｖ、−１．０Ｖ及び０Ｖを印加できる。電荷保存層Ｈ１を前記‘０’状態にする原理は、電荷保存層Ｈ１の価電子帯を強制的に低めて、電荷保存層Ｈ１に蓄積されたホールを除去することである。本発明のキャパシタレスＤＲＡＭは、既存キャパシタレスＤＲＡＭに比べて中性状態でも高濃度の正孔を保存しているため、電荷保存層Ｈ１を前記‘０’状態にする時、過剰正孔だけではなく、本来保存された既存の正孔も枯渇させて、前記‘０’状態をさらに強化できる。
本発明者は図６に示したように、ゲート電圧Ｖｇを０Ｖから１．０Ｖまで高めつつドレイン電流Ｉｄの変化を測定した。
図６を参照すれば、ゲート電圧Ｖｇが０．２５Ｖ以上に高くなるにつれて、前記‘１’状態のドレイン電流Ｉｄと前記‘０’状態のドレイン電流Ｉｄとの差が順次に大きくなるということが分かる。また、ゲート電圧Ｖｇが０．８Ｖ程度である時、前記‘１’状態のドレイン電流Ｉｄと前記‘０’状態のドレイン電流Ｉｄとの差が６．５μＡ程度であり、読み出し動作のための高いセンシングマージンが確保されるということが分かる。前記読み出し動作時に、ドレイン電圧Ｖｄは０．２Ｖ程度とすることができる。
図７は、本発明による他のキャパシタレスＤＲＡＭの電流−電圧（Ｉ−Ｖ）特性を示す。図６と図７との差は、チャンネル層Ｃ１の厚さから起因する。図７の結果を得るために行ったシミュレーションで、チャンネル層Ｃ１のＸ軸方向による厚さは２０ｎｍであった。チャンネル層Ｃ１の厚さを除外した残りの条件は、図６を得るために行ったシミュレーション条件と同一である。図７で第１曲線Ｇ１’は、電荷保存層Ｈ１に過剰正孔が蓄積された‘１’状態の電流−電圧特性を示し、第２曲線Ｇ２’は、電荷保存層Ｈ１から過剰正孔が除去された‘０’状態の結果を示す。
図７を参照すれば、チャンネル層Ｃ１の厚さが２０ｎｍ程度と非常に薄いとしても、ゲート電圧Ｖｇが０．６Ｖ程度である時、前記‘１’状態のドレイン電流Ｉｄと前記‘０’状態のドレイン電流Ｉｄとの差が２．５μｍ程度であって、読み出し動作のためのセンシングマージンが確保されることが分かる。これを通じて、本発明の実施形態によるキャパシタレスＤＲＡＭは、小型化されても優秀な読み出し／書き込み性能を維持するということが分かる。
表１は、電荷保存層Ｈ１を前記‘１’状態及び‘０’状態にするためのゲート電圧Ｖｇ、ドレイン電圧Ｖｄ及びソース電圧Ｖｓを整理したものである。表１で‘読み出し’は、電荷保存層Ｈ１の状態を読み出すための電圧を表す。データの消去は、データの書き込み原理と同じ原理で行われうる。例えば、電荷保存層Ｈ１の状態を‘１’状態から‘０’状態にすることによって、電荷保存層Ｈ１に記録されたデータ‘１’を消去できる。
Figure 2009033149
図８Ａないし図８Ｈは、本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す。
図８Ａを参照すれば、第１シリコン層１５、酸化物層２５及び第２シリコン層３５が順次に積層されたＳＯＩ基板２００’を設ける。この時、第２シリコン層３５は、真性シリコン層またはｐ−シリコン層でありうる。
図８Ｂを参照すれば、第２シリコン層３５の上層部を電荷保存層Ｈ１に変化させる。電荷保存層Ｈ１を形成する方法は多様である。例えば、第２シリコン層３５の前記上層部にｐ型不純物を高濃度でドーピングして、ｐ＋シリコンからなる電荷保存層Ｈ１を形成できる。または、第２シリコン層３５の前記上層部にＧｅイオンを注入した後、前記上層部をアニーリングしてＧｅを隔離（ｓｅｇｒｅｇａｔｉｏｎ）させることによって、ＳｉＧｅからなる電荷保存層Ｈ１を形成できる。ここで、図示していないが、第２シリコン層３５の前記上層部を電荷保存層Ｈ１に変化させる代わりに、第２シリコン層３５上に電荷保存層を形成することもできる。すなわち、第２シリコン層３５上にエピタキシャル成長法でＳｉＧｅ層を形成して、それを電荷保存層として使用できる。
次いで、電荷保存層Ｈ１上に第１マスク層Ｍ１を形成する。第１マスク層Ｍ１により電荷保存層Ｈ１のＸ軸方向による両側部が露出される。第１マスク層Ｍ１の両側の電荷保存層Ｈ１及びその下の第２シリコン層３５の一部をエッチングする。その結果が図８Ｃに図示されている。
第１マスク層Ｍ１をイオン注入マスクとして使用して、第１マスク層Ｍ１の両側の第２シリコン層３５内にＯ２イオンを注入した後、Ｏ２イオンが注入された第２シリコン層３５をアニーリングして酸化させる。その結果、図８Ｄに示したように、第１マスク層Ｍ１の両側の酸化物層２５上に他の酸化物層（以下、第２酸化物層）２５’が形成される。その後、第１マスク層Ｍ１を除去する。
図８Ｅを参照すれば、電荷保存層Ｈ１及び第２シリコン層３５の露出された表面上にゲート絶縁層４５を形成する。ゲート絶縁層４５は、熱酸化法によるシリコン酸化物で形成するか、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によるシリコン酸化物で形成できる。次いで、ゲート絶縁層４５及び第２酸化物層２５’上にゲート導電層５５を形成する。ゲート絶縁層４５及びゲート導電層５５は２層構造のゲート物質層を構成する。次いで、ゲート導電層５５上に第２マスク層Ｍ２を形成する。第２マスク層Ｍ２は、Ｘ軸と平行したライン形態として第２シリコン層３５の中央部を横切ることができる。すなわち、第２マスク層Ｍ２により、ゲート導電層５５のＹ軸方向による両側部が露出されうる。
次いで、第２マスク層Ｍ２の両側のゲート導電層５５とゲート絶縁層４５とを順次にエッチングする。その結果が図８Ｆに図示されている。図８Ｆを参照すれば、前記エッチングの結果、ゲート絶縁層４５とゲート導電層５５とを備えるゲート２１０が形成され、電荷保存層Ｈ１の両側部が露出される。
次いで、第２マスク層Ｍ２を除去し、ゲート２１０をエッチングマスクとして利用して、電荷保存層Ｈ１及びその下の第２シリコン層３５の一部の厚さをエッチングする。この時、エッチングガスとしてＨＣｌガス及びＨＦガスなどを使用できる。前記エッチングの結果、図８Ｇのような結果物を得ることができる。
図８Ｈを参照すれば、第２シリコン層３５の前記両側部のエッチングされた部分にｎ型不純物を高濃度にドーピングして、ソースＳ１及びドレインＤ１を形成する。ソースＳ１とドレインＤ１との間の第２シリコン層３５はチャンネル層Ｃ１になる。チャンネル層Ｃ１は、ソースＳ１及びドレインＤ１よりＺ軸方向に多少突出できる。
図示していないが、ソースＳ１及びドレインＤ１を形成する前に、ゲート２１０、電荷保存層Ｈ１及び露出されたチャンネル層Ｃ１のＹ軸方向による両側壁に絶縁スペーサを形成できる。
本発明によるキャパシタレスＤＲＡＭの製造方法は多様に変更される。例えば、図８Ｂステップで、第１マスク層Ｍ１の両側の電荷保存層Ｈ１及びその下の第２シリコン層３５の全部をエッチングできる。この場合、図５の構造が得られる。
前記の説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、図２の構造でゲート２１０の形態は変わることができ、ソースＳ１とドレインＤ１との役割は互いに変わることができ、図２及び図８Ａの基板２００、２００’の構造は変わることができるということが理解できるであろう。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
本発明は、メモリ関連の技術分野に好適に用いられる。
従来のキャパシタレスＤＲＡＭの構造及び動作方法を示す断面図である。 従来のキャパシタレスＤＲＡＭの構造及び動作方法を示す断面図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの斜視図である。 図２のＩ−Ｉ’線の断面図である。 図２のＩＩ−ＩＩ’線の断面図である。 本発明の他の実施形態によるキャパシタレスＤＲＡＭの斜視図である。 本発明の実施形態によるキャパシタレスＤＲＡＭの電流−電圧特性を示すグラフである。 本発明の実施形態によるキャパシタレスＤＲＡＭの電流−電圧特性を示すグラフである。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。 本発明の一実施形態によるキャパシタレスＤＲＡＭの製造方法を示す斜視図である。
符号の説明
２５’ 絶縁層
４５ ゲート絶縁層
５５ ゲート導電層
２００ 基板
２１０ ゲート
Ｃ１ チャンネル層
Ｄ１ ドレイン
Ｈ１ 電荷保存層
Ｓ１ ソース

Claims (24)

  1. ソース、ドレイン及びチャンネル層を備える基板と、
    前記チャンネル層上に備えられた電荷保存層と、
    前記チャンネル層及び前記電荷保存層と接するゲートと、を備えることを特徴とするキャパシタレスＤＲＡＭ。
  2. 前記チャンネル層は前記ソース及び前記ドレインより突出しており、前記電荷保存層は前記ソース及び前記ドレインと離隔したことを特徴とする請求項１に記載のキャパシタレスＤＲＡＭ。
  3. 前記ゲートは、前記チャンネル層の対向する両側面の上端、前記電荷保存層の対向する両側面及び上面上に備えられたことを特徴とする請求項１に記載のキャパシタレスＤＲＡＭ。
  4. 前記チャンネル層の前記両側面の下段上に絶縁層が備えられたことを特徴とする請求項３に記載のキャパシタレスＤＲＡＭ。
  5. 前記ゲートは、前記チャンネル層の対向する両側面と、前記電荷保存層の対向する両側面及び上面上に備えられたことを特徴とする請求項１に記載のキャパシタレスＤＲＡＭ。
  6. 前記電荷保存層の価電子帯は前記チャンネル層の価電子帯より高いことを特徴とする請求項１に記載のキャパシタレスＤＲＡＭ。
  7. 前記基板は、
    絶縁層と、
    前記絶縁層上に形成された、前記ソース、前記ドレイン及び前記チャンネル層を備える半導体層と、を備えることを特徴とする請求項１に記載のキャパシタレスＤＲＡＭ。
  8. 請求項１ないし請求項７のうちの何れか１項に記載のキャパシタレスＤＲＡＭを設けるステップと、
    前記ソース、前記ドレイン及び前記ゲートそれぞれに電圧を印加するステップと、を含むことを特徴とするキャパシタレスＤＲＡＭの動作方法。
  9. 前記電圧は、データ書き込み電圧、データ読み出し電圧及びデータ消去電圧のうちの１つであることを特徴とする請求項８に記載のキャパシタレスＤＲＡＭの動作方法。
  10. 前記チャンネル層は前記ソース及び前記ドレインより突出しており、前記電荷保存層は前記ソース及び前記ドレインと離隔したことを特徴とする請求項８に記載のキャパシタレスＤＲＡＭの動作方法。
  11. 前記電荷保存層の価電子帯は、前記チャンネル層の価電子帯より高いことを特徴とする請求項８に記載のキャパシタレスＤＲＡＭの動作方法。
  12. 上端部に電荷保存層を持つ半導体パターン層が上面上に備えられたベース基板を設けるステップと、
    前記ベース基板上に前記半導体パターン層を覆うゲート物質層を形成するステップと、
    前記ゲート物質層をパターニングして前記半導体パターン層の両側部を露出させるステップと、
    前記半導体パターン層の前記両側部の一部の厚さを除去するステップと、
    前記半導体パターン層の前記両側部の一部の厚さが除去された部分にそれぞれソース及びドレインを形成するステップと、を含むことを特徴とするキャパシタレスＤＲＡＭの製造方法。
  13. 前記ソースと前記ドレインとの間に存在するチャンネル層は前記ソース及び前記ドレインより突出しており、前記電荷保存層は前記ソース及び前記ドレインと離隔したことを特徴とする請求項１２に記載のキャパシタレスＤＲＡＭの製造方法。
  14. 前記電荷保存層の価電子帯は、前記ソースと前記ドレインとの間に存在するチャンネル層の価電子帯より高いことを特徴とする請求項１２に記載のキャパシタレスＤＲＡＭの製造方法。
  15. 前記半導体パターン層を備えた前記ベース基板を設けるステップは、
    絶縁層及び前記絶縁層上の半導体層を備える基板を設けるステップと、
    前記半導体層の上端部を前記電荷保存層に変化させるステップと、
    前記電荷保存層及び前記半導体層をパターニングするステップと、を含むことを特徴とする請求項１２に記載のキャパシタレスＤＲＡＭの製造方法。
  16. 前記電荷保存層は、前記半導体層の前記上端部にｐ型不純物をイオン注入して形成することを特徴とする請求項１５に記載のキャパシタレスＤＲＡＭの製造方法。
  17. 前記半導体層はシリコン層であり、
    前記電荷保存層は前記半導体層の前記上端部にＧｅイオンを注入した後、前記Ｇｅイオンが注入された前記半導体層をアニーリングすることで形成することを特徴とする請求項１５に記載のキャパシタレスＤＲＡＭの製造方法。
  18. 前記電荷保存層及び前記半導体層をパターニングするステップは、
    前記電荷保存層上にマスク層を形成するステップと、
    前記マスク層の両側の前記電荷保存層及びその下の前記半導体層の一部をエッチングするステップと、
    前記マスク層を除去するステップと、を含むことを特徴とする請求項１５に記載のキャパシタレスＤＲＡＭの製造方法。
  19. 前記半導体層の一部をエッチングするステップと前記マスク層を除去するステップとの間に、
    前記マスク層の両側に残留した前記半導体層を酸化させるステップをさらに含むことを特徴とする請求項１８に記載のキャパシタレスＤＲＡＭの製造方法。
  20. 前記電荷保存層及び前記半導体層をパターニングするステップは、
    前記電荷保存層上にマスク層を形成するステップと、
    前記絶縁層が露出されるまで前記マスク層の両側の前記電荷保存層及びその下の前記半導体層をエッチングするステップと、
    前記マスク層を除去するステップと、を含むことを特徴とする請求項１５に記載のキャパシタレスＤＲＡＭの製造方法。
  21. 前記半導体パターン層を備えた前記ベース基板を設けるステップは、
    絶縁層及び前記絶縁層上のシリコン層を備える基板を設けるステップと、
    前記シリコン層上にＳｉＧｅからなる前記電荷保存層を形成するステップと、
    前記電荷保存層及び前記シリコン層をパターニングするステップと、を含むことを特徴とする請求項１２に記載のキャパシタレスＤＲＡＭの製造方法。
  22. 前記電荷保存層及び前記シリコン層をパターニングするステップは、
    前記電荷保存層上にマスク層を形成するステップと、
    前記マスク層の両側の前記電荷保存層及びその下の前記シリコン層の一部をエッチングするステップと、
    前記マスク層を除去するステップと、を含むことを特徴とする請求項２１に記載のキャパシタレスＤＲＡＭの製造方法。
  23. 前記シリコン層の一部をエッチングするステップと前記マスク層を除去するステップとの間に、
    前記マスク層の両側に残留した前記シリコン層を酸化させるステップをさらに含むことを特徴とする請求項２２に記載のキャパシタレスＤＲＡＭの製造方法。
  24. 前記電荷保存層及び前記シリコン層をパターニングするステップは、
    前記電荷保存層上にマスク層を形成するステップと、
    前記絶縁層が露出されるまで前記マスク層の両側の前記電荷保存層及びその下の前記シリコン層をエッチングするステップと、
    前記マスク層を除去するステップと、を含むことを特徴とする請求項２１に記載のキャパシタレスＤＲＡＭの製造方法。
JP2008172350A 2007-07-27 2008-07-01 キャパシタレスｄｒａｍ及びその製造及び動作方法 Pending JP2009033149A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075909A KR20090011886A (ko) 2007-07-27 2007-07-27 커패시터리스 디램 및 그의 제조 및 동작방법

Publications (1)

Publication Number Publication Date
JP2009033149A true JP2009033149A (ja) 2009-02-12

Family

ID=40294484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172350A Pending JP2009033149A (ja) 2007-07-27 2008-07-01 キャパシタレスｄｒａｍ及びその製造及び動作方法

Country Status (4)

Country Link
US (1) US7933143B2 (ja)
JP (1) JP2009033149A (ja)
KR (1) KR20090011886A (ja)
CN (1) CN101355086A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013527977A (ja) * 2010-04-07 2013-07-04 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク トランジスタを備えるｒａｍメモリセル
JP2014535161A (ja) * 2011-10-04 2014-12-25 ウニバシダド デ グラナダ １つのトランジスタを有するｒａｍメモリセル

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR101357304B1 (ko) * 2007-09-11 2014-01-28 삼성전자주식회사 커패시터리스 디램 및 그의 제조 및 동작방법
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
KR20100031401A (ko) * 2008-09-12 2010-03-22 삼성전자주식회사 반도체 장치와 반도체 장치 제조 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
US20150263012A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
KR102227128B1 (ko) 2014-09-03 2021-03-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2018194293A1 (ko) * 2017-04-19 2018-10-25 경북대학교산학협력단 반도체 소자 및 그 제조방법
KR102051306B1 (ko) * 2018-02-28 2019-12-03 가천대학교 산학협력단 핀펫 구조를 갖는 폴리실리콘 기반의 1t 디램 셀 소자 및 그 제조방법
US11031402B1 (en) * 2019-12-05 2021-06-08 International Business Machines Corporation Capacitorless dram cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US6903969B2 (en) * 2002-08-30 2005-06-07 Micron Technology Inc. One-device non-volatile random access memory cell
US20050062088A1 (en) * 2003-09-22 2005-03-24 Texas Instruments Incorporated Multi-gate one-transistor dynamic random access memory
US7098507B2 (en) * 2004-06-30 2006-08-29 Intel Corporation Floating-body dynamic random access memory and method of fabrication in tri-gate technology
US7317641B2 (en) * 2005-06-20 2008-01-08 Sandisk Corporation Volatile memory cell two-pass writing method
US20090016118A1 (en) * 2007-07-12 2009-01-15 Silicon Storage Technology, Inc. Non-volatile dram with floating gate and method of operation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013527977A (ja) * 2010-04-07 2013-07-04 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク トランジスタを備えるｒａｍメモリセル
US9166051B2 (en) 2010-04-07 2015-10-20 Centre National De La Recherche Scientifique RAM memory cell comprising a transistor
KR101804197B1 (ko) 2010-04-07 2017-12-04 상뜨르 나시오날 드 라 리쉐르쉐 샹띠피끄 트랜지스터를 구비한 램 메모리 셀
JP2014535161A (ja) * 2011-10-04 2014-12-25 ウニバシダド デ グラナダ １つのトランジスタを有するｒａｍメモリセル

Also Published As

Publication number Publication date
CN101355086A (zh) 2009-01-28
KR20090011886A (ko) 2009-02-02
US7933143B2 (en) 2011-04-26
US20090026519A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP2009033149A (ja) キャパシタレスｄｒａｍ及びその製造及び動作方法
US7986006B2 (en) Single transistor memory cell with reduced recombination rates
KR101145043B1 (ko) 플로팅 바디 전계효과 트랜지스터들 및 플로팅 바디 전계효과 트랜지스터들의 형성 방법들
US8405137B2 (en) Single transistor floating-body DRAM devices having vertical channel transistor structures
KR101073643B1 (ko) 고성능 단일 트랜지스터 플로팅 바디 ｄｒａｍ 소자 및 그 제조 방법
US20070001162A1 (en) Single transistor memory cell with reduced programming voltages
KR20030081142A (ko) 박막 메모리, 어레이, 및 동작방법과 제조방법
JP5459993B2 (ja) キャパシタレスｄｒａｍ、その製造及び動作方法
KR20090054245A (ko) 플로팅 바디 디램 소자 및 그 제조 방법
US20120224438A1 (en) Semiconductor memory device
KR101320517B1 (ko) 커패시터리스 디램 및 그의 제조 및 동작방법
WO2000055906A1 (fr) Dispositif semi-conducteur et procede de fabrication correspondant
US8860109B2 (en) Capacitor-less memory device
US20100027355A1 (en) Planar double gate transistor storage cell
JP2011519483A5 (ja)
Collaert et al. Optimizing the readout bias for the capacitorless 1T bulk FinFET RAM cell
KR100861301B1 (ko) 반도체 소자 및 그의 제조방법
KR101089659B1 (ko) 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법
US20100176451A1 (en) Semiconductor
US20060197142A1 (en) Semiconductor storage device, manufacturing method therefor, and portable electronic equipment
JP5218351B2 (ja) 半導体記憶装置
WO2021242721A1 (en) A memory device comprising an electrically floating body transistor
KR20080064001A (ko) 커패시터리스 디램 및 그 제조 방법