JP2009027566A

JP2009027566A - 遅延線および信号遅延方法

Info

Publication number: JP2009027566A
Application number: JP2007190207A
Authority: JP
Inventors: Kiyoto Nakamura; 陽登中村
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2007-07-20
Filing date: 2007-07-20
Publication date: 2009-02-05
Anticipated expiration: 2027-07-20
Also published as: DE102008034121A1; US20090195328A1; JP4956312B2

Abstract

【課題】試験信号発生装置から出力される信号に反射信号がノイズとして重畳するのを防ぐ遅延線を提供する。
【解決手段】信号線路に入力された電気的な信号を遅延して出力する遅延線であって、信号線路上に配され、信号を遅延させる３つ以上の受動素子を備え、隣り合う受動素子の間隔が互いに異なる遅延線が提供される。また、上記遅延線において、受動素子の各々で信号が反射された反射信号は、位相が互いにずれて重なる。隣接する受動素子で反射された反射信号は、位相が互いに１８０度ずれて重なることが好ましい。
【選択図】図１

Description

本発明は、遅延線および信号遅延方法に関する。本発明は特に、被試験装置に供給するデジタル信号を時間的に遅延させる遅延線および信号遅延方法に関する。

例えば半導体の動作を検証する試験装置に対して試験用のデジタル信号を供給する試験波形発生装置が知られている（例えば特許文献１を参照）。この試験波形発生装置は、被試験装置に供給するデジタル信号を伝送する伝送線路上にＲＣ回路が配されており、当該デジタル信号に波形のなまり等を付加することができる。
特開２０００−１６２２８８号公報

しかしながら、上記試験波形発生装置は、ＲＣ回路の可変容量素子が接地されており、デジタル信号がこのＲＣ回路を通過したときに信号の一部がＲＣ回路で反射して伝送線路上でデジタル信号と重なる。このような反射波はデジタル信号に不要なノイズ成分を重畳させる。

上記課題を解決するために、本発明の第１の形態においては、信号線路に入力された電気的な信号を遅延して出力する遅延線であって、信号線路上に配され、信号を遅延させる３つ以上の受動素子を備え、隣り合う受動素子間の信号線路の電気長がそれぞれ異なる遅延線が提供される。

また、本発明の第２の形態においては、信号線路に入力された電気的な信号を、信号線路上に配された３つ以上の受動素子のいずれかを選択して遅延する信号遅延方法であって、３つ以上の受動素子を、互いの受動素子間の信号線路の電気長が異なるように選択する信号遅延方法が提供される。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以上の説明から明らかなように、本発明の遅延線を試験信号発生装置に用いることにより、遅延線から反射した成分である反射信号が試験信号発生装置から出力される信号にノイズとして重畳するのを防ぐことができる。また、３つ以上の受動素子を選択して遅延する場合に、互いの間隔が異なる受動素子を選択する方法により、それぞれの受動素子から反射した反射信号の位相が互いにずれて重なるので、これらの反射信号が互いに弱め合う。したがって、遅延線から反射した反射信号の強度を小さくすることができる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一の実施形態に係る試験信号発生装置１０の構成を示すブロック図である。試験信号発生装置１０は、被試験装置５０に対して試験用のデジタル信号を供給するための装置であり、図１に示すように、デジタル信号発生回路２０と、制御部３０と、信号線路４０と、遅延線１００とを備える。

信号線路４０は、デジタル信号発生回路２０の出力端子２１と被試験装置５０の入力端子５１とを電気的に接続する。また、遅延線１００は、この信号線路４０上に配される。また、制御部３０は、デジタル信号発生回路２０と電気的に接続し、さらに、後述する給電線２５１、２５６、３５１、３５６、４５１、４５６、５５１、５５６、６５１、６５６を介して遅延線１００の受動素子２０５、３０５、４０５、５０５、６０５とそれぞれ電気的に接続する。この試験信号発生装置１０は、制御部３０からの命令に応じてデジタル信号発生回路２０が試験用のデジタル信号を生成し、生成された当該デジタル信号を、信号線路４０を介して被試験装置５０に出力する。

図２は、遅延線１００の概略上面図である。図２に示すように、遅延線１００は、上面に信号線路４０がパターン形成された基板１１０と、この基板１１０上における信号線路４０の両側に間隔をあけてパターン形成されたグランド１２０と、信号線路４０上を跨ぐように配されるとともにその両端部がグランド１２０上に固定されている５つの受動素子２０５、３０５、４０５、５０５、６０５とを有する。また、これら５つの受動素子２０５、３０５、４０５、５０５、６０５は、可動部２１５、３１５、４１５、５１５、６１５を有し、当該可動部２１５、３１５、４１５、５１５、６１５の各々の両端部には、図２に示すように、給電線２５１、２５６、３５１、３５６、４５１、４５６、５５１、５５６、６５１、６５６の一端が接続される。なお、給電線２５１、２５６、３５１、３５６、４５１、４５６、５５１、５５６、６５１、６５６は、それぞれ電力が供給されたときに基準電圧となる線と、供給される電力に対応した電圧となる線の対である。

また、図２に示すように、これら５つの受動素子２０５、３０５、４０５、５０５、６０５は、信号線路４０上に互いに間隔を開けて配されており、それぞれの受動素子同士の間隔は異なる。すなわち、例えば図２において「Ｌ１」で示す受動素子２０５と受動素子３０５との間隔は、「Ｌ２」で示す受動素子３０５と受動素子４０５との間隔と異なる。このように、それぞれの受動素子同士の間隔「Ｌ１」〜「Ｌ４」はそれぞれ異なる。なお、受動素子同士の間隔「Ｌ１」〜「Ｌ４」は、ランダムに異なっていてもよく、また、「Ｌ１」から「Ｌ４」にかけて順に大きくてもよい。また、本実施形態において、信号線路４０の単位長さあたりのインピーダンスは略等しいので、５つの受動素子２０５、３０５、４０５、５０５、６０５のうちの隣り合う受動素子間のインピーダンスは、上記受動素子同士の間隔「Ｌ１」〜「Ｌ４」に応じて互いに異なる。したがって、５つの受動素子２０５、３０５、４０５、５０５、６０５のうちの隣り合う受動素子間の電気長はそれぞれ異なる。

図３は、図２のＡ−Ａ'断面をＢの方向から見た断面図であり、受動素子４０５に電力が供給されていない状態を示す。受動素子４０５の可動部４１５は、図３に示すように、信号線路４０の両側のグランド１２０上に固定された柱状の支持部材４２０、および、信号線路４０上に信号線路４０およびグランド１２０に対して間隔をあけて架け渡されるとともにその両端が支持部材４２０に固定されたアーム４３０を含む。

上記アーム４３０は、その上面および下面が信号線路４０およびグランド１２０の上面と平行な略平板状の部材である。また、アーム４３０の上面の両端部は中央部に比べて幅が広くなっており、当該上面の両端部には圧電アクチュエータ４５０、４５５が面状に形成されている。さらにアーム４３０の下面の中央部には、可動電極４４０が一様な厚さで形成されている。また、信号線路４０およびグランド１２０の上面における上記可動電極４４０と対向する部分には、それぞれ誘電体１３４および誘電体１３２がパターン形成されている。なお、本実施形態では、図３に示すように、これら誘電体１３４および誘電体１３２の厚さはともに「ｔ」であり、可動電極４４０は、誘電体１３４および誘電体１３２とそれぞれ大きさ「ｄ_０」の間隔をあけて対向している。

したがって、空気中の誘電率を「ε_０」、誘電体１３４および誘電体１３２の誘電率を「ε_１」、誘電体１３４および誘電体１３２の面積（誘電体１３２の面積は、信号線路４０の両側のグランド１２０の上面に形成された誘電体１３２を合計した面積）をそれぞれ「Ｓ_０」および「Ｓ_１」とすると、信号線路４０とグランド１２０との間には、上記可動部４１５を設けることにより、ε_０ε_１Ｓ_０Ｓ_１／｛（ε_１ｄ_０＋ε_０ｔ）Ｓ_１＋（ε_１ｄ_０＋ε_０ｔ）Ｓ_０｝の式で表される結合容量が生じる。

また、上記圧電アクチュエータ４５０におけるアーム４３０と当接する面（以下、「当接面」と称する）および露出する面（以下、「露出面」と称する）は、対を成す上記給電線４５１の一方とそれぞれ接続している。また、同様に、上記圧電アクチュエータ４５５におけるアーム４３０と当接する面および露出する面は、対を成す上記給電線４５６の一方とそれぞれ接続している。

図４は、図２のＡ−Ａ'断面をＢの方向から見た断面図であり、受動素子４０５に電力が供給されている状態を示す。図４に示すように、受動素子４０５の上記可動部４１５における圧電アクチュエータ４５０、４５５のそれぞれに対して給電線４５１、４５６を介して電力が供給されると、圧電アクチュエータ４５０、４５５は、それぞれ上記当接面と露出面との間の電位差に応じて図４に示すように屈曲する。このとき、圧電アクチュエータ４５０、４５５と当接するアーム４３０は、当該圧電アクチュエータ４５０、４５５の屈曲に伴って撓み、当該アーム４３０下面の可動電極４４０は信号線路４０およびグランド１２０に近接した状態で誘電体１３４および誘電体１３２と当接する。このとき、信号線路４０とグランド１２０との間に生じている上記結合容量は増加し、その大きさはε_０ε_１Ｓ_０Ｓ_１／（ε_０ｔＳ_１＋ε_０ｔＳ_０）の式で表される。なお、例えば上記誘電体１３４および誘電体１３２により誘電率の大きな材料を用いることにより、上記結合容量をより大きくすることができる。

このように、受動素子４０５は、可動部４１５における圧電アクチュエータ４５０、４５５のそれぞれに対して電力を供給して圧電アクチュエータ４５０、４５５を屈曲させることにより、可動電極４４０が信号線路４０およびグランド１２０に近接させて、信号線路４０とグランド１２０との間の結合容量を増加させることができる。また、上記において受動素子４０５について説明したが、信号線路４０上に配される受動素子２０５、３０５、５０５、６０５についても同様の構成を有し、受動素子４０５と同様に、それぞれ信号線路４０とグランド１２０との間の結合容量を増加させることができる。

図５は、遅延線１００の回路構成である。図５に示すように、遅延線１００の信号線路４０上に配される５つの受動素子２０５、３０５、４０５、５０５、６０５の各々は、信号線路４０の線路抵抗４２、４３、４４、４５、４６との間でＲＣ回路２００、３００、４００、５００、６００をそれぞれ形成する。したがって、遅延線１００における信号線路４０上を例えばパルス波形を有する信号が伝送されているときに、制御部３０から所定のタイミングで受動素子２０５、３０５、４０５、５０５、６０５の可動部２１５、３１５、４１５、５１５、６１５の各々に対して電力を供給することにより、当該信号に対して時間的な遅延を生じさせることができる。なお、本実施形態において、この時間的な遅延の大きさは、受動素子２０５、３０５、４０５、５０５、６０５それぞれにつきおよそ１ｐｓｅｃである。

なお、受動素子２０５、３０５、４０５、５０５、６０５の各々が上記信号に対して生じさせうる時間的な遅延の大きさは、それぞれの受動素子２０５、３０５、４０５、５０５、６０５を含む上記ＲＣ回路２００、３００、４００、５００、６００における可動部２１５、３１５、４１５、５１５、６１５のそれぞれに対して電力を供給したときのそれぞれの結合容量の大きさ、および、対応する線路抵抗４２、４３、４４、４５、４６の大きさに依存する。したがって、上記結合容量をより大きくすることにより、上記信号に対して生じさせうる時間的な遅延はより大きくなる。また、５つの受動素子２０５、３０５、４０５、５０５、６０５の各々の上記結合容量は全て等しくてもよく、またそれぞれ異なってもよい。いずれの場合でも、制御部３０が上記信号に対して生じさせるべき時間的な遅延の大きさに応じて５つの受動素子２０５、３０５、４０５、５０５、６０５から特定の受動素子を選択して電力を供給することにより、当該信号に対して種々の大きさの時間的な遅延を生じさせることができる。

また、上記のように、遅延線１００において５つの受動素子２０５、３０５、４０５、５０５、６０５のうちの隣り合う受動素子間のインピーダンスが互いに異なるので、当該隣り合う受動素子間の電気長はそれぞれ異なる。したがって、制御部３０が上記５つの受動素子２０５、３０５、４０５、５０５、６０５のうちの３つ以上を選択して電力を供給した場合、信号線路４０上を伝送される信号が選択された受動素子のそれぞれで反射された反射信号は、信号線路４０上においてその位相がずれて重なる。ゆえに、これらの反射信号は互いに弱め合うことによりその強度が減衰するので、上記信号の各周波数成分にノイズとして重畳されにくくなる。

また、遅延線１００は、信号線路４０上に図２に示すような５つの受動素子２０５、３０５、４０５、５０５、６０５が繰り返し配されることが好ましい。この場合、制御部３０が選択的に５つ以上の受動素子に対して電力を供給することができるので、信号線路４０上により多くのＲＣ回路を形成することができる。したがって、信号線路４０上を伝送される信号が選択された受動素子のそれぞれで反射された反射信号は、信号線路４０上においてその位相がより確実にずれて重なるので、当該反射信号の各々は互いにより確実に弱め合うことによりその強度が減衰する。このように、信号線路４０上に配される受動素子の数はより多いことが好ましい。

また、受動素子２０５、３０５、４０５、５０５、６０５の各々が有する可動部２１５、３１５、４１５、５１５、６１５は、上記可動部４１５を例示して説明したように、可動部４１５の可動電極４４０が信号線路４０およびグランド１２０の両方に近接する形態に限られない。例えば上記可動部４１５において、可動電極４４０が、信号線路４０またはグランド１２０の一方と固定および導通して接続されるとともに他方に対して近接することにより上記結合容量を大きくしてもよい。

また、遅延線１００に配される受動素子２０５、３０５、４０５、５０５、６０５は、上記のように、それぞれ制御部３０から電力が供給された場合に実質的にキャパシタとなる。このように、遅延線１００は、キャパシタと線路抵抗とによって形成されるＲＣ回路２００、３００、４００、５００、６００によって信号線路４０上を伝送される信号を遅延させている。一方、上記遅延線１００に例えばトランジスタなどの能動素子を用いた場合、信号線路４０上を伝送される信号の信号波形が変化してしまう場合がある。このような信号波形の変化は、遅延線１００の性能上好ましくない。これに対し、本実施形態によれば、遅延線１００は、信号線路４０上を伝送される信号の信号波形を変化させずに遅延させることができる。

図６は、遅延線１００に替わる他の形態である遅延線１０１の回路構成である。図６において、上記遅延線１００と同じ構成については同じ参照番号を付して説明を省略する。遅延線１０１は、図６に示すように、信号線路４０に接続された５つの受動素子２０６、３０６、４０６、５０６、６０６を有する。これら５つの受動素子２０６、３０６、４０６、５０６、６０６の各々は、信号線路４０とグランド１２０との間に接続されたキャパシタ２１６、３１６、４１６、５１６、６１６、および、当該キャパシタ２１６、３１６、４１６、５１６、６１６と信号線路４０との間を電気的に開閉するスイッチ２２６、３２６、４２６、５２６、６２６をそれぞれ１組ずつ有する。

また、制御部３０は、上記スイッチ２２６、３２６、４２６、５２６、６２６の各々と電気的に接続しており、これらスイッチ２２６、３２６、４２６、５２６、６２６の各々を別個に切替えることができる。また、上記スイッチ２２６、３２６、４２６、５２６、６２６が閉じてキャパシタ２１６、３１６、４１６、５１６、６１６が信号線路４０およびグランド１２０とそれぞれ電気的に接続した場合、５つの受動素子２０６、３０６、４０６、５０６、６０６の各々は、信号線路４０の線路抵抗４２、４３、４４、４５、４６との間でＲＣ回路２０１、３０１、４０１、５０１、６０１をそれぞれ形成する。したがって、遅延線１０１における信号線路４０上を例えばパルス波形を有する信号が伝送されているときに、制御部３０が所定のタイミングで受動素子２０６、３０６、４０６、５０６、６０６のスイッチ２２６、３２６、４２６、５２６、６２６から特定のスイッチを選択して切替えることにより、当該信号に対して時間的な遅延を生じさせることができる。

なお、受動素子２０６、３０６、４０６、５０６、６０６の各々が上記信号に対して生じさせうる時間的な遅延の大きさは、当該受動素子２０６、３０６、４０６、５０６、６０６を含む上記ＲＣ回路２０１、３０１、４０１、５０１、６０１におけるキャパシタ２１６、３１６、４１６、５１６、６１６の容量と、対応する線路抵抗４２、４３、４４、４５、４６の大きさとに依存する。したがって、例えば上記キャパシタ２１６、３１６、４１６、５１６、６１６の容量をより大きくすることにより、受動素子２０６、３０６、４０６、５０６、６０６の各々が上記信号に対して生じさせうる時間的な遅延はより大きくなる。

また、５つの受動素子２０６、３０６、４０６、５０６、６０６の各々が有するキャパシタ２１６、３１６、４１６、５１６、６１６の容量は全て等しくてもよく、またそれぞれ異なってもよい。いずれの場合でも、制御部３０が上記信号に対して生じさせるべき時間的な遅延の大きさに応じて５つの受動素子２０６、３０６、４０６、５０６、６０６から特定の受動素子を選択して対応するスイッチを切替えることにより、当該信号に対して種々の大きさの時間的な遅延を生じさせることができる。

また、遅延線１０１の５つの受動素子２０６、３０６、４０６、５０６、６０６は、上記遅延線１００の５つの受動素子２０５、３０５、４０５、５０５、６０５と同様に信号線路４０上に互いに間隔を開けて配されており、隣り合う受動素子同士の間隔は異なる。したがって、制御部３０が上記５つの受動素子２０６、３０６、４０６、５０６、６０６のうちの３つ以上を選択して対応するスイッチを切替えた場合、信号線路４０上を伝送される信号が選択された受動素子のそれぞれで反射された反射信号は、信号線路４０上においてその位相がずれて重なる。したがって、これらの反射信号は互いに弱め合うことによりその強度が減衰するので、上記信号の各周波数成分にノイズとして重畳されにくくなる。

なお、遅延線１０１の５つの受動素子２０６、３０６、４０６、５０６、６０６は、信号線路４０上に等間隔に配されてもよい。この場合、制御部３０が上記５つの受動素子２０６、３０６、４０６、５０６、６０６のうちの間隔が互いに異なる３つ以上を選択して対応するスイッチを切替えることにより、信号線路４０上を伝送される信号が選択された受動素子のそれぞれで反射された反射信号は、信号線路４０上においてその位相がずれて重なる。したがって、これらの反射信号は互いに弱め合うことによりその強度が減衰するので、上記信号の各周波数成分にノイズとして重畳されにくくなる。

また、上記遅延線１０１において、受動素子２０６、３０６、４０６、５０６、６０６が、キャパシタ２１６、３１６、４１６、５１６、６１６をそれぞれ個別に切替えるスイッチ２２６、３２６、４２６、５２６、６２６を有することにより、例えば受動素子２０６、３０６、４０６、５０６、６０６におけるスイッチ２２６、３２６、４２６、５２６、６２６だけを遅延線１０１とは異なる場所に配置することもできる。したがって、試験信号発生装置１０における設計の自由度がより大きくなる。なお、上記スイッチ２２６、３２６、４２６、５２６、６２６には、例えばトランジスタ、圧電バイモルフスイッチおよびＭＥＭＳスイッチが用いられる。

また、遅延線１０１に配される受動素子２０６、３０６、４０６、５０６、６０６には、上記のように、キャパシタ２１６、３１６、４１６、５１６、６１６が配される。このように、遅延線１０１は、キャパシタ２１６、３１６、４１６、５１６、６１６と線路抵抗４２、４３、４４、４５、４６とによって形成されるＲＣ回路２０１、３０１、４０１、５０１、６０１によって信号線路４０上を伝送される信号を遅延させている。一方、上記遅延線１０１に例えばトランジスタなどの能動素子を用いた場合、信号線路４０上を伝送される信号の信号波形が変化してしまう場合がある。このような信号波形の変化は、遅延線１０１の性能上好ましくない。したがって、遅延線１０１は、信号線路４０上を伝送される信号の信号波形を変化させずに遅延させることができる。なお、上記遅延線１０１において、信号線路４０上における線路抵抗４２、４３、４４、４５、４６の位置に例えばコイルなどのインダクタンス素子を配してもよい。この場合、配置するインダクタンス素子のインダクタンスの大きさによって、当該インダクタンス素子とキャパシタ２１６、３１６、４１６、５１６、６１６とによって形成されるＬＣ回路によって生じる上記信号の遅延の大きさを変えることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができることは当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

本発明の一の実施形態に係る試験信号発生装置１０の構成を示すブロック図である。遅延線１００の概略上面図である。図２のＡ−Ａ'断面の断面図であり、受動素子４０５に電力が供給されていない状態を示す。図２のＡ−Ａ'断面の断面図であり、受動素子４０５に電力が供給されている状態を示す。遅延線１００の回路構成である。遅延線１００に替わる他の形態である遅延線１０１の回路構成である。

符号の説明

１０試験信号発生装置、２０デジタル信号発生回路、２１出力端子、３０制御部、４０信号線路、４２、４３、４４、４５、４６線路抵抗、５０被試験装置、５１入力端子、１００、１０１遅延線、１１０基板、１２０グランド、１３２、１３４誘電体、２００、３００、４００、５００、６００ＲＣ回路、２０５、３０５、４０５、５０５、６０５受動素子、２１５、３１５、４１５、５１５、６１５可動部、２５１、２５６、３５１、３５６、４５１、４５６、５５１、５５６、６５１、６５６給電線、４２０支持部材、４３０アーム、４４０可動電極、４５０、４５５圧電アクチュエータ、２０１、３０１、４０１、５０１、６０１ＲＣ回路、２０６、３０６、４０６、５０６、６０６受動素子、２１６、３１６、４１６、５１６、６１６キャパシタ、２２６、３２６、４２６、５２６、６２６スイッチ

Claims

信号線路に入力された電気的な信号を遅延して出力する遅延線であって、
前記信号線路上に配され、前記信号を遅延させる３つ以上の受動素子を備え、
隣り合う前記受動素子間の電気長がそれぞれ異なる遅延線。
隣り合う前記受動素子間の間隔は、前記受動素子間の信号線路のインピーダンスが互いに異なるような大きさである請求項１に記載の遅延線。
前記受動素子の各々で前記信号が反射された反射信号は、位相がずれて重なり互いに弱め合う請求項１に記載の遅延線。
前記受動素子の各々は、前記信号線路およびグランドに近接することによって、前記信号線路と前記グランドとの間の結合容量を増加させて前記信号を遅延する可動部を有する請求項１に記載の遅延線。
前記受動素子の各々は、前記信号線路およびグランドの少なくとも一方に接続され、他方に近接することによって、前記信号線路と前記グランドとの間の結合容量を増加させて前記信号を遅延する可動部を有する請求項１に記載の遅延線。
前記受動素子の各々は、前記信号を遅延するか否かを切り替えるスイッチを有する請求項１に記載の遅延線。
前記受動素子の各々は、前記信号線路とグランドとの間に接続されたキャパシタ、および、前記キャパシタと前記信号線路との間または前記キャパシタと前記グランドとの間を電気的に開閉するスイッチを有する請求項１に記載の遅延線。
信号線路に入力された電気的な信号を、前記信号線路上に配された３つ以上の受動素子のいずれかを選択して遅延する信号遅延方法であって、
３つ以上の前記受動素子を、互いの受動素子間の電気長が異なるように選択する信号遅延方法。
３つ以上の前記受動素子を、前記受動素子間の信号線路のインピーダンスが互いに異なるように選択する請求項８に記載の信号遅延方法。