JP2009016765A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009016765A JP2009016765A JP2007180189A JP2007180189A JP2009016765A JP 2009016765 A JP2009016765 A JP 2009016765A JP 2007180189 A JP2007180189 A JP 2007180189A JP 2007180189 A JP2007180189 A JP 2007180189A JP 2009016765 A JP2009016765 A JP 2009016765A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- metal film
- film layer
- semiconductor device
- dti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】ボンディング・パッド22を構成する3層の金属膜層37、38、39の下方の半導体領域25が、その周囲の半導体領域25から絶縁された状態となっている。そのために、ボンディング・パッド22の下方の半導体領域周囲は、DTI36により取り囲まれている。
【効果】ボンディング・パッド22の下方の半導体領域25の周囲をDTI36で取り囲むことにより、ボンディング・パッド22が周囲の半導体領域25に対して電気的に遮断されたフローティング状態になっており、ボンディング・パッドは高耐圧構造となっている。
【選択図】図1
Description
半導体装置に備えられたボンディング・パッドの構成としては、たとえば図4に示すものが公知である。(たとえば特許文献1参照)
図4において、1はシリコン基板であり、シリコン基板1の上に素子間分離を行うLOCOS酸化膜2が積層され、その上にPMD (Pre-Metal Dielectric)膜3が積層されている。そしてPMD膜3の上に第1金属膜4としてAl配線が設けられ、その周囲は層間絶縁膜7で絶縁され、層間絶縁膜7の上にさらに第2金属膜5としてAl配線が設けられ、その周囲は層間絶縁膜8で絶縁され、層間絶縁膜8の上にさらに第3金属膜6としてAl配線が設けられている。そして第3金属膜6の表面の一部を露出させて、半導体装置の上面はパッシベーション膜9で覆われている。第2金属膜5は第1金属膜4と直接接続され、第3金属膜6は第2金属膜5とを直接接続されるように、各Al配線が形成されたPAD構造となっている。(いわゆるデザインルール0.6μmルール以上のPOWER系デバイスにおいて主流となっているPAD構造である。)
従来のボンディング・パッドの構造は、上述のようになっており、接続電極である第3金属膜6の上面にワイヤボンディングが施される際に、ワイヤボンディングに対する強度が高いという利点がある。
この発明は、また、高電圧が印加される各種の装置に組み込むことのできる高耐圧設計の半導体装置を提供することを他の目的とする。
請求項3記載の発明は、前記ボンディング・パッドは、前記半導体基板の表層部に積層方向に配置された複数層の金属膜層を含み、最上部の金属膜層が前記接続用電極を構成しており、最下部の金属膜層の下方の半導体領域を取り囲むように、前記絶縁構造が設けられていることを特徴とする、請求項1または2記載の半導体装置である。
図1は、この発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。この半導体装置20は、半導体基板としてのSOI(Silicon on Insulator)基板の表層部に形成された電子回路領域21およびボンディング・パッド22を有している。SOI基板は、ベースとなるシリコン基板23の表面に設けられたたとえばSiO2 からなる絶縁層24と、絶縁層24の上に積層されたトランジスタ等を形成するのに必要なシリコン結晶薄膜層25とを含んでいる。絶縁層24は、一般にBOX(Buried Oxide)と称される。
次に、ボンディング・パッド22の構造について具体的に説明する。シリコン結晶薄膜層25には、LOCOS酸化膜27およびPMD膜28が積層されており、その上にAlで形成された第1金属膜層37が設けられている。第1金属膜層37は、電子回路領域21の第1金属膜層27を形成する際に一緒に形成される。第1金属膜層37の周囲は第1層間絶縁膜30で覆われている。第1層間絶縁膜30にトレンチが形成されて、第1金属膜層37の上にAlで形成された第2金属膜層38が直接接続するように形成されている。第2金属膜層38は電子回路領域21の第2金属膜層31を形成する際に一緒に形成される。第2金属膜層38は第2層間膜32で覆われており、その上にAlで形成された第3金属膜層39が、第2金属膜層38と直接接続するように形成されている。第3金属膜層39は電子回路領域21の第3金属膜層33と同じ時に形成される。第3金属膜層39の表面は露出されており、その周囲はパッシベーション膜34で覆われている。つまり、ボンディング・パッド22は、いわゆるデザインルール0.6μmルール以上のPAD構造となっている。
図2は、ボンディング・パッド22の下のシリコン結晶薄膜層25に形成するDTI36の平面形状を説明するための図である。図2(A)は、ボンディング・パッド22の断面構造を示す模式図で、基本的に図1に示す構成と同じである。図2(B)はDTI36の平面視の形状を示す平面図である。
また、この実施形態では、ボンディング・パッド22の構造がいわゆる0.6μmルール以上のPAD構造の場合を説明したが、0.5μmルール以下のPAD構造、すなわち、ボンディング・パッド22に含まれる金属膜層が直接接続されておらず、一対のビアホールによって電気的に接続されたW−Plug構造のものに対しても、本願発明を適用できる。
上述の実施形態では、ボンディング・パッド22の下方の半導体領域を取り囲む絶縁構造を、DTIにより実現した例を説明したが、絶縁構造は、DTI以外の構造であってもよい。また、ボンディング・パッド下方の半導体領域は、上述の実施形態のように、1つのDTIで取り囲まれた形状以外に、たとえば二重または三重のDTIで取り囲まれた構造としてもよい。
21 電子回路領域
22 ボンディング・パッド
25 シリコン結晶薄膜層
27 LOCOS酸化膜
28 PMD膜
36 DTI
37 第1金属膜層
38 第2金属膜層
39 第3金属膜層
Claims (4)
- 半導体基板の表層部に形成された電子回路と、その電子回路を半導体基板外の回路と接続するために用いられるボンディング・パッドとを有する半導体装置において、
前記ボンディング・パッドは、前記半導体基板の表面に露出した接続用電極を有し、
前記接続用電極の下方の半導体領域を、その周囲の半導体領域から絶縁された状態にして前記接続用電極が前記周囲の半導体領域に対して電気的に遮断されたフローティング状態に保つために、前記接続用電極下方の半導体領域を取り囲む絶縁構造が設けられていることを特徴とする、半導体装置。 - 前記絶縁構造は、DTI(Deep Trench Isolation)を含むことを特徴とする、請求項1記載の半導体装置。
- 前記ボンディング・パッドは、前記半導体基板の表層部に積層方向に配置された複数層の金属膜層を含み、
最上部の金属膜層が前記接続用電極を構成しており、
最下部の金属膜層の下方の半導体領域を取り囲むように、前記絶縁構造が設けられていることを特徴とする、請求項1または2記載の半導体装置。 - 前記DTIは、平面視において、多角形状であることを含む、請求項2または3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180189A JP2009016765A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180189A JP2009016765A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009016765A true JP2009016765A (ja) | 2009-01-22 |
Family
ID=40357266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180189A Pending JP2009016765A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009016765A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175196A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体装置の配線構造 |
JPH10261671A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001176876A (ja) * | 1999-12-17 | 2001-06-29 | Matsushita Electronics Industry Corp | 高耐圧半導体装置 |
-
2007
- 2007-07-09 JP JP2007180189A patent/JP2009016765A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175196A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体装置の配線構造 |
JPH10261671A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001176876A (ja) * | 1999-12-17 | 2001-06-29 | Matsushita Electronics Industry Corp | 高耐圧半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI686921B (zh) | 半導體裝置 | |
JP5353016B2 (ja) | 半導体装置 | |
JP5637632B2 (ja) | ボンドパッド下の溝を特徴とするrf装置及び方法 | |
JP2011071147A (ja) | 半導体装置及びその製造方法 | |
WO2014041921A1 (ja) | 半導体集積回路装置 | |
US8907382B2 (en) | Semiconductor device and fabrication method thereof | |
JP4438859B2 (ja) | 半導体装置 | |
TW202013598A (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
JP2007059826A (ja) | 半導体集積回路装置およびその製造方法 | |
TWI520330B (zh) | 半導體裝置 | |
JP4835773B2 (ja) | 半導体装置 | |
JP2007165693A (ja) | 半導体装置 | |
JP4415808B2 (ja) | 半導体装置およびその製造方法 | |
JP7147703B2 (ja) | 半導体装置 | |
JP5353093B2 (ja) | 半導体装置の製造方法 | |
JP2009016765A (ja) | 半導体装置 | |
TWI591825B (zh) | 半導體裝置 | |
JP2007221078A (ja) | 半導体装置 | |
JP4508289B2 (ja) | 半導体装置 | |
JP4508290B2 (ja) | 半導体装置 | |
JP6435037B2 (ja) | 半導体装置 | |
JP2006237376A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121129 |