JP2009014488A - 容量式半導体加速度センサ - Google Patents

Abstract

【課題】 センサ部を複数個共通の半導体基板上に形成した温度特性が良好な容量式半導体加速度センサを実現する。
【解決手段】 センサチップ１１には、センサ部１２及びセンサ部１３が長手方向に並んで形成されている。センサ部１２及びセンサ部１３の間の領域には、素子形成基板２０ｃの表面２０ｅから埋込酸化膜２０ｂに向かって、センサチップ１１の厚さを薄く形成するための溝状の薄肉部３１が短手方向に略平行に形成されており、薄肉部３１に対向して、支持基板２０ａの表面２０ｄから埋込酸化膜２０ｂに向かって、溝状の薄肉部３２が形成されている。センサチップ１１に、薄肉部３１及び薄肉部３２を形成することにより、センサチップ１１の内部応力や接着層３０に起因する温度変化に伴うセンサチップ１１の反りを、長手方向において減少させることができるので、温度特性を向上することができる。
【選択図】 図３

Description

本発明は、検出軸方向に変位可能な可動電極と、この可動電極と対向して設けられた固定電極とを備え、両電極間の容量変化に基づいて検出軸方向に生じる加速度を検出可能に構成されたセンサ部を複数個共通の半導体基板上に形成した容量式半導体加速度センサに関する。

近年、例えば、自動車のエアバッグ制御システムなどにおいて、２方向の加速度を検出可能な容量式半導体加速度センサの要求が高まっている。このような容量式半導体加速度センサを用いると、前面と側面との２方向からの衝突に伴う加速度を検出することができる。
ここで、このような容量式半導体加速度センサとして、例えば、特許文献１には、ＳＯＩ基板等の半導体基板より形成された長方形のチップ内に、検出軸方向に変位可能な可動電極と、この可動電極と対向して設けられた固定電極とを備え、両電極間の容量変化に基づいて検出軸方向に生じる加速度を検出可能な１軸センサを複数個形成し、このチップを回路基板に接着固定して形成した容量式力学量センサが開示されている。
特開２００４−２８６５８１号公報

ここで、容量式半導体加速度センサでは、使用環境の温度が変化すると、素子形成によるチップの内部応力や回路基板に接着固定するための接着材などにより生じる熱応力などの要因によりチップが変形し、可動電極と固定電極との間隔が変動する。これにより、温度に依存して容量式半導体加速度センサのオフセット電圧が変動し、出力値が変動する温度特性を発現する。
特に、上述したタイプの容量式力学量センサでは、チップ長手方向の変形が短手方向に比べて大きくなるため、チップ長手方向に検出軸を有するセンサの温度特性が、短手方向に検出軸を有するセンサの温度特性に比べて劣るという問題がある。

そこで、本発明は、センサ部を複数個共通の半導体基板上に形成した温度特性が良好な容量式半導体加速度センサを実現することを目的とする。

この発明は、上記目的を達成するため、請求項１に記載の発明では、加速度を検出する検出軸方向に変位可能な可動電極と、この可動電極と対向して設けられた固定電極とを有し、両電極間の容量変化に基づいて前記検出軸方向に生じる加速度を検出可能に構成されたセンサ部を、矩形板状に形成された共通の半導体基板上の長手方向に複数個配置したセンサチップと、前記センサチップを接着層を介して接着固定する基板と、を備えた容量式半導体加速度センサにおいて、前記複数個のセンサ部が形成された前記半導体基板の主面と、この主面と対向する裏面との少なくとも一方の面から他方の面に向かって前記センサチップの厚さを薄く形成する薄肉部が、前記複数組の各センサ部の間であって、前記センサチップの短手方向に配列して形成されている、という技術的手段を用いる。

請求項１に記載の発明によれば、容量式半導体加速度センサにおいて、複数個のセンサ部が形成された半導体基板の主面と、この主面と対向する裏面との少なくとも一方の面から他方の面に向かってセンサチップの厚さを薄く形成する薄肉部が、複数組の各センサ部の間であって、センサチップの短手方向に配列して形成されているため、センサチップの内部応力や接着層に起因する温度変化に伴うセンサチップの反りを、長手方向において減少させることができる。これにより、温度変化に伴うセンサチップの反りがセンサ部に及ぼす影響を小さくすることができ、温度特性を向上することができる。つまり、温度特性が良好な容量式半導体加速度センサを実現することができる。

請求項２に記載の発明では、請求項１に記載の容量式半導体加速度センサにおいて、前記薄肉部は、前記主面及び前記裏面からそれぞれ対向して形成されている、という技術的手段を用いる。

請求項２に記載の発明によれば、薄肉部は、主面から形成されているため、センサチップのセンサ部が形成されている面側の長手方向の剛性を低くすることができるので、温度変化に伴うセンサチップの反りについて、内部応力の影響を低減することができる。
また、薄肉部は、裏面からも形成されているため、センサチップの接着層側の長手方向の剛性を低くすることができるので、温度変化に伴うセンサチップの反りについて、接着層の熱膨張、熱収縮の影響を低減することができる。
更に、薄肉部は、主面及び裏面より対向して形成されているため、半導体基板の厚さを薄くすることができるので、センサチップの剛性を低くすることができる。
これにより、温度変化に伴いセンサチップの反りがセンサ部に及ぼす影響を小さくすることができるので、容量式力学量センサの温度特性を向上することができる。

請求項３に記載の発明では、請求項１に記載の容量式半導体加速度センサにおいて、前記薄肉部は、前記主面からのみ形成されている、という技術的手段を用いる。

請求項３に記載の発明によれば、薄肉部は、主面からのみ形成されているため、温度変化に伴うセンサチップの反りについて、内部応力の影響を低減することができるとともに、薄肉部は、主面からは形成されていないので、半導体基板の強度を向上させることができ、センサチップの製造中に破損するおそれを少なくすることができる。

請求項４に記載の発明では、請求項１に記載の容量式半導体加速度センサにおいて、前記薄肉部は、前記裏面からのみ形成されている、という技術的手段を用いる。

請求項４に記載の発明によれば、薄肉部は、裏面からのみ形成されているため、温度変化に伴うセンサチップの反りについて、接着層の熱膨張、熱収縮の影響を低減することができるとともに、主面からは形成されていないので、半導体基板の強度を向上させることができ、センサチップの製造中に破損するおそれを少なくすることができる。

請求項５に記載の発明では、請求項１ないし請求項４のいずれか１つに記載の容量式半導体加速度センサにおいて、前記薄肉部は、前記センサチップの短手方向に略平行である溝状に形成されている、という技術的手段を用いる。

請求項５に記載の発明によれば、薄肉部は、センサチップの短手方向に略平行に、単純な形状である溝状に形成されているため、ドライエッチングやダイシング時のハーフカットなどの方法により容易に形成することができる。

請求項６に記載の発明では、請求項１ないし請求項５のいずれか１つに記載の容量式半導体加速度センサにおいて、前記複数個のセンサ部の少なくとも１組の検出軸方向が異なるように配置されている、という技術的手段を用いる。

請求項６に記載の発明によれば、複数個のセンサ部の少なくとも１組の検出軸方向が異なるように配置されているため、１個の容量式半導体加速度センサにより、複数方向の加速度を検出することができる。

請求項７に記載の発明では、請求項６に記載の容量式半導体加速度センサにおいて、前記１組の検出軸方向が直交している、という技術的手段を用いる。

請求項７に記載の発明によれば、１組の検出軸方向が直交しているため、直交する２軸の加速度を検出することができる。

請求項８に記載の発明では、請求項７に記載の容量式半導体加速度センサにおいて、前記１組の検出軸方向のうち、一方の検出軸方向が前記センサチップの長手方向に平行であり、他方の検出軸方向が前記センサチップの短手方向に平行である、という技術的手段を用いる。

請求項８に記載の発明によれば、直交する１組の検出軸方向のうち、一方の検出軸方向がセンサチップの長手方向に平行であり、他方の検出軸方向がセンサチップの短手方向に平行であるため、センサチップを車両などの被搭載物に搭載する際に、センサチップの長手方向及び短手方向を基準として、検出軸の位置合わせを容易に行うことができる。

請求項９に記載の発明では、請求項１ないし請求項８のいずれか１つに記載の容量式半導体加速度センサにおいて、前記半導体基板は、前記センサチップが形成される素子形成基板が埋込酸化膜を介して支持基板上に積層して形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である、という技術的手段を用いる。

請求項９に記載の発明のように、本発明は、半導体基板として、センサチップが形成される素子形成基板が埋込酸化膜を介して支持基板上に積層して形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いる場合に、好適に適用することができる。

［第１実施形態］
この発明に係る容量式半導体加速度センサの第１実施形態について、図を参照して説明する。図１は、容量式半導体加速度センサの平面説明図である。図２は、容量式半導体加速度センサのセンサ部の説明図である。図２（Ａ）は、センサ部の平面図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ矢視断面図であり、図２（Ｃ）は、図２（Ａ）のＢ−Ｂ矢視断面図である。図３は、容量式半導体加速度センサの断面説明図である。
なお、各図では、説明のために一部を拡大して誇張して示している。

図１に示すように、容量式半導体加速度センサ（以下、加速度センサという）１０は、チップの短手方向に生じる加速度を検出するセンサ部１２と、チップの長手方向に生じる加速度を検出するセンサ部１３とがＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板２０上に形成されたセンサチップ１１が、回路基板２１に接着固定されて形成されている。図中では、チップの長手方向をＸ方向、短手方向をＹ方向で示す。センサ部１２による検出軸方向はＹ方向であり、センサ部１３による検出軸方向はＸ方向となる。
なお、図１において、センサ部１２及びセンサ部１３の形成領域のみを示しており、詳細な構造については、図２を参照して以下に説明する。

次に、センサ部１２の構造を説明する。図２（Ａ）〜（Ｃ）に示すように、センサ部１２は、支持基板２０ａ上に埋込酸化膜２０ｂを介して素子形成基板２０ｃを積層して形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板２０にＭＥＭＳ技術を用いて形成されている。
センサ部１２は、素子形成基板２０ｃに形成された可動部１４と固定部１５とから構成されており、この可動部１４と固定部１５とに櫛歯状の梁構造が形成されている。

可動部１４は、可動電極１４ａ、錘部１４ｂ、梁部１４ｃ、アンカ１４ｄ及び可動電極パッド１４ｅにより形成されている。
錘部１４ｂは、長手方向が加速度を検出する検出軸方向になるように配置されており、両端部には四角形の枠状に形成された梁部１４ｃがそれぞれ設けられている。梁部１４ｃに隣接して錘部１４ｂの延長線上に埋込酸化膜２０ｂを介して支持基板２０ａに保持されたアンカ１４ｄが形成されている。一方のアンカ１４ｄの表面には、回路基板２１に電気的に接続される可動電極パッド１４ｅが形成されている。

可動電極１４ａは、錘部１４ｂの両側面から錘部１４ｂの長手方向とほぼ垂直に突出して櫛歯状に形成されている。本実施形態では、可動電極１４ａが錘部１４ｂの両側面から３個ずつ設けられた場合を例示している。

この可動電極１４ａ、錘部１４ｂ、梁部１４ｃの下方は、エッチングにより埋込酸化膜２０ｂが除去されており、空隙が形成されている。つまり、可動電極１４ａ、錘部１４ｂ、梁部１４ｃは、アンカ１４ｄにより支持基板２０ａの上方に浮いた状態で保持されている。

センサ部１２がＹ方向の加速度を受けると、梁部１４ｃの枠形状が変形することによりバネとして作用し、Ｙ方向に変位する。これにより、錘部１４ｂ及び可動電極１４ａを加速度の大きさに応じてＹ方向に変位させることができる。

固定部１５は、固定電極１５ａ、電極配線１５ｂ及び固定電極パッド１５ｃにより形成されている。
電極配線１５ｂは錘部１４ｂと平行に配置されている。電極配線１５ｂの一端の表面には、回路基板２１に電気的に接続される固定電極パッド１５ｃが形成されている。

固定電極１５ａは、電極配線１５ｂの可動電極１４ａ側の側面から、櫛歯状に突出して形成されており、可動電極１４ａと所定の検出間隔を有して対向するように、平行に配置されている。固定電極１５ａは、可動電極１４ａと同じ個数だけ設けられ、本実施形態では、３つずつ設けられている。

センサ部がＹ方向の加速度を受けると、梁部１４ｃの枠形状が変形することによりバネとして作用し、Ｙ方向に変位する。これにより、錘部１４ｂ及び可動電極１４ａが加速度の大きさに応じてＹ方向に変位する。
このとき、可動電極１４ａと固定電極１５ａとの間隔が変化するため、可動電極１４ａと固定電極１５ａとの間に形成されたコンデンサの静電容量が、可動電極１４ａの変位に応じて変化する。この静電容量の変化を回路基板に形成されているスイッチトキャパシタ構成のＣ−Ｖ変換部（図示せず）において電圧として出力し、その出力値に基づいて加速度を検出することができる。

上述の構成の加速度センサ１０によれば、直交する２軸（Ｘ方向、Ｙ方向）の加速度を検出することができる。また、検出軸方向がセンサチップ１１の長手方向及び短手方向とそれぞれ平行であるため、センサチップ１１を車両などの被搭載物に搭載する際に、センサチップ１１の長手方向及び短手方向を基準として、検出軸の位置合わせを容易に行うことができる。

センサ部１３の構成は、センサ部１２の構成と同じであり、検出軸方向がセンサチップのＸ方向となるように配置されている点のみ異なっている。

続いて、センサチップ１１の構造について説明する。
図３に示すように、センサチップ１１の素子形成基板２０ｃには、センサ部１２及びセンサ部１３が長手方向（Ｘ方向）に並んで形成されている。センサチップ１１は、支持基板２０ａの表面２０ｄにおいて、接着層３０を介して回路基板２１に接着固定されている。
素子形成基板２０ｃのセンサ部１２及びセンサ部１３の間の領域には、表面２０ｅから埋込酸化膜２０ｂに向かって、センサチップ１１の厚さを薄く形成するための溝状の薄肉部３１が短手方向（Ｙ方向）に略平行に形成されている。薄肉部３１は、センサ部１２、１３の形成時に、ドライエッチングによりセンサ部１２、１３と同時に形成されている。

また、センサチップ１１の厚さ方向に見た場合に薄肉部３１に対向する位置に、支持基板２０ａの表面２０ｄから埋込酸化膜２０ｂに向かって、センサチップ１１の厚さを薄く形成するための溝状の薄肉部３２が形成されている。薄肉部３２は、センサチップ１１のダイシングの際に、ハーフカットにより、例えば、幅７０μｍに形成されている。
薄肉部３１、３２は、単純な形状である溝状に形成されているため、ドライエッチングやハーフカットなどの方法により容易に形成することができる。

センサチップ１１に、薄肉部３１を形成することにより、センサ部１２、１３が形成されている素子形成基板２０ｃ側の剛性を低くすることができるので、温度変化に伴うセンサチップ１１の反りについて、内部応力の影響を低減することができる。
センサチップ１１に、薄肉部３２を形成することにより、センサチップ１１の接着層３０側の剛性を低くすることができるので、温度変化に伴うセンサチップ１１の反りについて、接着層３０の熱膨張、熱収縮の影響を低減することができる。
更に、薄肉部３１、３２は、対向して形成されているため、センサチップ１１の厚さを薄くすることができるので、センサチップ１１の剛性を低くすることができる。
つまり、センサチップ１１に、薄肉部３１及び薄肉部３２を形成することにより、センサチップ１１の内部応力や接着層３０に起因する温度変化に伴うセンサチップ１１の反りを、長手方向において減少させることができる。これにより、温度変化に伴うセンサチップ１１の反りがセンサ部１３に及ぼす影響を小さくすることができ、温度特性を向上することができる。

（変更例）
（１）本実施形態では、薄肉部３１及び薄肉部３２は、埋込酸化膜２０ｂに到達しない構成を示したが、薄肉部３１は埋込酸化膜２０ｂを貫通して支持基板２０ａに到達するまで形成してもよいし、薄肉部３２は埋込酸化膜２０ｂを貫通して素子形成基板２０ｃに到達するまで形成してもよい。

（２）ＳＯＩ基板２０に薄肉部３１または薄肉部３２を形成する効果を奏することができれば、薄肉部３１及び薄肉部３２の形成方法は任意である。例えば、センサ部１２、１３を形成する前に薄肉部３１または薄肉部３２をダイシングによりハーフカットして形成してもよい。

［最良の実施形態の効果］
本実施形態の加速度センサ１０によれば、センサチップ１１に、薄肉部３１を形成することにより、センサ部１２、１３が形成されている素子形成基板２０ｃ側の剛性を低くすることができるので、温度変化に伴うセンサチップ１１の反りについて、内部応力の影響を低減することができる。
センサチップ１１に、薄肉部３２を形成することにより、センサチップ１１の接着層３０側の剛性を低くすることができるので、温度変化に伴うセンサチップ１１の反りについて、接着層３０の熱膨張、熱収縮の影響を低減することができる。
更に、薄肉部３１、３２は、対向して形成されているため、センサチップ１１の厚さを薄くすることができるので、センサチップ１１の剛性を低くすることができる。
つまり、センサチップ１１に、薄肉部３１及び薄肉部３２を形成することにより、センサチップ１１の内部応力や接着層３０に起因する温度変化に伴うセンサチップ１１の反りを、長手方向において減少させることができる。これにより、温度変化に伴うセンサチップ１１の反りがセンサ部１３に及ぼす影響を小さくすることができ、温度特性を向上することができる。

［その他の実施形態］
（１）上述した実施形態では、素子形成基板２０ｃと支持基板２０ａとの両者に薄肉部３１、３２をそれぞれ形成した構成を示したが、いずれか一方のみ形成する構成を採用することもできる。
図４（Ａ）に示すように、薄肉部３２のみを形成する構成によれば、温度変化に伴うセンサチップ１１の反りについて、接着層３０の熱膨張、熱収縮の影響を低減することができる。また、センサチップ１１のダイシングの際に、ハーフカットにより形成するため、工程を追加する必要がない。
図４（Ｂ）に示すように、薄肉部３１のみを形成する構成によれば、温度変化に伴うセンサチップ１１の反りについて、内部応力の影響を低減することができる。
いずれの場合においても、ＳＯＩ基板２０の一方の面からのみ薄肉部を形成するため、ＳＯＩ基板２０の強度を向上させることができるので、センサチップ１１の製造中に破損するおそれを少なくすることができる。

（２）薄肉部３１または薄肉部３２の形状は、温度変化に伴うセンサチップ１１の反りを緩和することができれば、種々の形状を選択することができる。
例えば、図５（Ａ）に示すように、薄肉部３１または薄肉部３２を複数箇所に平行に形成することもできる。この構成によれば、薄肉部３１または薄肉部３２を形成する面積を増大させることができるので、より効果的にセンサチップ１１の反りを、長手方向において減少させることができる。
また、図５（Ｂ）に示すように、ドライエッチングにより、薄肉部３１または薄肉部３２を孔状に形成することもできる。この構成によれば、薄肉部３１または薄肉部３２が連続して形成されていないので、ＳＯＩ基板２０の強度を向上させることができるので、センサチップ１１の製造中に破損するおそれを少なくすることができる。

（３）センサ部の数及び検出軸方向は、用途に合わせて任意に選択することができる。例えば、感度の異なるセンサ部を、検出軸方向が同じになるように配置してもよいし、センサ部の検出軸方向がセンサチップ１１の長手方向及び短手方向にそれぞれ４５°ずつ傾けて配置してもよい。

（４）本発明の加速度センサ１０のセンサ部１２、１３として、可動電極１４ａ及び固定電極１５ａが櫛歯構造ではない構成を用いることができる。また、ＳＯＩ基板２０以外の半導体基板、例えば、シリコンのみで構成された半導体基板を用いることができる。

［各請求項と実施形態との対応関係］
ＳＯＩ基板２０が請求項１に記載の半導体基板に、支持基板２０ａが裏面に、素子形成基板２０ｃが主面に、回路基板２１がセンサチップを支持する基板にそれぞれ対応する。

容量式半導体加速度センサの平面説明図である。 容量式半導体加速度センサのセンサ部の説明図である。図２（Ａ）は、センサ部の平面図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ矢視断面図であり、図２（Ｃ）は、図２（Ａ）のＢ−Ｂ矢視断面図である。 容量式半導体加速度センサの断面説明図である。 容量式半導体加速度センサのその他の実施形態を示す断面説明図である。 容量式半導体加速度センサのその他の実施形態を示す平面説明図である。

符号の説明

１０ 容量式半導体加速度センサ
１１ センサチップ
１２、１３ センサ部
１４ｂ 可動電極
１５ｂ 固定電極
２０ ＳＯＩ基板（半導体基板）
２０ａ 支持基板（裏面）
２０ｃ 素子形成基板（主面）
２１ 回路基板（センサチップを支持する基板）
３１、３２ 薄肉部
Ｘ 長手方向、検出軸方向
Ｙ 短手方向、検出軸方向

Claims (9)

1. 加速度を検出する検出軸方向に変位可能な可動電極と、この可動電極と対向して設けられた固定電極とを有し、両電極間の容量変化に基づいて前記検出軸方向に生じる加速度を検出可能に構成されたセンサ部を、矩形板状に形成された共通の半導体基板上の長手方向に複数個配置したセンサチップと、
   前記センサチップを接着層を介して接着固定する基板と、を備えた容量式半導体加速度センサにおいて、
   前記複数個のセンサ部が形成された前記半導体基板の主面と、この主面と対向する裏面との少なくとも一方の面から他方の面に向かって前記センサチップの厚さを薄く形成する薄肉部が、前記複数組の各センサ部の間であって、前記センサチップの短手方向に配列して形成されていることを特徴とする容量式半導体加速度センサ。
2. 前記薄肉部は、前記主面及び前記裏面からそれぞれ対向して形成されていることを特徴とする請求項１に記載の容量式半導体加速度センサ。
3. 前記薄肉部は、前記主面からのみ形成されていることを特徴とする請求項１に記載の容量式半導体加速度センサ。
4. 前記薄肉部は、前記裏面からのみ形成されていることを特徴とする請求項１に記載の容量式半導体加速度センサ。
5. 前記薄肉部は、前記センサチップの短手方向に略平行である溝状に形成されていることを特徴とする請求項１ないし請求項４のいずれか１つに記載の容量式半導体加速度センサ。
6. 前記複数個のセンサ部の少なくとも１組の検出軸方向が異なるように配置されていることを特徴とする請求項１ないし請求項５のいずれか１つに記載の容量式半導体加速度センサ。
7. 前記１組の検出軸方向が直交していることを特徴とする請求項６に記載の容量式半導体加速度センサ。
8. 前記１組の検出軸方向のうち、一方の検出軸方向が前記センサチップの長手方向に平行であり、他方の検出軸方向が前記センサチップの短手方向に平行であることを特徴とする請求項７に記載の容量式半導体加速度センサ。
9. 前記半導体基板は、前記センサチップが形成される素子形成基板が埋込酸化膜を介して支持基板上に積層して形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であることを特徴とする請求項１ないし請求項８のいずれか１つに記載の容量式半導体加速度センサ。

Images