JP2009010218A

JP2009010218A - 接続部品および回路基板

Info

Publication number: JP2009010218A
Application number: JP2007171002A
Authority: JP
Inventors: Hiroki Kimura; 浩樹木村
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2007-06-28
Filing date: 2007-06-28
Publication date: 2009-01-15

Abstract

【課題】回路基板におけるデバイスの接続の誤りを容易に修正することができる。
【解決手段】基板上に搭載され、基板上の配線間を接続する接続部品であって、基板上に設けられた第１配線および第２配線の間を直列に接続することにより、第１配線および第２配線を含む第１伝送路を形成する第１接続部と、基板上において第１伝送路に対し異なる側に設けられた第３配線および第４配線の間を直列に接続することにより、第３配線および第４配線を含み第１伝送路と交差する第２伝送路を形成する第２接続部とを備える接続部品が提供される。
【選択図】図１

Description

本発明は、接続部品および回路基板に関する。より詳しくは、基板上に搭載されて、基板上の配線間を接続する接続部品、および当該接続部品を備えた回路基板に関する。

プリント基板上に並行に配された複数の配線でデバイス間を接続して、当該配線を介してデバイス間で差動信号を伝送する伝送装置が知られている（例えば特許文献１を参照）。このような差動信号を伝送する伝送装置において、例えば差動信号を入出力する２つのデバイス間のピン配置によっては、出力側デバイスの正側信号の出力端子と入力側デバイスの負側信号の入力端子が向かい合い、出力側デバイスの負側信号の出力端子と入力側デバイスの正側信号の入力端子が向かい合う場合がある。この場合、向かい合う端子間の配線を経路上で切断し、ジャンパー線などを用いて各配線を交差させなければならなかった。
特開２００５−７３０７３号公報

しかしながら、上記の方法では、正側と負側の差動信号を伝送する各伝送路の長さが変わることにより、正側と負側の差動信号の間に遅延が生じることがある。また、各伝送路のインピーダンスが変わることにより、伝送される差動信号の波形が乱れることがある。

上記課題を解決するために、本発明の第１の形態においては、基板上に搭載され、基板上の配線間を接続する接続部品であって、基板上に設けられた第１配線および第２配線の間を直列に接続することにより、第１配線および第２配線を含む第１伝送路を形成する第１接続部と、基板上において第１伝送路に対し異なる側に設けられた第３配線および第４配線の間を直列に接続することにより、第３配線および第４配線を含み第１伝送路と交差する第２伝送路を形成する第２接続部とを備える接続部品が提供される。

また、本発明の第２の形態においては、基板上に搭載され、基板上の複数の配線間を接続する接続部品であって、複数の第１端子と、複数の第１端子と１対１に対応する複数の第２端子と、複数の第１端子および複数の第２端子と１対１に対応し、対応する第１端子および第２端子の間をそれぞれ接続する複数の接続部とを備え、複数の接続部の少なくとも１つを含む伝送路は、複数の接続部の他の少なくとも１つを含む伝送路と交差する接続部品が提供される。

また、本発明の第３の形態においては、回路基板であって、第１のデバイス端子および第３のデバイス端子を有する第１デバイスと、第１のデバイス端子に接続され、基板上において延伸する第１配線と、第３のデバイス端子に接続され、基板上において延伸する第３配線と、第２のデバイス端子および第４のデバイス端子を有する第２のデバイスと、第２のデバイス端子に接続され、基板上において延伸する第２配線と、第４のデバイス端子に接続され、基板上において延伸する第４配線と、第１配線および第２配線と、第３配線および第４配線とをそれぞれ接続する接続部品とを備え、接続部品は、第１配線および第２配線の間を直列に接続することにより、第１配線および第２配線を含む第１伝送路を形成する第１接続部と、基板上において第１伝送路に対し異なる側に設けられた第３配線および第４配線の間を直列に接続することにより、第３配線および第４配線を含み第１伝送路と交差する第２伝送路を形成する第２接続部とを有する回路基板が提供される。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る回路基板１０の構成を示す図である。回路基板１０は、絶縁性の基板１５と、第１のデバイス端子３１および第３のデバイス端子３３を有する第１デバイス２１と、第２のデバイス端子３２および第４のデバイス端子３４を有する第２のデバイスを備える。また、回路基板１０は、第１のデバイス端子３１に接続され、基板１５上において第２デバイス２２に向かって延伸する第１配線４１と、第３のデバイス端子３３に接続され、基板１５上において第２デバイス２２に向かって延伸する第３配線４３と、第２のデバイス端子３２に接続され、基板１５上において第１デバイス２１に向かって延伸する第２配線４２と、第４のデバイス端子３４に接続され、基板１５上において第１デバイス２１に向かって延伸する第４配線４４を備える。さらに、回路基板１０は、第１配線４１および第２配線４２と、第３配線４３および第４配線４４とをそれぞれ接続する接続部品１００を備える。ここで、第１配線４１、第２配線４２、第３配線４３および第４配線４４は、例えば基板１５に形成されたプリント配線である。

図２は、回路基板１０の接続部品１００近傍を拡大して示す図である。図３は、回路基板１０の接続部品１００近傍を拡大して基板１５の裏面側から見た図である。なお、図２および図３において、基板１５を省略して図示する。図２および図３に示すように、接続部品１００は、略方形状で絶縁性のチップ基板１１０と、チップ基板１１０に固定される第１端子１３１、第２端子１３２、第３端子１３３および第４端子１３４と、チップ基板１１０における基板１５と対向する側の面（以下、「下面」と称する）に形成される第２接続部１２２と、チップ基板１１０における下面と反対側の面（以下、「上面」と称する）に形成される第１接続部１２１とを有する。

接続部品１００において、第１端子１３１および第３端子１３３は、互いに隣り合って設けられ、第２端子１３２および第４端子１３４は、互いに隣り合って設けられる。また、第１端子１３１および第４端子１３４と、第２端子１３２および第３端子１３３は、それぞれチップ基板１１０を挟んで対向して設けられる。チップ基板１１０の上面に形成された第１接続部１２１は、第１端子１３１と第２端子１３２とを直列に接続する。また、チップ基板１１０の下面に形成された第２接続部１２２は、第３端子１３３と第４端子１３４とを直列に接続する。

第１配線４１は、一端において第１端子１３１と当接し、接合部１４１で第１端子１３１に固定される。また、第２配線４２は、一端において第２端子１３２と当接し、接合部１４２で第２端子１３２に固定される。また、第３配線４３は、一端において第３端子１３３と当接し、接合部１４３で第３端子１３３に固定される。また、第４配線４４は、一端において第４端子１３４と当接し、接合部１４４で第４端子１３４に固定される。

これにより、第１配線４１は、接続部品１００の第１端子１３１、第１接続部１２１および第２端子１３２を介して第２配線４２と接続される。このように接続されることにより、第１デバイス２１の第１のデバイス端子３１と第２デバイス２２の第２のデバイス端子３２との間に形成される伝送路を以下において「第１伝送路」と称する。また、第３配線４３は、接続部品１００の第３端子１３３、第２接続部１２２および第４端子１３４を介して第４配線４４と接続される。このように接続されることにより、第１デバイス２１の第３のデバイス端子３３と第２デバイス２２の第４のデバイス端子３４との間に形成される伝送路を以下において「第２伝送路」と称する。なお、上記の接合部１４１、接合部１４２、接合部１４３および接合部１４４には、例えばハンダなどが好ましく用いられ、この場合、接続部品１００は、例えばハンダリフローにより基板１５上に固定される。

図４は、図２のＡ−Ａ'断面を矢印の方向から見た断面図である。図５は、図２のＢ−Ｂ'断面を矢印の方向から見た断面図である。なお、図４および図５において、基板１５を省略して図示する。図４および図５に示すように、第１接続部１２１および第２接続部１２２は、チップ基板１１０を挟んだ両面に形成されており、上記のように、第１接続部１２１は、チップ基板１１０の上面側で第１端子１３１および第２端子１３２の間を接続し、第２接続部１２２は、チップ基板１１０の下面側で第３端子１３３および第４端子１３４の間を接続する。

回路基板１０において、例えば第１デバイス２１の第１のデバイス端子３１を第２デバイス２２の第２のデバイス端子３２に接続し、第１デバイス２１の第３のデバイス端子３３を第２デバイス２２の第４のデバイス端子３４に接続したい場合に、各配線と接続部品１００の各端子とを上記のように接続することにより、互いに交差する第１伝送路および第２伝送路を容易に形成することができる。

図６は、接続部品１００の回路構成を示す図である。図６に示すように、接続部品１００において、第１接続部１２１および第２接続部１２２は互いに交差し、それぞれ抵抗１５１および抵抗１５２を有する。第１デバイス２１が接続部品１００の第１端子１３１および第３端子１３３に対して第１配線４１および第３配線４３を介して信号を出力する出力側デバイスである場合、第１接続部１２１が有する抵抗１５１の抵抗値は、第２配線４２に対する出力インピーダンスを整合させるべく定められた大きさであることが好ましい。また、第２接続部１２２が有する抵抗１５２の抵抗値は、第３端子１３３に対して信号を出力する出力側デバイスの、第４配線４４に対する出力インピーダンスを整合させるべく定められた大きさであることが好ましい。

これにより、第１伝送路および第２伝送路の各伝送路において抵抗１５１および抵抗１５２は、それぞれ第２配線４２および第４配線４４の直列終端抵抗として機能する。なお、第１伝送路および第２伝送路を伝送される信号が差動信号である場合、第１接続部１２１および第２接続部１２２がそれぞれ有する抵抗１５１および抵抗１５２の抵抗値は等しくてもよい。また、接続部品１００を上記のようなクロス接続機能を有する送端の組抵抗の形態に代えてクロス接続機能のみを持たせる形態とする場合には、第１接続部１２１および第２接続部１２２は、抵抗１５１、１５２に代えて、抵抗値が０と略等しい配線であってもよく、また、当該抵抗値は０であってもよい。

図７は、接続部品１００の他の例である接続部品１０１の拡大上面図である。図８は、接続部品１０１の拡大下面図である。接続部品１０１において、接続部品１００と同じ構成については同じ符号を付して説明を省略する。図７および図８に示すように、接続部品１０１は、チップ基板１１０の上面に形成される第１接続部１２６と、チップ基板１１０の下面に形成される第２接続部１２７とを有する。

第１接続部１２６は、第１端子１３１と第２端子１３２の間を接続する。この第１接続部１２６は、接続部品１０１を回路基板１０に用いたときに、第１デバイス２１の第１のデバイス端子３１と第２デバイス２２の第２のデバイス端子３２との間に形成される第１伝送路の一部を成す。第２接続部１２７は、第３端子１３３と第４端子１３４の間を接続する。この第２接続部１２７は、接続部品１０１を回路基板１０に用いたときに、第１デバイス２１の第３のデバイス端子３３と第２デバイス２２の第４のデバイス端子３４との間に形成される第２伝送路の一部を成す。

第１接続部１２６は、図７に示すように、第１端子１３１と隣り合う第３端子１３３から遠い側の端部、すなわち第１接続部１２６の第１端子１３１および第２端子１３２と当接しない端辺のうち第４端子１３４に近い側の端辺が第１配線４１の方向に対して斜めになるように形成されている。また、第２接続部１２７は、図８に示すように、第３端子１３３と隣り合う第１端子１３１から遠い側の端部、すなわち第２接続部１２７の第３端子１３３および第４端子１３４と当接しない端辺のうち第２端子１３２に近い側の端辺が第３配線４３の方向に対して斜めになるように形成されている。

このような第１接続部１２６および第２接続部１２７を有する接続部品１０１を回路基板１０に用いた場合、第１デバイス２１から第１伝送路を介して伝送される信号が第１配線４１から第１接続部１２６を経て第２配線４２に伝送されるときに、当該信号の反射が生じにくい。また、同様に、第１デバイス２１から第２伝送路を介して伝送される信号が第３配線４３から第２接続部１２７を経て第４配線４４に伝送されるときに、当該信号の反射が生じにくい。このように、回路基板１０に接続部品１０１を用いることにより、第１デバイス２１と第２デバイス２２との間で周波数の高い信号を反射による損失を抑えながら高効率に伝送することができる。なお、接続部品１０１の第１接続部１２６および第２接続部１２７が有する抵抗値の大きさ等については、上記接続部品１００の第１接続部１２１および第２接続部１２２と同様である。

図９は、接続部品１００のさらに他の例である接続部品１０２の拡大上面図である。図１０は、接続部品１０２の拡大下面図である。接続部品１０２において、接続部品１００と同じ構成については同じ符号を付して説明を省略する。図９および図１０に示すように、接続部品１０２は、チップ基板１１０の上面に形成される第１接続部１２８と、チップ基板１１０の下面に形成される第２接続部１２９とを有する。

第１接続部１２８は、第１端子１３１と第２端子１３２の間を接続する。この第１接続部１２８は、接続部品１０２を回路基板１０に用いたときに、第１デバイス２１の第１のデバイス端子３１と第２デバイス２２の第２のデバイス端子３２との間に形成される第１伝送路の一部を成す。第２接続部１２９は、第３端子１３３と第４端子１３４の間を接続する。この第２接続部１２９は、接続部品１０２を回路基板１０に用いたときに、第１デバイス２１の第３のデバイス端子３３と第２デバイス２２の第４のデバイス端子３４との間に形成される第２伝送路の一部を成す。

第１接続部１２８は、図９に示すように、第１端子１３１と隣り合う第３端子１３３から遠い側の端部、すなわち第１接続部１２６の第１端子１３１および第２端子１３２と当接しない端辺のうち第４端子１３４に近い側の端辺が第１配線４１の方向からこの方向と直交する方向に曲がる曲線となるように形成されている。また、第２接続部１２９は、図１０に示すように、第３端子１３３と隣り合う第１端子１３１から遠い側の端部、すなわち第２接続部１２７の第３端子１３３および第４端子１３４と当接しない端辺のうち第２端子１３２に近い側の端辺が第３配線４３の方向からこの方向と直交する方向に曲がる曲線となるように形成されている。

このような第１接続部１２８および第２接続部１２９を有する接続部品１０２を回路基板１０に用いた場合、第１デバイス２１から第１伝送路を介して伝送される信号が第１配線４１から第１接続部１２８を経て第２配線４２に伝送されるときに、当該信号の反射が生じにくい。また、同様に、第１デバイス２１から第２伝送路を介して伝送される信号が第３配線４３から第２接続部１２９を経て第４配線４４に伝送されるときに、当該信号の反射が生じにくい。このように、回路基板１０に接続部品１０２を用いることにより、第１デバイス２１と第２デバイス２２との間で周波数の高い信号を反射による損失を抑えながら高効率に伝送することができる。なお、接続部品１０２の第１接続部１２８および第２接続部１２９が有する抵抗値の大きさ等については、上記接続部品１００の第１接続部１２１および第２接続部１２２と同様である。

図１１は、接続部品１００の回路構成の他の例を示す図である。図１１に示すように、接続部品１００において互いに交差する第１接続部１２１および第２接続部１２２は、それぞれ基準電位１８５との間に設けられる第１入力側抵抗１５５および第２入力側抵抗１５６を有してもよい。第１入力側抵抗１５５は、例えば回路基板１０において、第２デバイス２２が第１伝送路および第２伝送路により信号が入力される入力側デバイスであり接続部品１００が第２デバイス２２近傍に配される場合、当該入力側デバイスである第２デバイス２２の入力インピーダンスを整合するべく定められた大きさのインピーダンスを有することがより好ましい。これにより、第１伝送路および第２伝送路はそれぞれインピーダンスが整合されるので、伝送される信号が反射されずに入力側デバイスである第２デバイス２２に高効率で伝送することができる。

また、回路基板１０において、例えば第１デバイス２１の第１のデバイス端子３１を第２デバイス２２の第２のデバイス端子３２に接続し、第１デバイス２１の第３のデバイス端子３３を第２デバイス２２の第４のデバイス端子３４に接続したい場合に、上記のように各配線と接続部品１００の各端子を接続することにより、互いに交差する第１伝送路および第２伝送路を容易に形成することができる。

図１２は、接続部品１００のさらに他の例である接続部品１０３の拡大上面図である。図１３は、図１２のＣ−Ｃ'断面を矢印の方向から見た断面図である。接続部品１０３において、接続部品１００と同じ構成については同じ符号を付して説明を省略する。図１２および図１３に示すように、接続部品１０３は、チップ基板１１０に代えてチップ基板１１１を有し、当該チップ基板１１１の内部に導電性の中間層１８０を有する。

この中間層１８０は、チップ基板１１１の内部において第１接続部１２１および第２接続部１２２から所定の距離を有する位置に形成され、これら第１接続部１２１および第２接続部１２２よりも十分大きな面積を有する。また、中間層１８０は、チップ基板１１１の外部に配される複数のＧＮＤ接続部１８３と接続する。このＧＮＤ接続部１８３は、基板１５上に形成された基準電位を有するＧＮＤパターン（不図示）と接続する。なお、当該基準電位は、本実施形態では接地電位である。これにより、第１接続部１２１および第２接続部１２２は、マイクロストリップラインとして機能する。

接続部品１０３において、第１接続部１２１は、第１接続部１２１と中間層１８０とにより生じる容量成分および第１接続部１２１のインダクタンス成分により決まる一定の大きさのインピーダンスを有する。また、第２接続部１２２は、第２接続部１２２と中間層１８０とにより生じる容量成分および第２接続部１２２のインダクタンス成分により決まる一定の大きさのインピーダンスを有する。第１接続部１２１が有するインピーダンスの大きさは、上記接続部品１００における第１接続部１２１が有する抵抗１５１の大きさと同様に、例えば第２配線４２に対する出力インピーダンスを整合させるべく定められた大きさであることが好ましい。また、第２接続部１２２が有するインピーダンスの大きさは、同様に、例えば第４配線４４に対する出力インピーダンスを整合させるべく定められた大きさであることが好ましい。

図１４は、接続部品１００のさらに他の例である接続部品１０４の拡大上面図である。図１５は、接続部品１０４の拡大下面図である。接続部品１０４において、接続部品１００と同じ構成については同じ符号を付して説明を省略する。図１４および図１５に示すように、接続部品１０４は、チップ基板１１０の上面に形成される第１共通伝送路１７１、第１非共通伝送路１７６および第３非共通伝送路１７８と、チップ基板１１０の下面に形成される第２共通伝送路１７２、第２非共通伝送路１７７および第４非共通伝送路１７９とを有する。

第１端子１３１および第２端子１３２の間を接続する第１接続部１１６は、第１共通伝送路１７１および第1非共通伝送路１７６により形成される。また、第３端子１３３および第４端子１３４の間を接続する第２接続部１１７は、第２共通伝送路１７２および第２非共通伝送路１７７により形成される。また、第５端子１３５および第６端子１３６の間を接続する第３接続部１１８は、第１共通伝送路１７１および第３非共通伝送路１７８により形成される。また、第７端子１３７および第８端子１３８の間を接続する第４接続部１１９は、第２共通伝送路１７２および第４非共通伝送路１７９により形成される。

回路基板１０において、接続部品１０４を用いて互いに交差する上記第１伝送路と、上記第２伝送路とを形成する場合、第１配線４１、第２配線４２、第３配線４３および第４配線４４は、それぞれ第１端子１３１、第２端子１３２、第３端子１３３および第４端子１３４に接続される。この場合、接続部品１０４の第１接続部１１６が第１伝送路の一部を形成する。また、接続部品１０４の第２接続部１１７が第２伝送路の一部を形成する。なお、この場合の回路基板１０の基板１５上における接続部品１０４の配置を以下において「第１の配置」と称する。

一方、回路基板１０において、接続部品１０４を用いて第１配線４１と第４配線４４とを接続する伝送路（以下、これを「第３伝送路」と称する）、および第３配線４３および第２配線４２を接続する伝送路（以下、これを「第４伝送路」と称する）、すなわち並行かつストレートな伝送路を形成する場合、接続部品１０４は、基板１５上において上記第１の配置から９０度回転させた配置（以下においてこの配置を「第２の配置」と称する）で基板１５上に固定される。このとき、第１配線４１、第２配線４２、第３配線４３および第４配線４４は、それぞれ第５端子１３５、第８端子１３８、第７端子１３７および第６端子１３６に接続される。この場合、接続部品１０４の第３接続部１１８が第３伝送路の一部を形成する。また、接続部品１０４の第４接続部１１９が第４伝送路の一部を形成する。

このように、回路基板１０において、例えば第１デバイス２１の第１のデバイス端子３１を第２デバイス２２の第２のデバイス端子３２に接続し、第１デバイス２１の第３のデバイス端子３３を第２デバイス２２の第４のデバイス端子３４に接続すべき場合、接続部品１０４を第１の配置で基板１５上に固定するとともに、上記のように各配線を接続部品１０４の各端子に接続する。これにより、互いに交差する第１伝送路および第２伝送路を形成することができる。

また、並行かつストレートな第１伝送路および第２伝送路を形成する場合は、接続部品１０４を第２の配置で基板１５上に固定するとともに、上記のように各配線を接続部品１０４の各端子に接続する。これにより、基板１５上において並行かつストレートな第３伝送路および第４伝送路を形成することができる。したがって、接続部品１０４は、第１の配置および第２の配置を選択することにより、第1伝送路および第２伝送路を形成することもでき、第３伝送路および第４伝送路を形成することもできる。

なお、接続部品１０４において、第１共通伝送路１７１および第２共通伝送路１７２は、上記接続部品１００の第１接続部１２１および第２接続部１２２が有するインピーダンスの大きさと略等しいことが好ましい。また、この場合、第1非共通伝送路１７６、第２非共通伝送路１７７、第３非共通伝送路１７８および第４非共通伝送路１７９の各伝送路のインピーダンスは、各伝送路を伝送される信号への影響が無視できる程度に小さいことが好ましい。

図１６は、接続部品１００のさらに他の例である接続部品１０５の回路構成を示す図である。接続部品１０５において、接続部品１００と同じ構成については同じ符号を付して説明を省略する。図１６に示すように、接続部品１０５は、第１端子１３１と接続する第１共通伝送路１７３、第３端子１３３と接続する第２共通伝送路１７４、第１切替部１６１および第２切替部１６２を有する。第１切替部１６１は、第１共通伝送路１７３を第１接続部１２１または第３接続部１２３の一方と接続する。また、第２切替部１６２は、第２共通伝送路１７４を第２接続部１２２または第４接続部１２４の一方と接続する。

第１切替部１６１が第１共通伝送路１７３を第１接続部１２１に接続するとともに、第２切替部１６２が第２共通伝送路１７４を第２接続部１２２に接続する場合、回路基板１０において第１デバイス２１と第２デバイス２２との間に第１伝送路および第２伝送路が形成される。これに対し、第１切替部１６１が第１共通伝送路１７３を第３接続部１２３に接続するとともに、第２切替部１６２が第２共通伝送路１７４を第４接続部１２４に接続する場合、回路基板１０において第１デバイス２１と第２デバイス２２との間に第３伝送路および第４伝送路が形成される。

第１接続部１２１および第２接続部１２２は、それぞれ抵抗１５１および抵抗１５２を有する。第１接続部１２１の抵抗１５１の大きさ「Ｚ_１」および第２接続部１２２の抵抗１５２の大きさ「Ｚ_２」は、それぞれ第１デバイス２１が第１伝送路および第２伝送路に信号を出力する出力側デバイスである場合、当該出力側デバイスである第１デバイス２１の出力インピーダンスを整合するべく定められた大きさのインピーダンスを有することがより好ましい。

また、第３接続部１２３および第４接続部１２４は、それぞれインピーダンス１５３およびインピーダンス１５４を有する。第３接続部１２３のインピーダンス１５３の大きさ「Ｚ_３」および第４接続部１２４のインピーダンス１５４の大きさ「Ｚ_４」は、それぞれ第１デバイス２１が第３伝送路および第４伝送路に信号を出力する出力側デバイスである場合、当該出力側デバイスである第１デバイス２１の出力インピーダンスを整合するべく定められた大きさのインピーダンスを有することがより好ましい。また、この場合、第１共通伝送路１７３および第２共通伝送路１７４のインピーダンスは、各伝送路を伝送される信号への影響が無視できる程度に小さいことが好ましい。これにより、第１伝送路および第２伝送路は、それぞれインピーダンスが整合されるので、伝送される信号が入力側デバイスである第２デバイス２２で反射されにくくなり、当該第２デバイス２２に高効率で伝送することができる。

図１７は、接続部品１００のさらに他の例である接続部品１０６の回路構成を示す図である。図１８は、接続部品１０６に取り付けられる接続ユニット３００の回路構成を示す図である。接続部品１０６において、接続部品１００と同じ構成については同じ符号を付して説明を省略する。図１７に示すように、接続部品１０６は、第１端子１３１にそれぞれ接続される第1中継端子１９１および第５中継端子１９５と、第２端子１３２にそれぞれ接続される第２中継端子１９２および第６中継端子１９６と、第３端子１３３にそれぞれ接続される第３中継端子１９３および第７中継端子１９７と、第４端子１３４にそれぞれ接続される第４中継端子１９４および第８中継端子１９８とを備える。

接続ユニット３００は、第１ユニット側端子３１１、第２ユニット側端子３１２と、第３ユニット側端子３１３および第４ユニット側端子３１４の４つの端子を備える。第１ユニット側端子３１１および第３ユニット側端子３１３と、第２ユニット側端子３１２および第４ユニット側端子３１４は、それぞれ隣り合って設けられる。この接続ユニット３００において、第１ユニット側端子３１１は、第２ユニット側端子３１２と例えば抵抗３２１を含む配線で電気的に接続され、第３ユニット側端子３１３は、第４ユニット側端子３１４と例えば抵抗３２２を含む配線で電気的に接続される。なお、接続ユニット３００は、抵抗３２１および抵抗３２２を有しない形態であってもよい。

接続部品１０６を用いて第１伝送路および第２伝送路を形成する場合、接続ユニット３００は、接続部品１０６の図１７に「Ｘ」で示す位置に配される。このとき、接続ユニット３００の第１ユニット側端子３１１、第２ユニット側端子３１２、第３ユニット側端子３１３および第４ユニット側端子３１４は、それぞれ接続部品１０６の第1中継端子１９１、第２中継端子１９２、第３中継端子１９３および第４中継端子１９４とそれぞれ当接する。これにより、接続ユニット３００は、第1中継端子１９１および第２中継端子１９２の間、および第３中継端子１９３および第４中継端子１９４の間をそれぞれ接続する。なお、この場合、第１ユニット側端子３１１と第２ユニット側端子３１２との間の抵抗３２１を含む配線が例えば上記第１接続部１１６、１２１、１２６、１２８に対応し、第３ユニット側端子３１３と第４ユニット側端子３１４との間の抵抗３２２を含む配線が例えば上記第２接続部１１７、１２２、１２７、１２９に対応する。

これに対し、接続部品１０６を用いて第３伝送路および第４伝送路を形成する場合、接続ユニット３００は、接続部品１０６の図１７に「Ｙ」で示す位置に配される。このとき、接続ユニット３００の第１ユニット側端子３１１、第２ユニット側端子３１２、第３ユニット側端子３１３および第４ユニット側端子３１４は、それぞれ接続部品１０６の第５中継端子１９５、第８中継端子１９８、第７中継端子１９７および第６中継端子１９６とそれぞれ当接する。これにより、接続ユニット３００は、第５中継端子１９５および第８中継端子１９８の間、および第６中継端子１９６および第７中継端子１９７の間をそれぞれ接続する。なお、この場合、第１ユニット側端子３１１と第２ユニット側端子３１２との間の抵抗３２１を含む配線が例えば上記第３接続部１１８、１２３に対応し、第３ユニット側端子３１３と第４ユニット側端子３１４との間の抵抗３２２を含む配線が例えば上記第４接続部１１９、１２４に対応する。

このように、接続部品１０６は、第１伝送路および第２伝送路を形成する状態と第３伝送路および第４伝送路を形成する状態とを、接続ユニット３００の配置替えにより、容易に実現することができる。

図１９は、本発明の他の実施形態に係る回路基板１１の構成を示す図である。回路基板１１は、絶縁性の基板１６上の複数の配線５１、５２、５３、５４、５５、５６、５７、５８間を接続する接続部品２００を備える。接続部品２００は、第１の辺２２１と、当該第１の辺２２１と平行な第２の辺２２２と、第１の辺２２１および第２の辺２２２に隣接する第３の辺２２３とを有する略方形状のチップ基板２１０を有する。

複数の配線５１、５２、５３、５４、５５、５６、５７、５８のうちの配線５１、５３、５５、５７は、それぞれ接続部品２００におけるチップ基板２１０の第１の辺２２１に沿って設けられた複数の第１端子２３１、２３３、２３５、２３７に接続する。また、配線５２、５４、５６、５８は、それぞれ接続部品２００におけるチップ基板２１０の第２の辺２２２に沿って設けられた複数の第２端子２３２、２３４、２３６、２３８に接続する。

接続部品２００において、複数の第１端子２３１、２３３、２３５、２３７と複数の第２端子２３２、２３４、２３６、２３８とは１対１に対応する。すなわち、図１９に示すように、第１端子２３１、２３３、２３５、２３７は、チップ基板２１０の内部において、それぞれ対応する第２端子２３２、２３４、２３６、２３８と接続部２４１、２４２、２４３、２４４を介して接続する。

これら複数の接続部２４１、２４２、２４３、２４４の各々は、当該複数の接続部２４１、２４２、２４３、２４４の他の少なくとも１つと交差する。具体的には、図１９に示すように、接続部２４１は接続部２４２と交差し、接続部２４３は接続部２４４と交差する。また、複数の接続部２４１、２４２、２４３、２４４のうち少なくとも互いに交差する接続部同士は、基板１６に直交する方向において離間する。すなわち、接続部２４１は、チップ基板２１０における基板１６に直交する方向において接続部２４２と離間する。また、接続部２４３は、当該方向において接続部２４４と離間する。このような構成により、接続部品２００は、容易に複数のクロス配線を一括して形成することができる。

複数の配線５１、５２、５３、５４、５５、５６、５７、５８が図１６に示すように配された回路基板１１において、例えば配線５１および配線５３をそれぞれ配線５２および配線５４に接続し、配線５５および配線５７をそれぞれ配線５６および配線５８に接続したい場合に、各配線と接続部品２００の各端子とを上記のように接続することにより、互いに交差する複数の伝送路を容易に形成することができる。

図２０は、回路基板１１の他の例の構成を示す図である。図２０に示す回路基板１１において、図１９に示す回路基板１１と同じ構成については同じ符号を付して説明を省略する。図２０に示す回路基板１１は、絶縁性の基板１６上の複数の配線５１、５２、５３、５４、５５、５６、５７、５８間を接続する接続部品２０１を備える。

複数の配線５１、５２、５３、５４、５５、５６、５７、５８のうちの配線５１、５３、５５、５７は、それぞれ接続部品２０１におけるチップ基板２１０の第１の辺２２１に沿って設けられた複数の第１端子２３１、２３３、２３５、２３７に接続する。また、配線５２、５４、５６、５８は、それぞれ接続部品２０１におけるチップ基板２１０の第２の辺２２２に沿って設けられた複数の第２端子２３２、２３４、２３６、２３８に接続する。

接続部品２０１において、図２０に示すように、第１端子２３１、２３３、２３５、２３７は、チップ基板２１０の内部において、それぞれ対応する第２端子２３２、２３４、２３６、２３８と接続部２４６、２４７、２４８、２４９を介して接続する。接続部品２０１は、このように、第１端子２３１、２３３、２３５、２３７を第３の辺２２３に近い順に、第２端子２３２、２３４、２３６、２３８を当該第３の辺２２３から遠い順に接続部２４６、２４７、２４８、２４９を介して接続する。なお、図２０に示すように、接続部品２０１の複数の接続部２４６、２４７、２４８、２４９の各々は、当該複数の接続部２４６、２４７、２４８、２４９の他の少なくとも１つと交差する。

このように、回路基板１１において、複数の配線５１、５２、５３、５４、５５、５６、５７、５８を介して複数ビットの信号を伝送するときに、配線５１、５３、５５、５７をそれぞれ配線５２、５４、５６、５８と接続する場合に、これらの配線を接続部品２０１の各端子に上記のように接続することにより、互いに交差する複数の伝送路を容易に実現することができる。なお、接続部品２０１は、チップ基板２１０における回路基板１１に直交する方向（図２０の紙面に直交する方向）において複数の層を有してもよい。また、この場合、複数の接続部２４６、２４７、２４８、２４９の各々は、当該複数の層のうちの異なる層に設けられることが好ましい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

本発明の実施形態に係る回路基板１０の構成を示す図である。回路基板１０の接続部品１００近傍を拡大して示す図である。回路基板１０の接続部品１００近傍を拡大して基板１５の裏面側から見た図である。図２のＡ−Ａ'断面を矢印の方向から見た断面図である。図２のＢ−Ｂ'断面を矢印の方向から見た断面図である。接続部品１００の回路構成を示す図である。接続部品１００の他の例である接続部品１０１の拡大上面図である。接続部品１０１の拡大下面図である。接続部品１００のさらに他の例である接続部品１０２の拡大上面図である。接続部品１０２の拡大下面図である。接続部品１００の回路構成の他の例を示す図である。接続部品１００のさらに他の例である接続部品１０３の拡大上面図である。図１２のＣ−Ｃ'断面を矢印の方向から見た断面図である。接続部品１００のさらに他の例である接続部品１０４の拡大上面図である。接続部品１０４の拡大下面図である。接続部品１００のさらに他の例である接続部品１０５の回路構成を示す図である。本発明の他の実施形態に係る回路基板１１の構成を示す図である。本発明の他の実施形態に係る回路基板１１の構成を示す図である。本発明の他の実施形態に係る回路基板１１の構成を示す図である。回路基板１１の他の例の構成を示す図である。

符号の説明

１０、１１回路基板
１５、１６基板
２１第１デバイス
３１第１のデバイス端子
３２第２のデバイス端子
２２第２デバイス
３３第３のデバイス端子
３４第４のデバイス端子
４１第１配線
４２第２配線
４３第３配線
４４第４配線
５１、５２、５３、５４、５５、５６、５７、５８配線
８１ＧＮＤパターン
１００、１０１、１０２、１０３、１０４、１０５、１０６接続部品
１１０、１１１チップ基板
１１６、１２１、１２６、１２８第１接続部
１１７、１２２、１２７、１２９第２接続部
１１８、１２３第３接続部
１１９、１２４第４接続部
１３１第１端子
１３２第２端子
１３３第３端子
１３４第４端子
１３５第５端子
１３６第６端子
１３７第７端子
１３８第８端子
１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８接合部
１５１、１５２抵抗
１５３、１５４インピーダンス
１５５第１入力側抵抗
１５６第２入力側抵抗
１６１第１切替部
１６２第２切替部
１７１、１７３第１共通伝送路
１７２、１７４第２共通伝送路
１７６第1非共通伝送路
１７７第２非共通伝送路
１７８第３非共通伝送路
１７９第４非共通伝送路
１８０中間層
１８３ＧＮＤ接続部
１８５基準電位
１９１第1中継端子
１９２第２中継端子
１９３第３中継端子
１９４第４中継端子
１９５第５中継端子
１９６第６中継端子
１９７第７中継端子
１９８第８中継端子
２００、２０１接続部品
２１０チップ基板
２２１第１の辺
２２２第２の辺
２２３第３の辺
２３１、２３３、２３５、２３７第１端子
２３２、２３４、２３６、２３８第２端子
２４１、２４２、２４３、２４４、２４６、２４７、２４８、２４９接続部
３００接続ユニット
３１１第１ユニット側端子
３１２第２ユニット側端子
３１３第３ユニット側端子
３１４第４ユニット側端子
３２１、３２２抵抗

Claims

基板上に搭載され、前記基板上の配線間を接続する接続部品であって、
前記基板上に設けられた第１配線および第２配線の間を接続することにより、前記第１配線および前記第２配線を含む第１伝送路を形成する第１接続部と、
前記基板上において前記第１伝送路に対し異なる側に設けられた第３配線および第４配線の間を接続することにより、前記第３配線および前記第４配線を含み前記第１伝送路と交差する第２伝送路を形成する第２接続部と
を備える接続部品。
前記第１接続部および前記第２接続部は、互いに交差する請求項１に記載の接続部品。
チップ基板と、
前記第１配線に接続される第１端子と、前記第２配線に接続される第２端子と、前記第３配線に接続される第３端子と、前記第４配線に接続される第４端子と
をさらに備え、
前記第１端子および前記第３端子は、互いに隣り合って設けられ、
前記第２端子および前記第４端子は、互いに隣り合って設けられ、
前記第１端子および前記第４端子は、前記チップ基板を挟んで対向して設けられ、
前記第２端子および前記第３端子は、前記チップ基板を挟んで対向して設けられる
請求項２に記載の接続部品。
前記第１接続部は、前記チップ基板の上面側で前記第１端子および前記第２端子の間を接続し、
前記第２接続部は、前記チップ基板の下面側で前記第３端子および前記第４端子の間を接続する
請求項３に記載の接続部品。
前記第１接続部は、前記第１端子に対して信号を出力する出力側デバイスの、前記第２配線に対する出力インピーダンスを整合させるべく定められた大きさの抵抗値を有し、
前記第２接続部は、前記第３端子に対して信号を出力する出力側デバイスの、前記第４配線に対する出力インピーダンスを整合させるべく定められた大きさの抵抗値を有する請求項４に記載の接続部品。
前記チップ基板は、前記基板上のＧＮＤパターンに接続される導電性の中間層を有し、
前記第１接続部は、前記第１配線および前記第２配線と同一の特性インピーダンスを有し、
前記第２接続部は、前記第３配線および前記第４配線と同一の特性インピーダンスを有する請求項４に記載の接続部品。
前記第１接続部と基準電位との間に設けられ、前記第1端子に接続される前記第1配線と前記第２配線に接続されて前記第２配線から信号が入力される入力側デバイスの入力インピーダンスを整合するべく定められた大きさのインピーダンスを有する第１入力側抵抗と、
前記第２接続部と基準電位との間に設けられ、前記第３端子に接続される前記第３配線と前記第４配線に接続されて前記第４配線から信号が入力される前記入力側デバイスの入力インピーダンスを整合するべく定められた大きさのインピーダンスを有する第２入力側抵抗と、
をさらに備える請求項４に記載の接続部品。
前記第１伝送路および前記第２伝送路を形成しない場合において、前記第１配線および前記第４配線の間を接続することにより、前記第１配線および前記第４配線を含む第３伝送路を形成する第３接続部と、
互いに交差する前記第１伝送路および前記第２伝送路を形成しない場合において、前記第２配線および前記第３配線の間を接続することにより、前記第２配線および前記第３配線を含み前記第３伝送路と並行する第４伝送路を形成する第４接続部と
をさらに備える請求項１に記載の接続部品。
前記第１接続部および前記第３接続部は、少なくとも一部において共通する第１共通伝送路を有し、
前記第２接続部および前記第４接続部は、少なくとも一部において共通する第２共通伝送路を有する
請求項８に記載の接続部品。
前記第１伝送路および前記第２伝送路を形成する場合において、前記第１配線に接続される第１端子、前記第２配線に接続される第２端子、前記第３配線に接続される第３端子、および前記第４配線に接続される第４端子と、
前記第３伝送路および前記第４伝送路を形成する場合において、前記第１配線に接続される第５端子、前記第２配線に接続される第６端子、前記第３配線に接続される第７端子、および前記第４配線に接続される第８端子と、
をさらに備え、
前記第１接続部は、前記第１端子および前記第２端子の間を接続し、
前記第２接続部は、前記第３端子および前記第４端子の間を接続し、
前記第３接続部は、前記第５端子および前記第６端子の間を接続し、
前記第４接続部は、前記第７端子および前記第８端子の間を接続する
請求項９に記載の接続部品。
当該接続部品は、
第１の配置において前記基板上に搭載された場合に、前記第１端子、前記第２端子、前記第３端子、および前記第４端子が前記第１配線、前記第２配線、前記第３配線、および前記第４配線に接続し、
前記第１の配置に対し、向きおよび位置の少なくとも一方が異なる第２の配置において前記基板上に搭載された場合に、前記第５端子が前記第１端子と同じ位置において前記第１配線に接続し、前記第６端子が前記第４端子と同じ位置において前記第４配線に接続し、前記第７端子が前記第３端子と同じ位置において前記第２配線に接続し、前記第８端子が前記第２端子と同じ位置において前記第２配線に接続する
請求項１０に記載の接続部品。
当該接続部品は、前記基板上で前記第１の配置に対し当該接続部品を９０度回転させた第２の配置において前記基板上に搭載された場合に、前記第５の端子が前記第１端子と同じ位置において前記第１配線に接続し、前記第６の端子が前記第５端子と同じ位置において前記第４配線に接続し、前記第７端子が前記第３端子と同じ位置において前記第３配線に接続し、前記第８端子が前記第２端子と同じ位置において前記第２配線に接続する請求項１１に記載の接続部品。
前記第１配線に接続される第１端子と、前記第２配線に接続される第２端子と、前記第３配線に接続される第３端子と、前記第４配線に接続される第４端子と
前記第１端子にそれぞれ接続される第1中継端子および第５中継端子と、前記第２端子にそれぞれ接続される第２中継端子および第６中継端子と、前記第３端子にそれぞれ接続される第３中継端子および第７中継端子と、前記第４端子にそれぞれ接続される第４中継端子および第８中継端子と、
前記第１伝送路および前記第２伝送路を形成する場合において、前記第1中継端子および前記第２中継端子の間、および前記第３中継端子および前記第４中継端子の間をそれぞれ接続し、前記第３伝送路および前記第４伝送路を形成する場合において、前記第５中継端子および前記第８中継端子の間、および前記第６中継端子および前記第７中継端子の間をそれぞれ接続する接続ユニットと
をさらに備える請求項８に記載の接続部品。
基板上に搭載され、前記基板上の複数の配線間を接続する接続部品であって、
複数の第１端子と、
前記複数の第１端子と１対１に対応する複数の第２端子と、
前記複数の第１端子および前記複数の第２端子と１対１に対応し、対応する前記第１端子および前記第２端子の間をそれぞれ接続する複数の接続部と
を備え、
前記複数の接続部の少なくとも１つを含む伝送路は、前記複数の接続部の他の少なくとも１つを含む伝送路と交差する接続部品。
前記複数の接続部の各々は、前記複数の接続部の他の少なくとも１つと交差する請求項１４に記載の接続部品。
前記複数の接続部のうち少なくとも互いに交差する接続部同士は、前記基板に直交する方向において離間する請求項１５に記載の接続部品。
当該接続部品は、前記基板に直交する方向において複数の層を有し、
前記複数の接続部の各々は、前記複数の層のうちの異なる層に設けられる請求項１６に記載の接続部品。
第１の辺と、前記第１の辺と平行する第２の辺と、前記第１の辺および前記第２の辺に隣接する第３の辺とを有するチップ基板をさらに備え、
前記複数の第１端子は、前記チップ基板の前記第１の辺に沿って設けられ、
前記複数の第２端子は、前記チップ基板の前記第２の辺に沿って設けられ、
前記複数の接続部は、前記第３の辺に近い順に選択したそれぞれの前記第１端子と、前記第３の辺から遠い順に選択したそれぞれの前記第２端子とを接続する
請求項１４に記載の接続部品。
回路基板であって、
基板と、
第１のデバイス端子および第３のデバイス端子を有する第１デバイスと、
前記第１のデバイス端子に接続され、前記基板上において延伸する第１配線と、
前記第３のデバイス端子に接続され、前記基板上において延伸する第３配線と、
第２のデバイス端子および第４のデバイス端子を有する第２のデバイスと、
前記第２のデバイス端子に接続され、前記基板上において延伸する第２配線と、
前記第４のデバイス端子に接続され、前記基板上において延伸する第４配線と、
前記第１配線および前記第２配線と、前記第３配線および前記第４配線とをそれぞれ接続する接続部品と、
を備え、
前記接続部品は、前記第１配線および前記第２配線の間を直列に接続することにより、前記第１配線および前記第２配線を含む第１伝送路を形成する第１接続部と、
前記基板上において前記第１伝送路に対し異なる側に設けられた第３配線および第４配線の間を直列に接続することにより、前記第３配線および前記第４配線を含み前記第１伝送路と交差する第２伝送路を形成する第２接続部と
を有する回路基板。
前記第１デバイスは、差動信号の正側信号を前記第１のデバイス端子から出力し、前記差動信号の負側信号を前記第３のデバイス端子から出力し、
前記第２デバイスは、前記差動信号の正側信号を前記第２のデバイス端子から入力し、前記差動信号の負側信号を前記第４のデバイス端子から入力し、
前記第１配線および前記第３配線は、前記基板上において並行して配され、
前記第２配線および前記第４配線は、前記基板上において並行して配される
請求項１９に記載の回路基板。