JP2009005107A - 固定遅延ルート確認方法及び固定遅延ルート確認システム - Google Patents

Abstract

【課題】固定遅延の挿入ルートの正当性の確認を可能とし、人為的なミスを防止できる無瞬断切替方式における固定遅延ルート確認方法及び固定遅延ルート確認システムを提供する。
【解決手段】ルート１、２の冗長構成の無瞬断切替方式の受信側ノードＮｏｄｅ２における、ルート間の受信信号の位相差を制限する固定遅延２０３又は２０６を設定するルートの正当性を確認する固定遅延ルートの確認に関し、例えばルート１に固定遅延を設定して、ルート１（２）の受信信号による第１の正常性を確認し、第１の正常性の確認時に正常の場合にルート２に切り替えてルート２（１）の受信信号による第２の正常性を確認し、第２の正常性の確認時に正常でない場合にルート２に固定遅延を設定して、ルート１（２）の受信信号による第３の正常性を確認し、第３の正常性の確認時に正常の場合にルート１に切り替えてルート２（１）の受信信号による第４の正常性を確認し、確認結果を通知ないし警報する。
【選択図】図１

Description

本発明は、固定遅延ルート確認方法及びシステムに関し、特に、１＋１冗長構成の無瞬断システムにおける固定遅延ルート確認方法及び固定遅延ルート確認システムに関する。

本発明の関連技術の１＋１冗長構成のＳＤＨ（Synchronous Digital Hierarchy：同期ディジタルハイアラキー）伝送システムの無瞬断切替方式について説明する。

図１８は本発明の関連技術の無瞬断切替方式の構成を示す図である（特許文献１参照）。送信側Ｎｏｄｅ１ １０１と受信側Ｎｏｄｅ１ １０２の間に運用系と予備系の２つのルート（伝送路）１、２を備える１＋１冗長構成のＳＤＨ伝送システムにおいて、Ｎｏｄｅ１ １０１では送信信号にＪ１(パストレース)バイトを挿入し、Ｎｏｄｅ１ １０２では位相比較部２０３によりＪ１バイトによる６４フレームの同期を利用して両ルートの位相比較を行い、検出した位相差により各ルートに遅延を与えるメモリ２３１、２３２の読み出し位相を自動調整して位相合わせを行い、切り替え部２３３でルートの無瞬断切替を可能とするものである。

しかしながら、このようなＪ１バイトによる６４マルチフレームの同期を用いた位相合わせ方式では、６４マルチフレームの半分の３２フレームまでしか正しい位相差の判定を行うことができなかった（同特許文献１、図３、段落０００４等参照）。

そこで、短い側のルートにオフセットとなる固定遅延を入れて両ルートの位相差が３２フレーム以内に収まるように制御端末から制御し、正しい位相差の判定を可能にすることが考えられる。次にこの固定遅延挿入方法について説明する。

図１９は本発明の関連技術の無瞬断システムの構成を示す図である。ＳＤＨ光伝送装置を構成するＮｏｄｅ１ １０１とＮｏｄｅ２ １０２の間にルート１及びルート２の伝送路を備える１＋１冗長構成のＳＤＨ伝送システムの構成例であり、Ｎｏｄｅ１にはマルチフレーム生成部２０２を備え、Ｎｏｄｅ２には各ルート１、２に固定遅延メモリ２０３、２０６の挿入の有無を切替制御するスイッチＳＷ２０４、２０７を設け、ＳＷ２０４、２０７の出力をそれぞれ自動調整メモリ２０５、２０８を介してパス切替スイッチ２０９に接続し、制御端末１０４からオペレータ１０３により各Ｎｏｄｅ１とＮｏｄｅ２を操作することで無瞬断切替の制御を可能に構成したものである。

この無瞬断システムでは入力側にＳＤＨアナライザ４０１、出力側にＳＤＨアナライザ４０２を備えており、このＳＤＨアナライザ４０１、４０２は、ＳＤＨフォーマットで信号を入出力する試験器であり、導通試験時にデータを入出力するために用いられる。また、この無瞬断切替機能はＰＯＨ（Path Over Head）を用いていることから、データがＡＩＳ（Alarm Indication Signal）状態では無瞬断切替を行うことができないため、導通試験時にはデータをネットワークの外部から入力する必要がある。

オペレータ１０３は、固定遅延を入れるルートとその必要な遅延量を指定して制御端末１０４を操作する。この操作に基づき、制御端末１０４からの指示によりスイッチ２０４またはスイッチ２０７が動作して、ルート１またはルート２の何れか短い側のルートにオフセットとなる固定遅延を入れて両ルートの位相差を制限し、更に自動調整メモリ２０５または２０８により位相差をなくしてパス切替スイッチ２０９を切り替えることにより無瞬断切替を実現する。
特開２００３−３４８０６１号公報

前述のように、１＋１冗長構成のＳＤＨ伝送システムにおけるＪ１バイトを用いた６４マルチフレームの同期を用いた位相合わせ方式では、６４マルチフレームの半分の３２フレームまでしか正しい位相差の判定を行うことができなかった。

そこで、制御端末からの制御により短い側のルートにオフセットとなる固定遅延を入れて両ルートの位相差が３２フレーム以内に収まるようにし、正しい位相差の判定を可能に構成することが考えられるが、このような構成としても固定遅延を入れる作業はオペレータが手動で行うことになるから、間違って長い側のルートに固定遅延を入れてしまうことが起こり得る。

以上のように、無瞬断システムの受信側の位相差の判定を如何なるルート別の遅延に対しても、固定遅延の挿入により正しく判定できるようにする場合には以下の点に課題がある。

第１に、固定遅延の挿入は、オペレータが経路長を認識して手動で挿入する操作を行う必要があるため、誤って別のルートに挿入するミスを避けられないという点である。

第２に、ＳＤＨアナライザや実際のデータを接続して、データを挿入しないと無瞬断切替ができないため、固定遅延を入れたルートが正しいことを試験することができないという点である。

第３に、遅延によるルート間の信号の位相関係に適した遅延量の固定遅延を選定することができないという点である。

本発明の目的は、以上の課題を解決するものであり、固定遅延の挿入ルートの選択の正当性の確認を可能とし、人為的なミスを防止できる無瞬断システムにおける固定遅延ルート確認方法及び固定遅延ルート確認システムを提供することにある。

第１の発明の固定遅延ルート確認方法は、１＋１冗長構成の無瞬断切替方式の受信側ノードにおける、ルート間の受信信号の位相差を制限する固定遅延を設定するルートの正当性を確認する無瞬断切替方式の固定遅延ルート確認方法であって、一方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第１の正常性を確認し、第１の正常性の確認時に正常の場合に他方のルートに切り替えて第２又は第１のルートの受信信号による第２の正常性を確認し、第２の正常性の確認時に正常でない場合に他方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第３の正常性を確認し、第３の正常性の確認時に正常の場合に一方のルートに切り替えて第２又は第１のルートの受信信号による第４の正常性を確認することを特徴とする。

第２の発明の固定遅延ルート確認システムは、１＋１冗長構成の無瞬断切替方式における、受信側ノードのルート間受信信号の位相差を制限する固定遅延を設定したルートの正当性を確認する固定遅延ルート確認システムであって、一方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第１の正常性を確認する機能と、第１の正常性の確認時に正常の場合に他方のルートに切り替えて第２又は第１のルートの受信信号による第２の正常性を確認する機能と、第２の正常性の確認時に正常でない場合に他方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第３の正常性を確認する機能と、第３の正常性の確認時に正常の場合に一方のルートに切り替えて第２又は第１のルートの受信信号による第４の正常性を確認する機能と、を備えることを特徴とする。

本発明によれば、冗長構成の両方のルートに順番に固定遅延を入れてデータを通し、エラー（ＥＲＲ）の有無等で両方のルートの受信信号の正常性を確認することにより、固定遅延を入れたルートが正しいか否かを確認することが可能である。

また、試験パタンを使用してパス切替時のＥＲＲの有無等を確認することにより、無瞬断切替の正常性をも確認することが可能である。

（実施形態１）
（構成の説明）
本発明の無瞬断切替方式における固定遅延ルート確認方法及び固定遅延ルート確認システムの一実施形態の構成について説明する。
図１は、本発明の第１の実施形態１を示す図である。本発明の概要構成を示す実施形態であり無瞬断システムの構成と固定遅延の設定方法及び正常性の確認を行う構成を示すものである。

本実施形態１は、ＳＤＨ光伝送システムにおける１＋１パス冗長構成の無瞬断切替方式において、各ルートの間の有限である位相差の吸収範囲を増やすために、片側のルート（伝送路）にあらかじめ固定量の遅延（メモリ）を挿入して位相差をオフセットすることを可能とし、オフセットを挿入するルートの人為的な誤りを防ぐため、オペレータによる片側のルートへの遅延のオフセット挿入の操作に連動して、装置が自動的に正常性確認試験を行う手段を提供する。

Ｎｏｄｅ１ １０１とＮｏｄｅ２ １０２はＳＤＨ光伝送装置であり、Ｎｏｄｅ１ １０１とＮｏｄｅ２ １０２は現用系及び予備系を構成する２つのルート１１１、１１２の伝送路で接続され、Ｎｏｄｅ１ １０１とＮｏｄｅ２ １０２は、人間であるオペレータ１０３が操作するコンピュータ等の端末の制御端末１０４に接続された制御部（１）２１１及び制御部（２）２１２により制御される。
以下、各部の機能を説明する。

Ｎｏｄｅ１の試験パタン生成部２０１は、試験パタンを生成しデータとして挿入する。また、Ｎｏｄｅ１のマルチフレーム生成部２０２は、６４マルチフレームを生成し、ＳＤＨ信号の特定のＰＯＨバイトであるＪ１バイトに挿入する。

ルート１ １１１とルート２ １１２は光ファイバを用いた伝送路であり、経路の長さはルートによって異なる。Ｎｏｄｅ２ １０２の固定遅延２０３は、経路の長さの相違による生じる信号の位相差を制限するため、メモリを用いてルート１のデータを固定的に遅延させるメモリであり、固定遅延２０６は同様にメモリを用いてルート２のデータを固定的に遅延させるメモリである。

スイッチ２０４は、オペレータ１０３の指示に基づき、ルート１に固定遅延２０３を通したデータを使うか否かを切替するスイッチであり、スイッチ２０７は、同様にオペレータ１０３の指示に基づき、ルート２に固定遅延２０６を通したデータを使うか否かを切替えるスイッチである。

自動調整メモリ２０５及び自動調整メモリ２０８は、メモリを用いてそれぞれのルートのデータを可変遅延させてルート１、２の距離差による位相差を自動調整する機能を有し、ルート１とルート２の６４マルチフレームの位相差の検出結果を元にフレーム単位での位相差を算出し、経路長さの短い方のルートのデータに対して、それぞれ自動的に遅延を与えることにより、パス切替スイッチ２０９に入力するルート１とルート２のデータの位相を合わせる機能を有する。

パス切替スイッチ２０９は、ＳＤＨにおけるパスレベルでの切り替えを行う切替スイッチであり、試験パタンＥＲＲ検出部２１０は、試験パタンのエラー有無を検出する。

オペレータ１０３が制御端末１０４に対し、ルート１とルート２の距離の比較により短いルートに対して位相差をオフセットするための固定量の遅延挿入設定を行うコマンド操作を行うと、制御部（２）２１２は制御端末１０４から固定遅延を入れる指示、パス切替の指示及び正常性の確認の指示を受け、制御部（１）２１１は制御端末１０４からＮｏｄｅ１の試験パタン生成部２０１から試験パタンの挿入の指示を受け、制御部（２）２１２は所定のシーケンスによりＮｏｄｅ２を制御するとともに、制御部（１）２１１はＮＯＤＥ（１）２０１を制御する。

具体的には制御部（２）２１２は、所定のシーケンスによりスイッチ２０４とスイッチ２０７を操作し、片方のルートずつ順番に固定遅延を入れて、それに合わせてパス切替スイッチ２０９の切替操作を行い、試験パタンＥＲＲ検出部２１０でそれぞれのルートに固定遅延を入れたときに挿入された試験パタンによりＥＲＲ有無を検出し、例えばオペレータが指定したルート１に固定遅延を設定して、ルート１（又は２）の受信信号による正常性を確認し、正常の場合にルート２（又は１）に切り替えてルート２の受信信号による正常性を確認し、正常でない場合にルート２（又は１）に固定遅延を設定して、ルート１（又は２）の受信信号による正常性を確認し、正常の場合にルート１（又は２）に切り替えてルート２（又は１）の受信信号による正常性を確認し、それぞれ確認結果をオペレータ１０３等に通知ないし警告して固定遅延の設定ルートの正当性を確認する。

以上のように、オペレータ１０３による固定遅延の挿入設定時の方向（挿入ルート）の誤りを防ぐため、オペレータからの操作にあわせて、制御部（１）２１１と制御部（２）２１２において、自動的に順番に両方のルートに固定遅延を入れ、試験パタンを挿入し、試験パタンによるエラー確認の制御を行って導通の確認を行うことにより、固定遅延挿入設定のルート誤りを防ぐことが可能である。

（実施形態２）
次に、本発明の無瞬断切替方式における固定遅延ルート確認方法及び固定遅延ルート確認システムのより具体的な第２の実施形態２について詳細に説明する。

本発明の第２の実施形態２も無瞬断システムの固定遅延ルート確認システムとしての図１に示すＳＤＨ光伝送装置を構成するＮｏｄｅ１ １０１及びＮｏｄｅ２ １０２と、両Ｎｏｄｅ１、２間を接続する２つのルートの光信号の伝送路からなる基本構成を備えている。また、オペレータ１０３は制御端末１０４を操作し、制御部（１）２１１及び制御部（２）２１２は両方のＮｏｄｅ１ １０１及びＮｏｄｅ２ １０２を制御する。本実施形態２でも固定遅延の挿入時はオペレータ１０３の人間がコマンド操作により距離が短いルートに対して位相差をオフセットするための固定遅延挿入設定を行う例で以下説明する。

次に、本実施形態２のＮｏｄｅ１ １０１及びＮｏｄｅ２ １０２の詳細構成を説明する。
図２は、本実施形態２のＮｏｄｅ１ １０１の一般的なＳＤＨ光伝送装置の構成を示す図である。同図に示すようにＮｏｄｅ１ １０１は、ＳＤＨインタフェース終端部１２１、無瞬断機能挿入部１２５、クロスコネクト部１２２及びＳＤＨインタフェース生成部１２３、１２４を備える。各部の機能は以下のとおりである。

ＳＤＨインタフェース終端部１２１は、外部から入力する光信号に対する光ＳＤＨインタフェースの光電気変換とＳＤＨフレームの終端し、装置内部はＳＤＨパスレベルでの処理を行う。

無瞬断機能挿入部１２５は、マルチフレームの挿入と試験パタンの挿入機能を有する。この機能については図４を用いて詳細に説明する。

クロスコネクト部１２２は、ＳＤＨインタフェース終端部からの信号を分岐して、ルート１用のＳＤＨインタフェース生成部１２３とルート２用のＳＤＨインタフェース生成部１２４に信号を出力する。

ＳＤＨインタフェース生成部１２３は、ＳＤＨフレームを生成し、電気光変換を行い、装置からルート１用の光ＳＤＨインタフェース信号を出力する。ＳＤＨインタフェース生成部１２４は、ＳＤＨフレームを生成し、電気光変換を行い、装置からルート２用の光ＳＤＨインタフェース信号を出力する。

なお、図２のＳＤＨインタフェース終端部、ＳＤＨインタフェース生成部は当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。また、Ｎｏｄｅ１ １０１の信号の受信方向については、ルート１、ルート２から逆に受信する方向もあるが、ここでは省略する。

図３は、本実施形態２のＮｏｄｅ２ １０２の一般的なＳＤＨ光伝送装置の構成を示す図である。同図に示すようにＮｏｄｅ２ １０２は、ＳＤＨインタフェース終端部１４１、１４２、クロスコネクト部１４３、無瞬断切替機能部１４４及びＳＤＨインタフェース生成部１４５から構成される。各部の機能は以下のとおりである。

ＳＤＨインタフェース終端部１４１は、ルート１からの信号に対する光ＳＤＨインタフェースの光電気変換とＳＤＨフレームの終端の処理を行う。ＳＤＨインタフェース終端部１４２は、ルート２からの信号に対する光ＳＤＨインタフェースの光電気変換とＳＤＨフレームの終端の処理を行う。

クロスコネクト部１４３は、ＳＤＨインタフェース終端部１４１とＳＤＨインタフェース終端部１４２の出力を無瞬断切替機能部１４４に出力することでパス切替対象となる信号をつなぐ処理を行う。装置内部はＳＤＨパスレベルでの処理を行う。

無瞬断切替機能部１４４は、装置から光ＳＤＨインタフェース信号を出力する機能を有する。この機能については図５により詳細に説明する。

ＳＤＨインタフェース生成部１４５は、ＳＤＨフレームを生成し、電気光変換を行う。

なお、図３のＳＤＨインタフェース終端部、ＳＤＨインタフェース生成部は当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。Ｎｏｄｅ２ １０２の信号の送信方向については、ルート１、ルート２に逆に送信する方向もあるが、ここでは省略する。

また、図２、３に関連して、Ｎｏｄｅ１ １０１については、ネットワークの外部から入力し、Ｎｏｄｅ２ １０２に送出する方向のみを示し、Ｎｏｄｅ２ １０２については、ネットワークから外部に出力する方向のみを示しているが、実際には、逆方向の信号も存在しているが、逆方向の構成と動作は同じであるからその説明は省略する。

次に、図２、３に示す無瞬断機能挿入部１２５及び無瞬断切替機能部１４４の構成を詳細に説明する。

図４は、本実施形態２のＮｏｄｅ１ １０１の無瞬断機能挿入部１２５の構成を示す図である。制御部（１）２１１により制御される試験パタン生成部２０１、試験データ挿入部１７２、マルチフレーム生成部２０２及びマルチフレーム挿入部１７３から構成される。各部の機能は以下のとおりである。

マルチフレーム生成部２０２は、Ｎｏｄｅ２側で無瞬断切替を行うためのルート１とルート２の位相差を測る基準となる６４マルチフレームを生成する。

マルチフレーム挿入部１７３は、ＳＤＨパスにおけるＰＯＨのＪ１バイト位置に、マルチフレーム生成部２０２の出力を挿入する。

試験パタン生成部２０１は、データとして試験パタンを生成する。試験パタンにはＰＮパタンを用いるが、パタンのリセットタイミングを６５フレーム以上として、切替の正常性を確認するため、隣接フレームでフレーム位相に対して同じタイミングで同じパタンがないことが必要である。

試験データ挿入部１７２は、通常のデータと試験パタン生成部２０１が出力するパタンを切替出力する。試験実施時に制御部（１）２１１からの指示により試験パタン生成部２０１から出力するパタンをデータとして挿入する。

図５は、本実施形態２のＮｏｄｅ２ １０２の無瞬断切替機能部１４４の構成を示す図である。固定遅延メモリ２０３、２０６、制御部（２）２１２により制御されるスイッチ２０４、２０７とマルチフレーム終端部１５１、１６１、自動調整メモリ２０５、２０８、位相差検出部１６２、メモリ読み出し制御部１５６、制御部（２）２１２により制御されるパス切替スイッチ２０９及び試験パタンＥＲＲ検出部２１０から構成される。各部の機能は以下のとおりである。

固定遅延メモリ２０３はメモリで構成され、ルート１のデータを一定量遅延させ、固定遅延メモリ２０６はメモリで構成され、ルート２のデータを一定量遅延させる。

スイッチ２０４は、ルート１のデータを固定遅延メモリ２０３を通したデータと固定遅延メモリ２０３を通していないデータの何れかを選択する。スイッチ２０７は、ルート２のデータを固定遅延メモリ２０６を通したデータと固定遅延メモリ２０６を通していないデータの何れかを選択する。

マルチフレーム終端部１５１は、ルート１で伝送されてきたデータのマルチフレームを終端し位相を抽出する。マルチフレーム終端部１６１は、ルート２で伝送されてきたデータのマルチフレームを終端し、位相を抽出する。

自動調整メモリ２０５は、スイッチ２０４で選択されたルート１のデータを蓄積し、メモリ読み出し制御部１５６からの読み出し制御によりスイッチ２０４で選択されたデータを遅延することができる。自動調整メモリ２０８は、スイッチ２０７で選択されたルート２のデータを蓄積し、メモリ読み出し制御部１５６からの読み出し制御によりスイッチ２０７で選択されたデータを遅延することができる。

位相差検出部１６２は、ルート１とルート２のマルチフレームの位相をもとに位相差を検出する。ルート１とルート２の位相差からどちらのルートからのデータが遅く到着したかを判定して、その差をフレーム単位で検出する。検出した位相差情報をメモリ読み出し制御部１５６に出力する。

メモリ読み出し制御部１５６は、位相差検出部１６２からの位相差情報をもとに、自動調整メモリ２０５又は自動調整メモリ２０８の読み出しタイミングを制御し、早く到着したルートのデータをメモリに蓄積した後読み出すことで遅延させ、遅れて到着したルートのデータと位相を一致させる制御を行う。

パス切替スイッチ２０９は、ＳＤＨにおけるパスレベルでの切替スイッチであり、自動調整メモリ２０５、２０８によりルート１とルート２のデータの位相が合っている状態でデータを切り替えることで無瞬断でデータ切り替えを行うことができる。

制御部（２）２１２は、制御端末１０４によるオペレータ１０３からの指示によりスイッチ２０４、２０７を制御し、固定遅延メモリ２０３、２０６を使用するか否かを制御するとともに、オペレータ１０３から指示によりパス切替スイッチ２０９の切り替えを制御する。

試験パタンＥＲＲ検出部２１０は、制御端末１０４によるオペレータ１０３から指示により図５に示す固定遅延メモリ２０３又は２０６を入れる指示を受けると、図４に示す制御部（１）２１１は、所定のシーケンスにより試験パタンの挿入を行い、スイッチ２０４、２０７で選択されパス切替スイッチ２０９により選択されたルートの試験パタンによりエラー有無を検出する。
以上の構成により、オペレータ１０３が制御端末１０４より固定遅延を入れる操作を行った場合に、試験パタンの挿入機能と試験パタンのＥＲＲ検出機能等により、シーケンスによる固定遅延の挿入、試験パタンの挿入、切替の実行、試験結果の確認といった一連の動作試験の制御を行い、固定遅延の設定ルート等の正常性の確認を行うことにより、人為的なミスを防ぐ。

（動作の説明）
次に図１〜５の構成及び図６〜９のタイムチャートにより実施形態２の無瞬断システムの動作を説明する。

図６は、スイッチ２０４、２０５で固定遅延メモリを通さないルート１のデータを選択した場合のマルチフレーム位相を示す図である。スイッチ２０４がＢ側を選択し、スイッチ２０７もＢ側を選択しているときに、マルチフレーム終端部１５１とマルチフレーム終端部１６１が検出するマルチフレーム位相を示している。

この例ではルート１とルート２の位相差は、６４マルチフレームの半分である３２フレーム以下として、ルート１の距離がルート２に比べて短い場合である。

図６の位相関係から位相差検出部１６２は、ルート１の位相が前にあると判定して、ルート１とルート２の位相差により距離の差を計測する。その結果をメモリ読み出し制御部１５６に伝え、メモリ読み出し制御部１５６は、ルート１側の自動調整メモリ２０５からの読み出しを位相差分遅らせて読み出すように制御することでデータに遅延を与える。また、ルート２は遅延無しで、書き込み後、すぐに読み出しを行う。

図７は、ルート１にのみ前記位相差分の遅延を与えた場合の位相関係を示す図である。自動調整メモリ２０５からパス切替スイッチ２０９に渡す信号の位相と、自動調整メモリ２０８からパス切替スイッチ２０９に渡す信号の位相との関係を示している。このように、ルート１とルート２の位相はパス切替スイッチ２０９に入力する際には位相は一致するように制御し、位相が一致した状態でパス切替スイッチ２０９でルート１からルート２へ切り替えると信号が無瞬断で切り替えることができる。

図８は、ルート１とルート２の位相差が３２フレームを超えている場合の位相関係を示す図である。位相差検出部１６２の出力で、ルート１の距離がルート２に比べて短いが、ルート１とルート２の距離差が大きく、位相差が３２フレームを超えている場合を示している。

この場合、実際にはルート１の距離がルート２に比べて短いが、位相差検出部１６２はルート２が先に到着したと判定し、ルート１の距離がルート２に比べて長いと判定してしまう。このように位相差がマルチフレームの半分を超えている場合は、距離差を正常に判定することができない。

そこで、短い方のルートに固定的に遅延を与えて位相差をオフセットし、位相差をマルチフレームの半分以下に抑えれば、距離差を正常に判定することが可能となる。

図９は、図８に示す場合にルート１に固定遅延を与えた場合の位相関係を示す図である。図８に示す状態からルート１側のスイッチ２０４をＡ側に切替て固定遅延メモリ２０３を通した信号を選択する。ルート１の信号は後ろに動き、これによりルート１とルート２の位相差はマルチフレームの半分以内に収まるから、図６と図７に示す関係と同様になり、位相検出部１６２から得られる正常な位相差の情報により自動調整メモリの読み出しにより位相差の自動調整動作が可能となる。

しかし、固定遅延の挿入するルートを間違えると位相差をマルチフレームの半分以下に抑えることができないばかりか、信号の無瞬断切替は不可能となる。

図１０は、図８に示す状態からオペレータが誤った操作を行った場合を示す図である。オペレータが図８の状態から誤ってルート２側のスイッチ２０７をＡ側に切り替えてしまった場合、ルート２の信号は後ろに動くことで、本来のマルチフレーム長の半分に収めることができない。

本発明では、図１０のような固定遅延の挿入ルートを間違えるというような人為的なミスを防ぐとともに、最終的にどのルートに遅延を入れるかまで、人手を介さずに自動判断させることを可能とする手段を提供する。

図５に示す実施形態では、制御端末１０４と制御部（１）２１１と制御部（２）２１２がこの手段を構成する。

図１１は本発明の第２の実施形態２の動作シーケンスを示す図である。オペレータ１０３がルートを指定して固定遅延メモリを挿入する操作を行った場合の制御端末１０４と制御部（１）２１１と制御部（２）２１２が行うシーケンスを示している。

本実施形態の動作シーケンスについて、オペレータ１０３が図８に示す位相状態から一方のルート１に固定遅延を入れる操作を行った場合の動作例により図４と図５を参照して以下説明する。

まず、オペレータ１０３が制御端末１０４からルート１側に固定遅延を入れる操作を行う（ステップ３０２）。
この操作に基づいて、制御端末１０４、制御部（１）２１１及び制御部（２）２１２はそれぞれ図４に示す無瞬断機能挿入部１２５及び図５に示す無瞬断切替機能部１４４を以下のように制御する。つまり、
制御部（２）２１２は図５のルート１側のスイッチ２０４をＡ側（固定遅延）に切り替え（ステップ３０３）、ルート２側のスイッチ２０７をＢ側（通常）に切り替える（ステップ３０４）。

次に、制御部（１）２１１は図４の試験データ挿入部１７２及び試験パタン生成部２０１を制御して、試験パタン生成部２０１で試験パタンを生成させ、試験データ挿入部１７２を介して伝送路に試験パタンを挿入する（ステップ３０５）。

また、制御部（２）２１２は図５の試験パタンＥＲＲ検出部２１０により、挿入された試験パタンによるエラー（ＥＲＲ）検出を開始する（ステップ３０６）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ３０７）、もし、パス切替前にＥＲＲが検出されれば回線が異常であることをオペレータ１０３等に警告する（ステップ３１２）。また、パス切替前の状態が正常であることを確認すると（ステップ３０７）、制御部（２）２１２は図５のパス切替スイッチ２０９でパス切替を実行する（ステップ３０８）。

この後、再度、図５の試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ３０９）、ＥＲＲ無しであれば、固定遅延の挿入方向は正常と判断し、ルート１に固定遅延が設定された旨をオペレータ１０３等に通知して（ステップ３１０）、処理を終了する（ステップ３１１）。

また、ＥＲＲを確認するステップ３０９で、ＥＲＲが検出された場合は、制御部（２）２１２は固定遅延を挿入するルートを変更するため、図５のルート１側のスイッチ２０４をＢ側（通常）に切り替え（ステップ３２１）、ルート２側のスイッチ２０７をＡ側（固定遅延）に切り替える（ステップ３２２）。

制御部（１）２１１は、再び図４の試験パタン生成部２０１で試験パタンの生成を制御し、試験データ挿入部１７２を介して伝送路に試験パタンを挿入する（ステップ３２３）。また、制御部（２）２１２は図５の試験パタンＥＲＲ検出部２１０で、挿入された試験パタンによるＥＲＲ検出を開始する（ステップ３２４）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ３２５）、もし、パス切替前にＥＲＲがあれば回線が異常であることをオペレータ１０３等に警告する（ステップ３２９）。また、パス切替前の状態が正常であることを確認すると、制御部（２）２１２は図５のパス切替スイッチ２０９でパス切替を実行する（ステップ３２６）。

この後、再度、図５の試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ３２７）、ＥＲＲ無しであれば、固定遅延の挿入方向はルート２が正常と判断し、固定遅延の挿入ルートが誤りであることをオペレータ１０３に警告して（ステップ３２８）、処理を終了する。

また、ＥＲＲを確認するステップ３２７でＥＲＲが検出された場合は、正常に無瞬断切替が行えない旨をオペレータ１０３等に警告する（ステップ３３０）。

以上の動作により、オペレータ１０３のルート１への固定遅延の設定操作によるパス切替前の正常性の確認と、固定遅延の設定によるパス切替後の正常性の確認によるオペレータ１０３の前記操作の正常性の確認と、オペレータ１０３の前記操作が間違いである場合、ルート２側への固定遅延の自動的な切替設定、前記切替設定後の回線の正常性の確認と、固定遅延の切替設定によるパス切替後の正常性の確認によるオペレータ１０３に対する挿入ルートのＥＲＲ警告と、各ＥＲＲ検出の結果（ＥＲＲ）の警告等の全てが自動的に実施され、人為的な操作ミスを完全に防止することが可能となる。

（実施形態３）
以上の実施形態１、２では、オペレータ１０３が２つのルート１、２の遅延による信号の位相関係を予め予測する等により、固定遅延メモリを挿入するルートを制御端末１０４から指定する例を説明したが、実施形態１、２と同様の構成でオペレータ１０３が固定遅延メモリを挿入するルートを特定しなくても最適なルートに固定遅延メモリを自動的に挿入できるように構成することが可能である。

本実施形態３のＮｏｄｅ１及びＮｏｄｅ２の構成は実施形態１、２と同様であり、特に、無瞬断機能挿入部及び無瞬断機能切替部も図４及び図５に示す構成と同じである。

図１２は本発明の第３の実施形態３の動作シーケンスを示す図である。オペレータ１０３が制御端末１０４からルートを指定せずに固定遅延メモリを挿入する操作を行った場合の制御端末１０４と制御部（１）２１１と制御部（２）２１２が行うシーケンスを示している。本実施形態３の動作シーケンスではシーケンスに予め設定されている一方のルートに固定遅延が設定され、当該ルートへの固定遅延の設定が不適切であれば他のルートへの設定の切替を行い、適切なルートへの設定が自動的に実施される。

オペレータ１０３が図８に示す位相状態からルートを指定せずに固定遅延を入れる操作を行った場合の動作例を、図４と図５を参照して以下説明する。

まず、オペレータ１０３が制御端末１０４から固定遅延を入れる操作を行う（ステップ４０２）。
この操作に基づいて、制御部（２）２１２は動作シーケンスに予め設定されているルートに固定遅延を設定する。例えば、図５のルート１側のスイッチ２０４をＡ側（固定遅延）に切り替え（ステップ４０３）、ルート２側のスイッチ２０７をＢ側（通常）に切り替える（ステップ４０４）。

次に、制御部（１）２１１は図４の試験データ挿入部１７２及び試験パタン生成部２０１を制御して、試験パタン生成部２０１で試験パタンを生成させ、試験データ挿入部１７２を介して伝送路に試験パタンを挿入する（ステップ４０５）。また、制御部（２）２１２は図５の試験パタンＥＲＲ検出部２１０により、挿入された試験パタンによるＥＲＲ検出を開始する（ステップ４０６）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ４０７）、もし、パス切替前にＥＲＲが検出されれば回線が異常であることをオペレータ１０３等に警告する（ステップ４１２）。また、パス切替前の状態が正常であることを確認すると（ステップ４０７）、制御部（２）２１２は図５のパス切替スイッチ２０９でパス切替を実行する（ステップ４０８）。

この後、再度、図５の試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ４０９）、ＥＲＲ無しであれば、固定遅延の挿入方向は正常と判断し、ルート１に固定遅延を設定した旨をオペレータ１０３等に通知して（ステップ４１０）、処理を終了する（ステップ４１１）。

また、ＥＲＲを確認するステップ４０９で、ＥＲＲが検出された場合は、制御部（２）２１２は固定遅延を挿入するルートを変更するため、図５のルート１側のスイッチ２０４をＢ側（通常）に切り替え（ステップ４２１）、ルート２側のスイッチ２０７をＡ側（固定遅延）に切り替える（ステップ４２２）。

制御部（１）２１１は、再び図４の試験パタン生成部２０１で試験パタンの生成を制御し、試験データ挿入部１７２を介して伝送路に試験パタンを挿入する（ステップ４２３）。また、制御部（２）２１２は図５の試験パタンＥＲＲ検出部２１０で、挿入された試験パタンによるＥＲＲ検出を開始する（ステップ４２４）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ４２５）、もし、パス切替前にＥＲＲがあれば回線が異常であることをオペレータ１０３等に警告する（ステップ４３８）。また、パス切替前の状態が正常であることを確認すると、制御部（２）２１２は図５のパス切替スイッチ２０９でパス切替を実行する（ステップ４２６）。

この後、再度、図５の試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ４２７）、ＥＲＲ無しであれば、固定遅延の挿入方向はルート２が正常と判断し、ルート２に固定遅延を設定した旨をオペレータ１０３に通知して（ステップ４２８）、処理を終了する。

また、ＥＲＲを確認するステップ４２７でＥＲＲが検出された場合は、正常に無瞬断切替が行えない旨をオペレータ１０３等に警告する（ステップ４３０）。

以上の動作により、オペレータ１０３のルートを指定しない固定遅延の設定の操作に対し、何れかのルートへの固定遅延の設定と、その正常性の確認と、正常時にパス切替後のルートの正常性の確認と、パス切替後の確認による異常時に固定遅延の自動的な切替設定、その正常性の確認と、その正常時にパス切替後のルートの正常性の確認と、オペレータ１０３に対する設定ルートの通知と、各ＥＲＲ検出の結果（ＥＲＲ）の警告等の全てが自動的に実施され、人為的な操作ミスを完全に防止することが可能となる。

（実施形態４）
以上の実施形態１〜３において、２つの固定遅延メモリは一方のみが切り替えて使用されることから、単一の固定遅延メモリをスイッチ切り替えにより各ルートに挿入可能に構成することが可能である。

図１３は第４の実施形態４の単一の固定遅延メモリを用いた無瞬断切替機能部の構成を示す図である。本実施形態４では図５に示すＮｏｄｅ２の無瞬断切替機能部１４４の一方の固定遅延メモリ２０６を取り除き、ルート１及びルート２に対する切替スイッチ２１３を設け、何れかのルートに固定遅延メモリ２０３の切替挿入を可能に構成したものであり、その他の基本的回路構成は図５に示す実施形態１と同様である。

制御部（２）２１２は、例えば図１１に示す動作シーケンスにおいて、切替スイッチ２１３の切り替えとスイッチ２０４及びスイッチ２０７の切り替えを同期させて、何れかのルートに固定遅延メモリ２０３を挿入し、又は何れのルートにも挿入しないように動作させ、同シーケンスと同様の固定遅延メモリの切替挿入を行う。本実施形態３によれば、単一の固定遅延メモリ２０３の共用により回路規模を縮小させることが可能となる。なお、動作シーケンスは、オペレータ１０３による固定遅延メモリの挿入ルートの指定又は無指定のそれぞれ図１１及び図１２の動作シーケンスで動作させるように構成できる。

（実施形態５）
以上、各ルートにそれぞれ単一の固定遅延メモリを挿入可能に構成した実施形態を示したが、本発明の第５の実施形態５として、それぞれのルートに遅延量の異なる複数個の固定遅延メモリを切り替え挿入可能に構成した例を以下説明する。

図１４は本発明の第５の実施形態５の無瞬断切替機能部の構成を示す図である。本実施形態５は基本的構成が図５と同様であるが、各ルートの固定遅延メモリ２０３、２０６として、それぞれ２つの固定遅延ＳＴＥＰ１及び固定遅延ＳＴＥＰ２を切り替え挿入可能に設け、２段階（ステップ）に遅延量を変えることができるように構成したものである。

ここで、固定遅延ＳＴＥＰ１ ２０３では、ルート１の固定遅延メモリとして、たとえば４フレーム分データを遅延させ、固定遅延ＳＴＥＰ１ ２０４では、ルート２の固定遅延メモリとして、たとえば４フレーム分データを遅延させる。また、固定遅延ＳＴＥＰ２ ２２０では、ルート１の固定遅延メモリとして、ＳＴＥＰ１の倍の８フレーム分データを遅延させ、固定遅延ＳＴＥＰ２ ２２１では、ルート２の固定遅延メモリとして、ＳＴＥＰ１の倍の８フレーム分データを遅延させる。このように異なる遅延量の固定遅延を用いることにより、最適な固定遅延の遅延量の設定の自動化が実現され、システム全体の遅延を減らすことが可能である。

図１５はルート１に小さい固定遅延ＳＴＥＰ１ ２０３を挿入した場合の位相関係を示す図である。図８の状態からルート１に小さい固定遅延ＳＴＥＰ１ ２０３を入れた場合を示しており、固定遅延ＳＴＥＰ１ ２０３を入れてもルート１、２間の位相差がマルチフレームの半分未満にならないので、パス切替でＥＲＲ有りとなる例である。

図１６はルート１に大きい固定遅延ＳＴＥＰ１ ２２０を挿入した場合の位相関係を示す図である。図８の状態からルート１に大きい固定遅延ＳＴＥＰ２ ２２０を入れた場合を示しており、パス切替でＥＲＲ無しとなる例である。

以上のように本実施形態５のシーケンスでは、例えば固定遅延ＳＴＥＰ１ ２０３を入れた場合と固定遅延ＳＴＥＰ２ ２２０を入れた場合を試し、固定遅延ＳＴＥＰ２ ２２０を入れた場合が正しい等と判定し、オペレータ１０３に通知する自動化の動作が可能となる。

図１７は本実施形態５の動作シーケンスを示す図である。オペレータ１０３がルートを指定せずに固定遅延メモリを挿入する操作を行った場合の制御端末１０４と制御部（１）２１１と制御部（２）２１２が行うシーケンスを示している。

まず、オペレータ１０３が制御端末１０４からルートを指定せずに固定遅延を入れる操作を行う（ステップ５０２）。

この操作に基づいて、制御部（２）２１２は動作シーケンスに予め設定されているルートに固定遅延を設定する。例えば、図５のルート１側のスイッチ２０４をＡ側（通常）に切り替え（ステップ５０３）、ルート２側のスイッチ２０７をＢ側（固定遅延ＳＴＥＰ１）に切り替える（ステップ５０４）。

次に、制御部（１）２１１は図４の試験データ挿入部１７２及び試験パタン生成部２０１を制御して、試験パタン生成部２０１で試験パタンを生成させ、試験データ挿入部１７２を介して伝送路に試験パタンを挿入する（ステップ５０５）。また、制御部（２）２１２は図５の試験パタンＥＲＲ検出部２１０により、挿入された試験パタンによるＥＲＲ検出を開始する（ステップ５０６）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５０７）、もし、パス切替前にＥＲＲが検出されれば回線が異常であることをオペレータ１０３等に警告する（ステップ５１３）。また、パス切替前の状態が正常であることを確認すると（ステップ５０７）、制御部（２）２１２は図５のパス切替スイッチ２０９でパス切替を実行する（ステップ５０８）。

この後、再度、図５の試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５０９）、ＥＲＲ無しであれば、パスの切替回数を確認し（ステップ５１０）、切替は１回目であるから、固定遅延ＳＴＥＰ１の挿入及び挿入ルートは正常と判断し、ルート１に固定遅延ＳＴＥＰ１を設定した旨をオペレータ１０３等に通知して（ステップ５１１）、処理を終了する（ステップ５１６）。

また、ＥＲＲを確認するステップ５０９で、ＥＲＲが検出された場合は、パスの切替回数を確認し（ステップ５１４）、切替は１回目であるから、制御部（２）２１２は、再度パスを切り替え（切り戻し）（ステップ５１５）、ルート２側のスイッチ２０７をＣ（固定遅延ＳＴＥＰ２）に切り替え（ステップ５１６）、制御部（１）２１１は、試験パタン生成部２０２で試験パタンを生成させ、試験データ挿入部１７２を介して伝送路に試験パタンを挿入し（ステップ５０５）、制御部（２）２１２は試験パタンＥＲＲ検出部２１０により、挿入された試験パタンによるＥＲＲ検出を開始する（ステップ５０６）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５０７）、もし、パス切替前にＥＲＲが検出されれば回線が異常であることをオペレータ１０３等に警告する（ステップ５１３）。また、パス切替前の状態が正常であることを確認すると（ステップ５０７）、制御部（２）２１２はパス切替スイッチ２０９でパス切替を実行する（ステップ５０８）。

この後、再度、試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５０９）、ＥＲＲ無しであれば、パスの切替回数を確認し（ステップ５１０）、切替は２回目であるから、固定遅延ＳＴＥＰ２の挿入及び挿入ルートは正常と判断し、ルート２に固定遅延ＳＵＴＥ２を設定した旨をオペレータ１０３等に通知して（ステップ５１２）、処理を終了する。

また、ＥＲＲを確認するステップ５０９で、ＥＲＲが検出された場合は、パスの切替回数を確認し（ステップ５１４）、切替回数は２回目であるから、制御部（２）２１２は固定遅延を挿入するルートを変更するため、ルート１側のスイッチ２０４をＢ側（固定遅延ＳＴＥＰ１）に切り替え（ステップ５２１）、ルート２側のスイッチ２０７をＡ側（通常）に切り替える（ステップ５２２）。

制御部（１）２１１は、再び図４の試験パタン生成部２０１で試験パタンの生成を制御し、試験データ挿入部１７２を介して伝送路に試験パタンを挿入する（ステップ５２３）。また、制御部（２）２１２は図５の試験パタンＥＲＲ検出部２１０で、挿入された試験パタンによるＥＲＲ検出を開始する（ステップ５２４）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５２５）、もし、パス切替前にＥＲＲがあれば回線が異常であることをオペレータ１０３等に警告する（ステップ５７１）。また、パス切替前の状態が正常であることを確認すると、制御部（２）２１２は図５のパス切替スイッチ２０９でパス切替を実行する（ステップ５２６）。

この後、再度、図５の試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５２７）、ＥＲＲ無しであれば、パスの切替回数を確認し（ステップ５２８）、切替は１回目であるから、固定遅延ＳＴＥＰ１の挿入及び挿入ルートは正常と判断し、ルート１に固定遅延ＳＵＴＥ１を設定した旨をオペレータ１０３等に通知して（ステップ５２９）、処理を終了する。

また、ＥＲＲを確認するステップ５２７で、ＥＲＲが検出された場合は、パスの切替回数を確認し（ステップ５３２）、切替は１回目であるから、制御部（２）２１２は、再度パスを切り替え（切り戻し）（ステップ５３３）、ルート１側のスイッチ２０４をＣ（固定遅延ＳＴＥＰ２）に切り替え（ステップ５３４）、制御部（１）２１１は、試験パタン生成部２０１で試験パタンを生成させ、試験データ挿入部１７２を介して伝送路に試験パタンを挿入し（ステップ５２３）、制御部（２）２１２は試験パタンＥＲＲ検出部２１０により、挿入された試験パタンによるＥＲＲ検出を開始する（ステップ５２４）。

試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５２５）、もし、パス切替前にＥＲＲが検出されれば回線が異常であることをオペレータ１０３等に警告する（ステップ５７１）。また、パス切替前の状態が正常であることを確認すると（ステップ５２５）、制御部（２）２１２はパス切替スイッチ２０９でパス切替を実行する（ステップ５２６）。

この後、再度、試験パタンＥＲＲ検出部２１０でＥＲＲ有無を確認し（ステップ５２７）、ＥＲＲ無しであれば、パスの切替回数を確認し（ステップ５２８）、切替は２回目であるから、固定遅延ＳＴＥＰ２の挿入及び挿入ルートは正常と判断し、ルート１に固定遅延ＳＵＴＥ２を設定した旨をオペレータ１０３等に通知して（ステップ５３０）、処理を終了する。

ＥＲＲを確認するステップ５２７でＥＲＲが検出されれば、パスの切替回数を確認し（ステップ５３２）、切替は２回目であるから、正常に無瞬断切替が行えない旨をオペレータ１０３等に通知する（ステップ５３５）。

以上の動作により、オペレータ１０３のルートを指定しない固定遅延の設定の操作による何れかのルートへの遅延量の異なる２個の固定遅延の順次設定と、各ルートでそれぞれの正常性の確認と、パス切替後の各ルートのそれぞれの正常性の確認と、固定遅延の自動的な切替設定によるオペレータ１０３に対する設定ルートの通知と、各ＥＲＲ検出の結果（ＥＲＲ）の警告の全てが自動的に実施され、人為的な操作ミスを完全に防止でき、遅延量の設定も自動化することが可能となる。なお、実施形態５で実施形態２に示すようなオペレータのルートを指定した固定遅延の設定を行う動作シーケンスとすることが可能である。

このように、本実施形態５は挿入する固定遅延の値を２つのステップ（２段階）に換えるように構成したものであり、固定遅延としてステップを設けることで、必要なルートに最適な遅延量を自動的に入れることができるという効果を奏する。

（他の実施形態）
実施形態５は２個の固定遅延メモリを使用した例を示したが、本発明の第６の実施形態６として固定遅延をＮ（＞２）個のステップとするように構成することが可能である。各ルートの固定遅延メモリを遅延量の異なるＮ個の固定遅延メモリに増やし、最適ルートと最適遅延量の固定遅延メモリを探すように順番に遅延を増やして切り替えを実行し、ＥＲＲ有無を確認するシーケンスを組むことで、システム全体の遅延を一層減らすことが可能である。

以上の実施形態において、パス切替前及びパス切替後の正常性の確認（例えば図１１のステップ３０７、３２５と３０９、３２７）は、何れのルートから行うように動作シーケンスを設定することが可能である。

また、本発明の実施形態としてＳＤＨ光伝送システムに関して説明したが、本発明はＳＤＨ光伝送システムに限られるものではなく、１＋１冗長構成の無瞬断切替方式のルート間受信信号の位相差を制限する固定遅延の設定の正当性を確認するという本発明の要旨の範囲で、２ルートから検出される同期信号による位相差の判定範囲に制限がある他の伝送システムの無瞬断切替方式にも適用可能であることは明らかである。

本発明の第１の実施形態を示す図である。 第２の実施形態のＮｏｄｅ１ １０１の一般的なＳＤＨ光伝送装置の構成を示す図である。 第２の実施形態のＮｏｄｅ２ １０２の一般的なＳＤＨ光伝送装置の構成を示す図である。 第２の実施形態のＮｏｄｅ１ １０１の無瞬断機能挿入部１２５の構成を示す図である。 第２の実施形態のＮｏｄｅ２ １０２の無瞬断切替機能部１４４の構成を示す図である。 スイッチ２０４、２０５で固定遅延メモリを通さないルート１のデータを選択した場合のマルチフレーム位相を示す図である。 ルート１にのみ前記位相差分の遅延を与えた場合の位相関係を示す図である。 ルート１とルート２の位相差が３２フレームを超えている場合の位相関係を示す図である。 図８に示す場合にルート１に固定遅延を与えた場合の位相関係を示す図である。 図８に示す状態からオペレータが誤った操作を行った場合を示す図である。 本発明の第２の実施形態２の動作シーケンスを示す図である。 本発明の第３の実施形態３の動作シーケンスを示す図である。 第４の実施形態４の単一の固定遅延メモリを用いた無瞬断切替機能部の構成を示す図である。 本発明の第５の実施形態５の無瞬断切替機能部の構成を示す図である。 ルート１に小さい固定遅延ＳＴＥＰ１ ２０３を挿入した場合の位相関係を示す図である。 ルート１に大きい固定遅延ＳＴＥＰ１ ２２０を挿入した場合の位相関係を示す図である。 本実施形態５の動作シーケンスを示す図である。 本発明の関連技術の無瞬断切替方式の構成を示す図である（特許文献１参照）。 本発明の関連技術の無瞬断システムの構成を示す図である。

符号の説明

１０１ Ｎｏｄｅ１
１０２ Ｎｏｄｅ２
１０３ オペレータ
１０４ 制御端末
１２１、１４１、１４２ ＳＤＨインタフェース終端部
１２２ クロスコネクト部
１２３、１２４ ＳＤＨインタフェース生成部
１２５ 無瞬断機能挿入部
１４３ クロスコネクト部
１４４ 無瞬断切替機能部
１４５ ＳＤＨインタフェース生成部
１５６ メモリ読み出し制御部
１５１、１６１ マルチフレーム終端部
１７２ 試験データ挿入部
１７３ マルチフレーム挿入部
２０１ 試験パタン生成部
２０２ マルチフレーム生成部
２０３、２０６ 固定遅延（ＳＴＥＰ２）
２０４、２０７ スイッチ
２０５、２０８ 自動調整メモリ
２０９ パス切替スイッチ
２１０ 試験パタンＥＲＲ検出部
２１１ 制御部（１）
２１２ 制御部（２）
２２０、１２１ 固定遅延（ＳＴＥＰ１）
４０１、４０２ ＳＤＨアナライザ

Claims (18)

1. １＋１冗長構成の無瞬断切替方式における、受信側ノードのルート間受信信号の位相差を制限する固定遅延を設定したルートの正当性を確認する固定遅延ルート確認方法であって、
   一方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第１の正常性を確認し、第１の正常性の確認時に正常の場合に他方のルートに切り替えて第２又は第１のルートの受信信号による第２の正常性を確認し、第２の正常性の確認時に正常でない場合に他方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第３の正常性を確認し、第３の正常性の確認時に正常の場合に一方のルートに切り替えて第２又は第１のルートの受信信号による第４の正常性を確認することを特徴とする固定遅延ルート確認方法。
2. 前記固定遅延には、遅延量が段階的に異なる複数の固定遅延を含み、第２の正常性の確認の結果、正常でない場合、一方のルートに異なる遅延量の固定遅延を順次設定して、正常性が確認されるまで第１の正常性の確認と第２の正常性の確認とを繰り返し、全ての固定遅延による第２の正常性の確認の結果、正常でない場合、他方のルートに異なる遅延量の固定遅延を順次設定して、正常性が確認されるまで第３の正常性の確認と第４の正常性の確認とを繰り返すことを特徴とする請求項１記載の固定遅延ルート確認方法。
3. 前記正常性の確認は、前記送信側ノードから第１及び第２のルートに試験パタンを挿入して行うことを特徴とする請求項１又は２記載の固定遅延ルート確認方法。
4. 前記ルートの切り替えは、第１及び第２のルートの受信信号の位相差を検出し、検出結果により第１及び第２のルートの信号の位相差をなくするように自動調整を行って切り替えることを特徴とする請求項１、２又は３記載の固定遅延ルート確認方法。
5. 第１の正常性の確認時又は第３の正常性の確認時に異常が確認されれば、エラー警告を行うことを特徴とする請求項１ないし４の何れかの請求項記載の固定遅延ルート確認方法。
6. 第４の正常性の確認時に異常が確認されれば、無瞬断切替は不可の警告を行うことを特徴とする請求項１ないし５の何れかの請求項記載の固定遅延ルート確認方法。
7. 第２の正常性の確認時及び第４の正常性の確認時に正常が確認されれば、それぞれ一方又は他方のルートへの固定遅延の設定を通知ないし警告することを特徴とする請求項１ないし６の何れかの請求項記載の固定遅延ルート確認方法。
8. 前記受信側ノードはＳＤＨ光伝送装置として構成されていることを特徴とする請求項１ないし７の何れかの請求項記載の固定遅延ルート確認方法。
9. 前記一方のルートへの固定遅延の設定は、制御端末からのオペレータの指示により行うことを特徴とする請求項１ないし８の何れかの請求項記載の固定遅延ルート確認方法。
10. １＋１冗長構成の無瞬断切替方式における、受信側ノードのルート間受信信号の位相差を制限する固定遅延を設定したルートの正当性を確認する固定遅延ルート確認システムであって、
    一方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第１の正常性を確認する機能と、第１の正常性の確認時に正常の場合に他方のルートに切り替えて第２又は第１のルートの受信信号による第２の正常性を確認する機能と、第２の正常性の確認時に正常でない場合に他方のルートに固定遅延を設定して、第１又は第２のルートの受信信号による第３の正常性を確認する機能と、第３の正常性の確認時に正常の場合に一方のルートに切り替えて第２又は第１のルートの受信信号による第４の正常性を確認する機能と、を備えることを特徴とする固定遅延ルート確認システム。
11. 前記固定遅延には、遅延量が段階的に異なる複数の固定遅延を含み、第２の正常性の確認の結果、正常でない場合、一方のルートに異なる遅延量の固定遅延を順次設定して、正常性が確認されるまで第１の正常性の確認と第２の正常性の確認とを繰り返し、全ての固定遅延による第２の正常性の確認の結果、正常でない場合、他方のルートに異なる遅延量の固定遅延を順次設定して、正常性が確認されるまで第３の正常性の確認と第４の正常性の確認とを繰り返すことを特徴とする請求項１０記載の固定遅延ルート確認システム。
12. 前記正常性の確認は、前記送信側ノードから第１及び第２のルートに試験パタンを挿入して行う機能を備えることを特徴とする請求項１０又は１１記載の固定遅延ルート確認システム。
13. 前記ルートの切り替えは、第１及び第２のルートの受信信号の位相差を検出し、検出結果により第１及び第２のルートの信号の位相差をなくするように自動調整を行って切り替えることを特徴とする請求項１０、１１又は１２記載の固定遅延ルート確認システム。
14. 第１の正常性の確認時又は第３の正常性の確認時に異常が確認された場合に、エラー警告を行う機能を備えることを特徴とする請求項１０ないし１３の何れかの請求項記載の固定遅延ルート確認システム。
15. 第４の正常性の確認時に異常が確認された場合に、無瞬断切替は不可の警告を行う機能を備えることを特徴とする請求項１０ないし１４の何れかの請求項記載の固定遅延ルート確認システム。
16. 第２の正常性の確認時及び第４の正常性の確認時に正常が確認された場合に、それぞれ一方又は他方のルートへの固定遅延の設定を通知ないし警告する機能を備えることを特徴とする請求項１０ないし１５の何れかの請求項記載の固定遅延ルート確認システム。
17. 前記受信側ノードはＳＤＨ光伝送装置として構成されていることを特徴とする請求項１０ないし１６の何れかの請求項記載の固定遅延ルート確認システム。
18. 前記一方のルートへの固定遅延の設定は、制御端末からのオペレータの指示により行うことを特徴とする請求項１０ないし１７の何れかの請求項記載の固定遅延ルート確認システム。

Images