JP2009004734A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】低ＥＳＬ化のため多端子タイプとされながら、アレイ構造を有する、積層セラミックコンデンサを配線基板上に実装したとき、たとえ１個の外部端子電極について、はんだクラック等の事故が生じたとしても、全体としての静電容量が確保されるようにする。
【解決手段】コンデンサ本体３の内部に第１および第２の同極接続導体１８および１９が２個以上のコンデンサ部１６および１７にまたがるように形成され、第１の同極接続導体１８が複数の第１の外部端子電極１０と電気的に接続され、第２の同極接続導体１９が複数の第２の外部端子電極１１に接続されるようにする。
【選択図】図３

Description

この発明は、積層セラミックコンデンサに関するもので、特に、等価直列インダクタンス（ＥＳＬ）の低減のために多端子タイプとされた積層セラミックコンデンサに関するものである。

電源回路においては、電源ラインやグラウンドに存在するインピーダンスによって、電源ラインでの電圧変動が大きくなると、駆動する回路の動作が不安定になったり、電源回路を経由して回路間の干渉が起こったり、発振を起こしたりする。そこで、通常、電源ラインとグラウンドとの間には、デカップリングコンデンサが接続されている。デカップリングコンデンサは、電源ラインとグラウンドとの間のインピーダンスを低減し、電源電圧の変動や回路間の干渉を抑える役割を果たしている。

さて、近年、携帯電話などの通信機器やパーソナルコンピュータなどの情報処理機器では、大量の情報を処理するために信号の高速化が進んでおり、使用されるＩＣのクロック周波数も高周波化が進んでいる。このため、高調波成分を多く含むノイズが発生しやすくなり、ＩＣ電源回路においては、より強力なデカップリングを施す必要がある。

デカップリング効果を高めるためには、インピーダンス周波数特性の優れたデカップリングコンデンサを用いることが有効であり、このようなデカップリングコンデンサとしては、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサは、ＥＳＬが小さいため、電解コンデンサに比べて、広い周波数帯域にわたってノイズ吸収効果に優れている。

このようなデカップリング用として適した積層セラミックコンデンサとして、たとえば特許文献１（特開２００３−３１８０６６号公報）では、コンデンサアレイの一部のコンデンサ部に所定方向の電流が流れるように電位を付与し、他のコンデンサ部に逆方向の電流が流れるように電位を付与することにより、２つのコンデンサ部を流れる電流の周りに発生する磁界を相殺して、ＥＳＬを低減することが記載されている。

しかしながら、上述した特許文献１に記載の積層セラミックコンデンサでは、次のような解決されるべき課題がある。

まず、積層セラミックコンデンサがはんだを介して配線基板上に実装された状態において、はんだクラック等が生じ、ある外部端子電極と導電ランド間の接続が断たれた場合、その接続が断たれた外部端子電極が関与しているアレイ分の静電容量を取得できなくなり、静電容量が比較的大幅に低下してしまう。たとえば、はんだクラック等がたとえ１箇所のみにおいて生じたとしても、「１／アレイ数」の静電容量が失われることになる。

また、積層セラミックコンデンサの全体としての静電容量を確認するための手間が煩雑である。すなわち、積層セラミックコンデンサ全体としての静電容量は、各コンデンサアレイ部での容量の総和であるため、全体の容量を求めるには、容量をコンデンサアレイ部ごとに測定し、これらを足し合わせるか、すべての外部端子電極を配線基板等に接続した状態で測定するか、のいずれかの方法を採用しなければならない。
特開２００３−３１８０６６号公報

そこで、この発明の目的は、上述した課題を解決し得る、積層セラミックコンデンサを提供しようとすることである。

この発明に係る積層セラミックコンデンサは、積層された複数層のセラミック層をもって構成され、かつ相対向する第１および第２の主面と第１および第２の主面間を結ぶ側面とを有する、コンデンサ本体を備えている。

コンデンサ本体の側面上には、第１の電位に接続される複数個の第１の外部端子電極、および、第２の電位に接続される複数個の第２の外部端子電極が形成される。

コンデンサ本体の内部には、第１の外部端子電極に電気的に接続される第１の内部電極と、第２の外部端子電極に電気的に接続される第２の内部電極と、第１の外部端子電極に電気的に接続される第３の内部電極と、第２の外部端子電極に電気的に接続される第４の内部電極とが形成される。

そして、コンデンサ本体の内部において、第１の内部電極と第２の内部電極とが特定のセラミック層を挟んで配置されることにより容量が形成される、１個以上の第１のコンデンサ部が構成されるとともに、セラミック層の平面方向に沿って第１のコンデンサ部と並んで配置され、第３の内部電極と第４の内部電極とが特定のセラミック層を挟んで配置されることにより容量が形成される、１個以上の第２のコンデンサ部が構成される。

さらに、この発明に係る積層セラミックコンデンサは、コンデンサ本体の内部に形成され、第１のコンデンサ部および第２のコンデンサ部から選ばれる２個以上のコンデンサ部にまたがるようにして、複数個の第１の外部端子電極のうちの２個以上と電気的に接続される、第１の同極接続導体を備えることを特徴としている。

この発明に係る積層セラミックコンデンサは、内部電極にそれぞれ流れる電流の電流方向が、同じセラミック層上に位置されかつ隣り合う内部電極の少なくとも互いに対向する各部分の間で逆方向となるように、外部回路に接続されることが好ましい。

この発明において、第１の内部電極は１個の第１の外部端子電極に電気的に接続され、第２の内部電極は１個の第２の外部端子電極に電気的に接続され、第３の内部電極は１個の第１の外部端子電極に電気的に接続され、第４の内部電極は１個の第２の外部端子電極に電気的に接続されてもよく、あるいは、第１の内部電極は複数個の第１の外部端子電極に電気的に接続され、第２の内部電極は複数個の第２の外部端子電極に電気的に接続され、第３の内部電極は複数個の第１の外部端子電極に電気的に接続され、第４の内部電極は複数個の第２の外部端子電極に電気的に接続されてもよい。

また、この発明において、第１の同極接続導体は、すべての第１の外部端子電極と電気的に接続されることが好ましい。

この発明において、側面が、相対向する第１および第２の側面を有しているとき、第１の同極接続導体は、第１の側面上に形成された第１の外部端子電極だけと電気的に接続されるものと、第２の側面上に形成された第１の外部端子電極だけと電気的に接続されるものとを含んでいても、第１の側面上に形成された第１の外部端子電極および第２の側面上に形成された第１の外部端子電極の双方と電気的に接続されるものを含んでいてもよい。

また、この発明において、コンデンサ本体の内部に、単に１個の第１の同極接続導体が形成されても、複数の第１の同極接続導体が形成されてもよいが、後者の場合には、複数の第１の同極接続導体は、連続して積層方向に配置されることが好ましい。

第１の同極接続導体は、比較的大面積の本体部と、この本体部から引き出されかつ複数個の第１の外部端子電極にそれぞれ電気的に接続される比較的小面積の複数個の引出し部とを有することが好ましい。

上述の好ましい実施態様に代えて、第１の同極接続導体は、所定の幅を有するライン状に形成されてもよい。この場合、セラミック層間の特定の界面上で見たとき、第１の同極接続導体が占める面積よりセラミック層の露出部が占める面積の方が広いことが好ましい。

また、この発明において、第１の同極接続導体が形成されるセラミック層間の界面上に、第１の同極接続導体には接続されないが、第２の外部端子電極に接続されまたは近接して位置される第１のダミー内部導体をさらに備えることが好ましい。

また、第１の同極接続導体は、セラミック層を介して第１および第３の内部電極と対向するように配置されるものを含んでいてもよい。あるいは、第１の同極接続導体は、第１および第２の主面の少なくとも一方に近接して配置されるとともに、セラミック層を介して第２および／または第４の内部電極と対向するように配置されるものを含んでいてもよい。

また、コンデンサ本体における積層方向での中央近傍に、第１ないし第４の内部電極のいずれもが形成されない緩衝領域が形成されることが好ましい。この場合、第１の同極接続導体は緩衝領域に配置されることがより好ましい。

この発明に係る積層セラミックコンデンサは、コンデンサ本体の内部に形成され、第１のコンデンサ部および第２のコンデンサ部から選ばれる２個以上のコンデンサ部にまたがるようにして、複数個の第２の外部端子電極のうちの２個以上と電気的に接続される、第２の同極接続導体をさらに備えることが好ましい。このような第２の同極接続導体に関しても、以下に具体的に述べるように、上述した第１の同極接続導体の場合と同様の実施態様が可能である。

まず、第２の同極接続導体は、すべての第２の外部端子電極と電気的に接続されることが好ましい。

側面が、相対向する第１および第２の側面を有しているとき、第２の同極接続導体は、第１の側面上に形成された第２の外部端子電極だけと電気的に接続されても、第１の側面上に形成された第２の外部端子電極および第２の側面上に形成された第２の外部端子電極と電気的に接続されてもよい。

また、コンデンサ本体の内部に、単に１個の第２の同極接続導体が形成されても、複数の第２の同極接続導体が形成されてもよいが、後者の場合には、複数の第２の同極接続導体は、連続して積層方向に配置されることが好ましい。

第２の同極接続導体についても、比較的大面積の本体部と、この本体部から引き出されかつ複数個の第２の外部端子電極にそれぞれ電気的に接続される比較的小面積の複数個の引出し部とを有することが好ましい。

上述の好ましい実施態様に代えて、第２の同極接続導体は、所定の幅を有するライン状に形成されてもよい。この場合、セラミック層間の特定の界面上で見たとき、第２の同極接続導体が占める面積よりセラミック層の露出部が占める面積の方が広いことが好ましい。

また、第２の同極接続導体が形成されるセラミック層間の界面上に、第２の同極接続導体には接続されないが、第１の外部端子電極に接続されまたは近接して位置される第２のダミー内部導体をさらに備えることが好ましい。

また、第２の同極接続導体は、セラミック層を介して第２および第４の内部電極と対向するように配置されるものを含んでいてもよい。あるいは、第２の同極接続導体は、第１および第２の主面の少なくとも一方に近接して配置されるとともに、セラミック層を介して第１および／または第３の内部電極と対向するように配置されるものを含んでいてもよい。

また、コンデンサ本体における積層方向での中央近傍に、第１ないし第４の内部電極のいずれもが形成されない緩衝領域が形成される場合、第２の同極接続導体は緩衝領域に配置されることが好ましい。

第１および第２の同極接続導体の双方を備える場合、第１の同極接続導体は、セラミック層を介して第１および第３の内部電極と対向するように配置され、かつ、第１および第３の内部電極が位置する側とは反対側において、セラミック層を介して第２の同極接続導体と対向するように配置されているものを含むことが好ましい。

この発明によれば、第１の同極接続導体によって、複数個の第１の外部端子電極のうちの２個以上が互いに電気的に接続される。したがって、配線基板上の導電ランドと外部端子電極の各々とがはんだを介して電気的に接続された状態において、第１の外部端子電極のいずれかにおいて、はんだクラック等の事故が生じ、第１の外部端子電極のいずれか特定のものと導電ランドとの間の接続が断たれたとしても、この接続が断たれた第１の外部端子電極が同極接続導体を介して他の第１の外部端子電極に電気的に接続されていれば、積層セラミックコンデンサが与え得る静電容量を所望の値に確保することができる。

また、積層セラミックコンデンサの全体としての静電容量は、同極接続導体によって接続された２個以上の第１の外部端子電極のうちの１個のみを用いて測定することができ、すべての第１の外部端子電極を用いて測定する必要がないので、積層セラミックコンデンサの全体としての静電容量を容易に確認することができる。

この発明において、第１の同極接続導体がすべての第１の外部端子電極と電気的に接続されていると、第１の外部端子電極のいずれにおいて、はんだクラック等の事故が生じたとしても、積層セラミックコンデンサにおいて所望の静電容量を確保することができる。

また、コンデンサ本体の内部に、単に１個の第１の同極接続導体しか形成されていないと、積層セラミックコンデンサの低背化を有利に図ることができる。

他方、コンデンサ本体の内部に、複数の第１の同極接続導体が形成される場合、これら複数の第１の同極接続導体が、連続して積層方向に配置されていると、第１の同極接続導体と第１の外部端子電極との接続信頼性を向上させることができ、接続切れ時のバックアップという効果をより確実なものとすることができる。

また、第１の同極接続導体が、比較的大面積の本体部と、この本体部から引き出されかつ複数個の第１の外部端子電極にそれぞれ電気的に接続される比較的小面積の複数個の引出し部とを有すると、比較的大面積の本体部の存在により、電流経路が確保されやすくなり、接続切れ時のバックアップ効果をより確実に発揮させることができる。また、このような構成は、第１の同極接続導体の数を少なくしたい場合に有効である。

第１の同極接続導体が所定の幅を有するライン状に形成されていると、セラミック層間の特定の界面上で見たとき、第１の同極接続導体が占める面積よりセラミック層の露出部が占める面積の方が広くなるようにすることが容易となり、その結果、セラミック層同士の接合強度を高めることができる。

第１の同極接続導体が形成されるセラミック層間の界面上に、第２の外部端子電極に接続されまたは近接して位置される第１のダミー内部導体が形成されると、第１の同極接続導体から延び第１の外部端子電極に接続される引出し部の有無に起因して生じ得る段差を吸収することができる。

第１の同極接続導体が、セラミック層を介して第１および第３の内部電極と対向するように配置されていると、第１の同極接続導体が容量形成に実質的に寄与しないため、第１の同極接続導体を設けたことによる静電容量の変動を実質的になくすことができる。

他方、第１の同極接続導体が、第１および第２の主面の少なくとも一方に近接して配置されるとともに、セラミック層を介して第２および／または第４の内部電極と対向するように配置されると、第１の同極接続導体と第２および／または第４の内部電極との対向によって容量が形成されるが、第１の同極接続導体は少なくとも２個の引出し部を有しているため、電流分散効果が大きく、この第１の同極接続導体を実装面近くに配置することにより、ループインダクタンスを低減することができ、このことによる低ＥＳＬ化を図ることができる。

コンデンサ本体における積層方向での中央近傍に、第１ないし第４の内部電極のいずれもが形成されない緩衝領域が形成され、第１の同極接続導体がこの緩衝領域に配置されると、次のような効果が奏される。セラミック層を構成する誘電体として高誘電率の材料を用いると、誘電体の電歪効果により、コンデンサ本体の伸縮が起こり、それによって生じる応力のため、コンデンサ本体にクラックが生じるおそれがある。前述した緩衝領域は、このクラックの原因となる応力を緩和するように作用する。他方、緩衝領域には、いずれの内部電極も形成されないため、そのままではたわみ強度が低くなる。そのため、前述したように緩衝領域に第１の同極接続導体が配置されると、この第１の同極接続導体は、本来の機能に加えて、強度向上の機能をも果たすことになる。

この発明に係る積層セラミックコンデンサが第２の同極接続導体をさらに備えている場合には、上述した第１の同極接続導体によってもたらされた効果と実質的に同様の効果が第２の同極接続導体によってもたらされる。

上記の場合、第１の同極接続導体は、セラミック層を介して第１および第３の内部電極と対向するように配置され、かつ、第１および第３の内部電極が位置する側とは反対側において、セラミック層を介して第２の同極接続導体と対向するように配置されているものを含むと、各同極接続導体と各内部電極との間では容量が発生せず、第１および第２の同極接続導体間で容量が発生する。したがって、第１および第２の同極接続導体間で発生する容量を調整することにより、積層セラミックコンデンサ全体の容量を微調整することが可能となる。

この発明において、内部電極にそれぞれ流れる電流の電流方向が、隣り合う内部電極の少なくとも互いに対向する各部分の間で逆方向となるようにされると、隣り合う内部電極間で磁界の相殺が生じるので、ＥＳＬを効果的に低減することができる。

図１ないし図４は、この発明の第１の実施形態による積層セラミックコンデンサ１を説明するためのものである。ここで、図１は、積層セラミックコンデンサ１の外観を示す斜視図であり、図２は、積層セラミックコンデンサ１の外観を示す平面図である。図３は、積層セラミックコンデンサ１の内部構造をいくつかの断面をもって示す平面図であり、（１）〜（４）の各数字は、上からの積層順序をも示している。図４は、図１に示した積層セラミックコンデンサ１の実装状態を示す斜視図である。

積層セラミックコンデンサ１は、積層された複数層のセラミック層２をもって構成される、直方体状のコンデンサ本体３を備えている。セラミック層２は、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されていてもよい。また、セラミック層２の厚みは、たとえば２．０〜３．０μｍとされる。

コンデンサ本体３は、相対向する第１および第２の主面４および５と第１および第２の主面４および５間を結ぶ第１、第２、第３および第４の側面６、７、８および９とを有している。ここで、セラミック層２は、主面４および５の方向に延び、側面６〜９は、セラミック層２の積層方向に延びている。また、第１および第２の側面６および７が相対向するとともに、第３および第４の側面８および９が相対向し、第１および第２の側面６および７がセラミック層２の長辺に沿う位置にある。

コンデンサ本体３の側面上、この実施形態では、第１および第２の側面６および７上には、それぞれ複数個の、この実施形態では、それぞれ４個の第１および第２の外部端子電極１０および１１が形成される。第１の外部端子電極１０には第１の電位が接続され、第２の外部端子電極１１には第２の電位が接続される。また、第１および第２の外部端子電極１０および１１は、交互に並ぶように配置されることが好ましい。

なお、以下の説明において、４個の第１の外部端子電極１０の間で区別する必要があるときは、第１の外部端子電極について、「１０−１」、「１０−２」、「１０−３」および「１０−４」の参照符号を用い、他方、４個の第２の外部端子電極１１の間で区別する必要があるときには、第２の外部端子電極について、「１１−１」、「１１−２」、「１１−３」および「１１−４」の参照符号を用いることにする。

外部端子電極１０および１１の導電成分として、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕなどを用いることができる。はんだを用いて積層セラミックコンデンサ１を実装する際には、外部端子電極１０および１１は、下地となる金属層の上に、ＮｉめっきおよびＳｎめっきを順に施した構造とすることが好ましい。また、樹脂基板に積層セラミックコンデンサ１を埋め込んだ状態で実装する際には、外部端子電極１０および１１は、下地となる金属層の上に、樹脂との密着性が良好なＣｕめっきを施した構造とすることが好ましい。また、導電性接着剤を用いて実装する際には、外部端子電極１０および１１に含まれる導電成分として、Ａｇ、Ｐｄ、またはＡｇ−Ｐｄ合金を用いることが好ましい。さらに、ワイヤボンディングによる実装の際には、外部端子電極１０および１１に含まれる導電成分として、Ａｕを用いることが好ましい。

コンデンサ本体３の内部には、図３（２）および（３）に示すように、それぞれ複数個の第１、第２、第３および第４の内部電極１２、１３、１４および１５が形成される。内部電極１２〜１５に含まれる導電成分としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕなどを用いることができる。また、内部電極１２〜１５の各々の厚みは、０．８〜１．２μｍ程度とされる。

第１および第２の内部電極１２および１３は、第１のコンデンサ部１６を構成するもので、互いの間に静電容量を形成するように、セラミック層２を介して互いに対向している。また、第３および第４の内部電極１４および１５は、第２のコンデンサ部１７を構成するもので、互いの間に静電容量を形成するように、セラミック層２を介して互いに対向している。第２のコンデンサ部１７は、セラミック層２の平面方向に沿って第１のコンデンサ部１６と並んで配置されている。

この実施形態では、図３（２）および（３）に示すように、セラミック層２間の特定の界面上において、内部電極１２〜１５の各々が２個ずつ形成されている。以下の説明において、内部電極１２〜１５の各々について、２個のものの間で区別する必要があるときには、第１の内部電極については、「１２−１」および「１２−２」の参照符号を用い、第２の内部電極については、「１３−１」および「１３−２」の参照符号を用い、第３の内部電極については、「１４−１」および「１４−２」の参照符号を用い、第４の内部電極については、「１５−１」および「１５−２」の参照符号を用いることにする。

この実施形態では、２個の第１のコンデンサ部１６および２個の第２のコンデンサ部１７、すなわち合計４個のコンデンサ部１６および１７が形成される。また、内部電極１２および１５の各々は、外部端子電極１０または１１に接続されるべき１個の引出し部を有していて、内部電極１２〜１５の各々の引出し部は、側面６に引き出されるものとこれに対向する側面７に引き出されるものとが交互に配置され、外部端子電極１０または１１の対応のものと電気的に接続される。

より具体的には、図３（２）に示すように、第１の内部電極１２−１および１２−２は、それぞれ、第１の外部端子電極１０−１および１０−２に電気的に接続される。図３（３）に示すように、第２の内部電極１３−１および１３−２は、それぞれ、第２の外部端子電極１１−３および１１−４に電気的に接続される。図３（２）に示すように、第３の内部電極１４−１および１４−２は、それぞれ、第１の外部端子電極１０−３および１０−４に電気的に接続される。図３（３）に示すように、第４の内部電極１５−１および１５−２は、それぞれ、第２の外部端子電極１１−１および１１−２に電気的に接続される。

これらの接続状態からわかるように、セラミック層２間の同じ界面上に位置する第１の内部電極１２および第３の内部電極１４は、共通して、第１の外部端子電極に電気的に接続され、また、同じ界面上に位置する第２の内部電極１３および第４の内部電極１５は、共通して、第２の外部端子電極１１に電気的に接続されていることになる。

コンデンサ本体３の内部には、さらに、図３（１）および（４）にそれぞれ示すように、第１および第２の同極接続導体１８および１９が形成される。これら同極接続導体１８および１９は、上述した内部電極１２〜１５と同じ材料から構成されることが好ましく、その厚みについても、内部電極１２〜１５の場合と同様、たとえば０．８〜１．２μｍ程度とされる。

図３（１）に示すように、第１の同極接続導体１８は、比較的大面積の本体部２２と、この本体部２２から引き出される比較的小面積の４個の引出し部２０とを有している。特に、この実施形態では、本体部２２の幅方向寸法Ａは、引出し部２０の幅方向寸法Ｂより大きくされる。４個の引出し部２０は、それぞれ、４個の第１の外部端子電極１０に電気的に接続され、それによって、第１の同極接続導体１８は、すべての第１の外部端子電極１０と電気的に接続される。

他方、図３（４）に示すように、第２の同極接続導体１９は、比較的大面積の本体部２３と、この本体部２３から引き出される比較的小面積の４個の引出し部２１とを有している。特に、この実施形態では、本体部２３の幅方向寸法Ｃは、引出し部２１の幅方向寸法Ｄより大きくされる。４個の引出し部２１は、それぞれ、４個の第２の外部端子電極１１に電気的に接続され、それによって、第２の同極接続導体１９は、すべての第２の外部端子電極１１と電気的に接続される。

この実施形態では、コンデンサ本体３の内部に、第１および第２の同極接続導体１８および１９がそれぞれ単に１個ずつ形成される。

コンデンサ本体３は、前述したように、図３（１）〜（４）に示した積層順序をもって積層されている。したがって、コンデンサ部１６および１７を挟むように第１の同極接続導体１８および１９が配置されることになる。なお、コンデンサ本体３の積層方向での両端部には、特に図示しないが、内部電極および同極接続導体のいずれもが形成されないセラミック層２が所定数積層される。また、コンデンサ本体３が有する積層構造について、図３（２）および（３）に示した積層部分は、必要に応じて、所定回数繰り返されて積層される。

この実施形態では、第１の同極接続導体１８は、セラミック層２を介して第１および第３の内部電極１２および１４と対向するように配置されている。したがって、これら第１の同極接続導体１８と第１および第３の内部電極１２および１４との間には容量が発生せず、第１の同極接続導体１８が形成されたことによる容量の変動を抑えることができる。同様に、第２の同極接続導体１９は、セラミック層２を介して第２および第４の内部電極１３および１５と対向するように配置されている。したがって、これら第２の同極接続導体１９と第２および第４の内部電極１３および１５との間に容量が発生せず、第２の同極接続導体１９が形成されたことによる容量変動を抑えることができる。

また、この実施形態では、図３を参照すればわかるように、内部電極１２〜１５にそれぞれ流れる電流の電流方向が同じセラミック層２上に位置され、かつ隣り合う内部電極の間で逆方向となるように、外部端子電極１０および１１が外部回路に接続される。したがって、内部電極１２〜１５の各々を流れる電流の周りに発生する磁界が相殺され、ＥＳＬを低減することができる。

図１には、配線基板２４が想像線で示されている。積層セラミックコンデンサ１は、たとえば、コンデンサ本体３の第２の主面５が、配線基板２４側に向けられる面となって、配線基板２４上に表面実装される。この実装状態の一具体例について、図４を参照して説明する。

配線基板２４上には、導体ライン２５が引き回されていて、導体ライン２５には、導体ランド２６〜２９が形成されている。また、配線基板２４上には、導体ランド３０〜３３が形成されている。導体ランド３０〜３３の各々は、配線基板２４の内部の回路（図示せず。）とビア導体を介して電気的に接続されている。図４には、導体ランド３１、３２および３３にそれぞれ電気的に接続されるビア導体３４、３５および３６が図示されている。

積層セラミックコンデンサ１が配線基板２４上に実装されたとき、第１の外部端子電極１０−１、１０−２、１０−３および１０−４は、それぞれ、導体ランド３０、３１、３２および３３にはんだ３７を介して接続固定される。他方、第２の外部端子電極１１−１、１１−２、１１−３および１１−４は、それぞれ、導体ランド２６、２７、２８および２９にはんだ３７を介して接続固定される。

このように、第１の外部端子電極１０−１、１０−２、１０−３および１０−４のすべて、ならびに第２の外部端子電極１１−１、１１−２、１１−３および１１−４のすべてが、各々、導体ランド２６〜３３の対応のものと接続される。このとき、共通の導体ライン２５に形成される導体ランド２６〜２９は互いに同じ電位であり、他方、導体ランド３０〜３３は導体ランド２６〜２９とは異なる電位を有しているので、隣り合う外部端子電極の間、すなわち、第１の外部端子電極１０と第２の外部端子電極１１との間では、接続される電位が互いに異なることになる。

以上説明した第１の実施形態による積層セラミックコンデンサ１によれば、第１の同極接続導体１８によって、すべての第１の外部端子電極１０が電気的に接続され、また、第２の同極接続導体１９によって、すべての第２の外部端子電極１１が電気的に接続される。したがって、はんだ３７を介して、配線基板２４上の導体ランド２６〜３３と外部端子電極１０および１１の各々とが電気的に接続された状態となるように、積層セラミックコンデンサ１が配線基板２４上に表面実装されたとき、はんだクラック等の事故により、外部端子電極１０および１１のいずれか特定のものとそれに対応する導体ランドとの間の接続が断たれても、積層セラミックコンデンサ１において所望の静電容量を確保することができる。

また、第１の実施形態では、同極接続導体１８および１９が、それぞれ、比較的大面積の本体部２２および２３と、この本体部２２および２３から引き出される比較的小面積の複数個の引出し部２０および２１とを有しているので、、比較的大面積の本体部２２および２３の存在により、電流経路が確保されやすくなり、上述した接続切れ時のバックアップ効果をより確実に発揮させることができる。なお、このような効果を得るための構成は、第１の同極接続導体１８においてのみ採用されてもよい。

また、積層セラミックコンデンサ１の全体としての静電容量は、第１の外部端子電極１０のいずれか１個と第２の外部端子電極１１のいずれか１個とを用いて測定することが可能であり、したがって、全体としての静電容量を容易に確認することができる。

なお、この実施形態によれば、単に１個の第１の同極接続導体１８のみによって、すべての第１の外部端子電極１０を互いに電気的に接続することができるので、積層セラミックコンデンサ１の低背化を図る上で有利であるが、このような利点を望まないならば、複数個の第１の同極接続導体１８を異なるセラミック層２間の界面に沿って設けてもよい。同様のことが、第２の同極接続導体１９についても言える。

次に、上述した積層セラミックコンデンサ１の製造方法の一例について説明する。

まず、セラミック層２となるべきセラミックグリーンシート、内部電極１２〜１５のための導電性ペースト、外部端子電極１０および１１のための導電性ペースト、ならびに同極接続導体１８および１９のための導電性ペーストがそれぞれ用意される。なお、ここで説明する例では、同極接続導体１８および１９のための導電性ペーストとして、内部電極１２〜１５のための導電性ペーストと同じものが用いられる。また、セラミックグリーンシートや導電性ペーストとしては、それぞれ、公知のものを用いることができる。

次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極１２〜１５ならびに同極接続導体１８および１９の各々となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。

次に、上述のように導電性ペースト膜が形成されたセラミックグリーンシートを所定の順序で積層し、その上下に導電性ペースト膜が形成されていない外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。

次に、生のマザー積層体は所定のサイズにカットされ、それによって、コンデンサ本体３の生の状態のものが切り出される。

次に、生のコンデンサ本体３が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば９００〜１３００℃に選ばれる。

次に、焼結後のコンデンサ本体３の第１および第２の側面６および７上に、スクリーン印刷法などを適用して、導電性ペーストが所定のパターンをもって印刷され、外部端子電極１０および１１のための導電性ペースト膜が形成される。この導電性ペースト膜は、好ましくは、側面６および７の各々から主面４および５の各々の一部にまで延びるように形成される。

次に、上記導電性ペースト膜が焼き付けられ、それによって、外部端子電極１０および１１が形成される。この焼き付け温度は、たとえば７００〜９００℃に選ばれる。また、焼き付け時の雰囲気としては、導電性ペーストに含まれる金属の種類に応じて、大気、Ｎ_２、水蒸気＋Ｎ_２などの雰囲気が使い分けられる。

このようにして、積層セラミックコンデンサ１が完成される。なお、必要に応じて、外部端子電極１０および１１の表面にめっきが施されてもよい。

以下に、この発明の他の実施形態について説明するが、図面を参照して説明する他の実施形態による積層セラミックコンデンサは、その外観については、前述した第１の実施形態による積層セラミックコンデンサ１と同様であり、図１および図２に示したのと同様の外観を有している。

図５は、この発明の第２の実施形態を説明するためのものである。この第２の実施形態は、第１の実施形態における同極接続導体１８および１９の変形例を与えるもので、図５（１）および（２）は、それぞれ、図３（１）および（４）に対応している。図５において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図５に示すように、第２の実施形態では、第１および第２の同極接続導体１８ａおよび１９ａが、所定の幅を有するライン状に形成される。したがって、セラミック層２間の特定の界面上で見たとき、第１および第２の同極接続導体１８ａおよび１９ａの各々が占める面積よりセラミック層２の露出部が占める面積の方を広くすることが容易である。その結果、第２の実施形態によれば、セラミック層２同士の接合強度を高めることができる。

図６は、この発明の第３の実施形態を説明するためのものである。図６（１）および（２）は、それぞれ、図３（１）および（４）に対応している。図６において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態では、上述した第２の実施形態の場合と同様の形状の第１および第２の同極接続導体１８ａおよび１９ａが形成されている。第３の実施形態では、図６（１）に示すように、第１の同極接続導体１８ａが形成されるセラミック層２間の界面上に、第１の同極接続導体１８ａには接続されないが、第２の外部端子電極１１に接続される第１のダミー内部導体４０を備えることを特徴としている。また、図６（２）に示すように、第２の同極接続導体１９ａが形成されるセラミック層２間の界面上に、第２の同極接続導体１９ａには接続されないが、第１の外部端子電極１０に接続される第２のダミー内部導体４１を備えることを特徴としている。これら第１および第２のダミー内部導体４０および４１によれば、それぞれ、第１および第２の同極接続導体１８ａおよび１９ａの引出し部２０および２１の有無に起因して生じる段差を有利に吸収することができる。

なお、第１および第２のダミー内部導体４０および４１は、それぞれ、第２および第１の外部端子電極１１および１０に接続されることなく、単に近接して位置されてもよい。また、これらダミー内部導体４０および４１は、前述した第１の実施形態において適用されてもよい。

図７は、この発明の第４の実施形態を説明するためのものである。この第４の実施形態についても、第１の実施形態における同極接続導体１８および１９の変形例を与えるもので、図７（１）および（２）は、それぞれ、図３（１）および（４）に対応している。図７において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第４の実施形態では、図７（１）に示すように、相対向する第１および第２の側面６および７のうち、第１の側面６上に形成された第１の外部端子電極１０−１および１０−２だけと電気的に接続される第１の同極接続導体４４と、第２の側面７上に形成された第１の外部端子電極１０−３および１０−４だけと電気的に接続される第１の同極接続導体４５とを備えるとともに、図７（２）に示すように、第１の側面６上に形成された第２の外部端子電極１１−１および１１−２だけと電気的に接続される第２の同極接続導体４６と、第２の側面７上に形成された第２の外部端子電極１１−３および１１−４だけと電気的に接続される第２の同極接続導体４７とを備えることを特徴としている。また、これら同極接続導体４４〜４７は、所定の幅を有するライン状に形成されている。

図８は、この発明の第５の実施形態による積層セラミックコンデンサ１ａを説明するための図３に対応する図である。この第５の実施形態は、第１の実施形態におけるコンデンサ部１６および１７の変形例を与えるものである。図８において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第５の実施形態では、簡単に言えば、図８（２）および（３）に示すように、同じセラミック層２上に位置する複数個の内部電極は、すべて同じ側面側に引き出されていることを特徴としている。

より具体的には、図８（２）に示したセラミック層２上には、第１の内部電極１２および第４の内部電極１５が形成される。そして、第１の内部電極１２−１および１２−２は、それぞれ、第１の外部端子電極１０−１および１０−２に電気的に接続され、第４の内部電極１５−１および１５−２は、それぞれ、第２の外部端子電極１１−１および１１−２に電気的に接続される。

他方、図８（３）に示したセラミック層２上には、第２の内部電極１３および第３の内部電極１４が形成される。そして、第２の内部電極１３−１および１３−２は、それぞれ、第２の外部端子電極１１−３および１１−４に電気的に接続され、第３の内部電極１４−１および１４−２は、それぞれ、第１の外部端子電極１０−３および１０−４に電気的に接続される。

このように、図８（２）に示したセラミック層２上に形成される第１および第４の内部電極１２および１５は、異なる電位に接続されるものが交互に配置され、同様に、図８（３）に示したセラミック層２上に形成される第２および第３の内部電極１３および１４についても、異なる電位に接続されるものが交互に配置されている。また、この第５の実施形態においても、内部電極１２〜１５にそれぞれ流れる電流の電流方向について見れば、同じセラミック層２上に位置されかつ隣り合う内部電極については逆方向となっている。

この第５の実施形態では、第１の同極接続導体１８は、セラミック層２を介して第４の内部電極１５と対向しており、そのため、第１の同極接続導体１８と第４の内部電極１５との間に微小容量の発生を許容する。また、第２の同極接続導体１９は、セラミック層２を介して第３の内部電極１４と対向し、そのため、第２の同極接続導体１９と第３の内部電極１４との間に微小容量の発生を許容する。なお、図示しないが、第１の同極接続導体１８と第２の内部電極１３とが対向する場合、および第２の同極接続導体１９と第１の内部電極１２とが対向する場合にも、同様の微小容量が発生する。

上述のように、微小容量が発生する場合であっても、積層セラミックコンデンサ１ａを、図４に示すように、配線基板２４上に実装したとき、コンデンサ本体３の第１および第２の主面４および５のいずれを配線基板２４側に向けたとしても、積層セラミックコンデンサ１ａにおいて、配線基板２４側に近くループインダクタンスが最も小さくなる部分に、電流経路の多い、すなわち引き出し部の数の多い同極接続導体１８または１９が配置されることになるため、ＥＳＬを低減することができる。

なお、上述した第５の実施形態では、図８（１）および（４）に示すように、第１の実施形態の場合と同様の同極接続導体１８および１９を用いたが、これらに代えて、図５ないし図７にそれぞれ示した第２ないし第４の実施形態に係る同極接続導体１８ａおよび１９ａまたは４４〜４７を用いてもよい。これら同極接続導体１８ａおよび１９ａまたは４４〜４７を用いると、前述した微小容量をより小さくすることができるため、容量設計の観点からは好ましい。

図９は、この発明の第６の実施形態による積層セラミックコンデンサ１ｂを説明するための図３に対応する図である。図９において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第６の実施形態では、簡単に言えば、２個のコンデンサ部が構成され、また、各内部電極は２個の引出し部を有することを特徴としている。

より具体的には、図９（２）に示したセラミック層２上には、第１および第３の内部電極１２および１４が形成され、第１の内部電極１２は、第１の外部端子電極１０−１および１０−３に電気的に接続され、第３の内部電極１４は、第１の外部端子電極１０−２および１０−４に電気的に接続される。

他方、図９（３）に示したセラミック層２上には、第２および第４の内部電極１３および１５が形成され、第２の内部電極１３は、第２の外部端子電極１１−１および１１−３に電気的に接続され、第４の内部電極１５は、第２の外部端子電極１１−２および１１−４に電気的に接続される。

このようにして、コンデンサ本体３の内部において、第１の内部電極１２と第２の内部電極１３とが特定のセラミック層２を挟んで配置されることにより容量が形成された１個の第１のコンデンサ部１６が構成される。また、第３の内部電極１４と第４の内部電極１５とが特定のセラミック層２を挟んで配置されることにより容量が形成された１個の第２のコンデンサ部１７が構成される。これら第１および第２のコンデンサ部１６および１７は、他の実施形態の場合と同様、セラミック層２の平面方向に沿って互いに並んで配置される。

また、図９（１）および（４）にそれぞれ示した第１および第２の同極接続導体１８および１９は、他の実施形態の場合と同様、第１のコンデンサ部１６および第２のコンデンサ部１７にまたがるように形成されている。

また、第６の実施形態においても、内部電極１２〜１５にそれぞれ流れる電流の電流方向については、同じセラミック層２上に位置されかつ隣り合う内部電極、すなわち、第１の内部電極１２と第３の内部電極１４とについて、ならびに第２の内部電極１３と第４の内部電極１５とについて、それぞれ見ると、少なくとも互いに対向する各部分の間では逆方向となっており、ＥＳＬの低減に寄与している。

図１０は、この発明の第７の実施形態を説明するためのものである。この第７の実施形態は、上述した第６の実施形態における同極接続導体１８および１９の変形例を与えるもので、図１０（１）および（２）は、それぞれ、図９（１）および（４）に対応している。図１０において、図９に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第７の実施形態では、図１０（１）に示すように、第１の同極接続導体５０は、第１の外部端子電極１０−２および１０−３間のみを接続し、第２の同極接続導体５１は、図１０（２）に示すように、第２の外部端子電極１１−１および１１−４間のみを接続するように形成される。これら第１および第２の同極接続導体５０および５１は、必要最低限のバックアップのための接続経路を確保しようとするものである。

図１１は、この発明の第８の実施形態を説明するためのものである。この第８の実施形態は、上述の第７の実施形態の場合と同様、第６の実施形態における同極接続導体１８および１９の変形例を与えるもので、図１１（１）および（２）は、それぞれ、図９（１）および（４）に対応している。図１１において、図９に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第８の実施形態では、図１１（１）に示すように、第１の同極接続導体５４が、第１の外部端子電極１０−１および１０−４間を接続するように形成され、また、図１１（２）に示すように、第２の同極接続導体５５が、第２の外部端子電極１１−２および１１−３間を接続するように形成される。これら第１および第２の同極接続導体５４および５５についても、必要最低限のバックアップのための接続経路を確保しようとするものである。

図１２は、この発明の第９の実施形態による積層セラミックコンデンサ１ｃを説明するための図３に対応する図である。図１２おいて、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１２における（１）〜（６）の各数字は、積層順序をも示している。第９の実施形態では、コンデンサ本体３の内部に、複数の第１の同極接続導体１８が連続して積層方向に配置され、また、複数の第２の同極接続導体１９が連続して積層方向に配置されていることを特徴としている。

このような構成が採用されると、第１の同極接続導体１８と第１の外部端子電極１０との接続信頼性および第２の同極接続導体１９と第２の外部端子電極１１との接続信頼性をともに向上させることができ、接続切れ時のバックアップという効果をより確実なものとすることができる。なお、各々複数の第１および第２の同極接続導体１８および１９は、それぞれ、たとえば３〜１０層程度にわたって連続して積層方向に配置されるようにすることが好ましい。

図１３は、この発明の第１０の実施形態による積層セラミックコンデンサ１ｄを説明するための図３に対応する図である。図１３において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

この第１０の実施形態では、簡単に言えば、同極接続導体１８および１９がコンデンサ本体３における積層方向での中央近傍に配置されていることを特徴としている。

より詳細には、コンデンサ本体３の積層方向での各端部に、図１３（１）および（２）、ならびに図１３（７）および（８）に示すように、内部電極１２〜１５を配置し、積層方向での中央近傍には、図１３（３）〜（６）に示すように、いずれの内部電極も形成されない緩衝領域が形成され、この緩衝領域に、第１および第２の同極接続導体１８および１９が配置される。

セラミック層２を構成するセラミック材料として高誘電率のものを用いると、誘電体の電歪効果により、コンデンサ本体３の伸縮が起こり、これによる応力のため、コンデンサ本体３にクラックが生じるおそれがある。上述した緩衝領域は、この応力を緩和し、クラックの発生を抑制する。なお、緩衝領域を、セラミック層２のみで構成すると、たわみ強度が低くなるため、この緩衝領域に、前述したように、同極接続導体１８および１９を配置する。したがって、同極接続導体１８および１９は、接続切れ時のバックアップだけでなく、強度向上の作用をも果たしている。

また、第１０の実施形態では、第９の実施形態の場合と同様、複数の第１の同極接続導体１８が連続して積層方向に配置され、また、複数の第２の同極接続導体１９が連続して積層方向に配置されている。この場合、第１および第２の同極接続導体１８および１９は、互いの間に形成される不所望な容量をできるだけ小さくするため、第１の同極接続導体１８をまとめて積層し、また、第２の同極接続導体１９をまとめて積層することが好ましい。

なお、第１０の実施形態の変形例として、内部電極１２〜１５を配置した部分のさらに外層側に、図示した同極接続導体１８および１９とは別の同極接続導体をさらに配置してもよい。

図１４は、この発明の第１１の実施形態による積層セラミックコンデンサ１ｅを説明するための図３に対応する図である。図１４おいて、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１４における（１）〜（６）の各数字は、積層順序をも示している。第１１の実施形態では、図１４（２）に示した第１の同極接続導体１８は、セラミック層２を介して、図１４（３）に示した第１および第３の内部電極１２および１４と対向するように配置され、かつ、第１および第３の内部電極１２および１４が位置する側とは反対側において、セラミック層２を介して、図１４（１）に示した第２の同極接続導体１９と対向するように配置されているものを含むことを特徴としている。

同様に、図１４（５）に示した第２の同極接続導体１９は、セラミック層２を介して、図１４（４）に示した第２および第４の内部電極１３および１５と対向するように配置され、かつ、第２および第４の内部電極１３および１５が位置する側とは反対側において、セラミック層２を介して、図１４（６）に示した第１の同極接続導体１８と対向するように配置されているものを含むことを特徴としている。

このような構成が採用されると、第１の同極接続導体１８と第１および第３の内部電極１２および１４との間では容量が発生せず、また、第２の同極接続導体１９と第２および第４の内部電極１３および１５との間では容量が発生しないが、図１４（１）に示した第２の同極接続導体１９と図１４（２）に示した第１の同極接続導体１８との間、ならびに図１４（５）に示した第２の同極接続導体１９と図１４（６）に示した第１の同極接続導体１８との間で容量が発生する。したがって、第１および第２の同極接続導体１８および１９間で発生する容量を調整することにより、積層セラミックコンデンサ１ｅ全体の容量を微調整することが可能となる。

なお、図示の実施形態では、第１および第２の同極接続導体１８および１９間で容量を取得する構成が２箇所において採用されたが、単に１箇所においてのみ採用されても、３箇所以上で採用されてもよい。

以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。

たとえば、第１および第２の同極接続導体に関して、それぞれ、１種類のパターンのものを形成するのではなく、１個のコンデンサ本体において、異なるパターンのものを混在させて形成してもよい。

また、図示した各実施形態では、第２の同極接続導体が形成されたが、第２の同極接続導体を備えない実施形態も、この発明の範囲内のものであると理解すべきである。

この発明の第１の実施形態による積層セラミックコンデンサ１の外観を示す斜視図である。 図１に示した積層セラミックコンデンサ１の外観を示す平面図である。 図１に示した積層セラミックコンデンサ１の内部構造をいくつかの断面をもって示す平面図である。 図１に示した積層セラミックコンデンサ１の実装状態を示す斜視図である。 この発明の第２の実施形態を説明するための図３（１）および（４）に対応する図である。 この発明の第３の実施形態を説明するための図３（１）および（４）に対応する図である。 この発明の第４の実施形態を説明するための図３（１）および（４）に対応する図である。 この発明の第５の実施形態による積層セラミックコンデンサ１ａを示す図３に対応する図である。 この発明の第６の実施形態による積層セラミックコンデンサ１ｂを示す図３に対応する図である。 この発明の第７の実施形態を説明するための図９（１）および（４）に対応する図である。 この発明の第８の実施形態を説明するための図９（１）および（４）に対応する図である。 この発明の第９の実施形態による積層セラミックコンデンサ１ｃを示す図３に対応する図である。 この発明の第１０の実施形態による積層セラミックコンデンサ１ｄを示す図３に対応する図である。 この発明の第１１の実施形態による積層セラミックコンデンサ１ｅを示す図３に対応する図である。

符号の説明

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 積層セラミックコンデンサ
２ セラミック層
３ コンデンサ本体
４ 第１の主面
５ 第２の主面
６ 第１の側面
７ 第２の側面
８ 第３の側面
９ 第４の側面
１０ 第１の外部端子電極
１１ 第２の外部端子電極
１２ 第１の内部電極
１３ 第２の内部電極
１４ 第３の内部電極
１５ 第４の内部電極
１６ 第１のコンデンサ部
１７ 第２のコンデンサ部
１８，１８ａ，４４，４５，５０，５４ 第１の同極接続導体
１９，１９ａ，４６，４７，５１，５５ 第２の同極接続導体
２０，２１ 引出し部
２２，２３ 本体部
４０ 第１のダミー内部導体
４１ 第２のダミー内部導体

Claims (18)

1. 積層された複数層のセラミック層をもって構成され、かつ相対向する第１および第２の主面と前記第１および第２の主面間を結ぶ側面とを有する、コンデンサ本体と、
   前記コンデンサ本体の前記側面上に形成され、かつ第１の電位に接続される、複数個の第１の外部端子電極と、
   前記コンデンサ本体の前記側面上に形成され、かつ第２の電位に接続される、複数個の第２の外部端子電極と、
   前記コンデンサ本体の内部に形成され、かつ前記第１の外部端子電極に電気的に接続される、第１の内部電極と、
   前記コンデンサ本体の内部に形成され、かつ前記第２の外部端子電極に電気的に接続される、第２の内部電極と、
   前記コンデンサ本体の内部に形成され、かつ前記第１の外部端子電極に電気的に接続される、第３の内部電極と、
   前記コンデンサ本体の内部に形成され、かつ前記第２の外部端子電極に電気的に接続される、第４の内部電極と、
   前記コンデンサ本体の内部において、前記第１の内部電極と前記第２の内部電極とが特定の前記セラミック層を挟んで配置されることにより容量が形成される、１個以上の第１のコンデンサ部と、
   前記コンデンサ本体の内部において、前記セラミック層の平面方向に沿って前記第１のコンデンサ部と並んで配置され、前記第３の内部電極と前記第４の内部電極とが特定の前記セラミック層を挟んで配置されることにより容量が形成される、１個以上の第２のコンデンサ部と、
   前記コンデンサ本体の内部に形成され、前記第１のコンデンサ部および前記第２のコンデンサ部から選ばれる２個以上のコンデンサ部にまたがるようにして、前記複数個の第１の外部端子電極のうちの２個以上と電気的に接続される、第１の同極接続導体と
   を備える、積層セラミックコンデンサ。
2. 前記内部電極にそれぞれ流れる電流の電流方向が、同じ前記セラミック層上に位置されかつ隣り合う内部電極の少なくとも互いに対向する各部分の間で逆方向となるように、外部回路に接続される、請求項２に記載の積層セラミックコンデンサ。
3. 前記第１の内部電極は１個の前記第１の外部端子電極に電気的に接続され、前記第２の内部電極は１個の前記第２の外部端子電極に電気的に接続され、前記第３の内部電極は１個の前記第１の外部端子電極に電気的に接続され、前記第４の内部電極は１個の前記第２の外部端子電極に電気的に接続される、請求項１または２に記載の積層セラミックコンデンサ。
4. 前記第１の内部電極は複数個の前記第１の外部端子電極に電気的に接続され、前記第２の内部電極は複数個の前記第２の外部端子電極に電気的に接続され、前記第３の内部電極は複数個の前記第１の外部端子電極に電気的に接続され、前記第４の内部電極は複数個の前記第２の外部端子電極に電気的に接続される、請求項１または２に記載の積層セラミックコンデンサ。
5. 前記第１の同極接続導体は、すべての前記第１の外部端子電極と電気的に接続される、請求項１ないし４のいずれかに記載の積層セラミックコンデンサ。
6. 前記側面は、相対向する第１および第２の側面を有し、
   前記第１の同極接続導体は、前記第１の側面上に形成された前記第１の外部端子電極だけと電気的に接続されるものと、前記第２の側面上に形成された前記第１の外部端子電極だけと電気的に接続されるものとを含む、請求項１ないし５のいずれかに記載の積層セラミックコンデンサ。
7. 前記側面は、相対向する第１および第２の側面を有し、
   前記第１の同極接続導体は、前記第１の側面上に形成された前記第１の外部端子電極および前記第２の側面上に形成された前記第１の外部端子電極の双方と電気的に接続されるものを含む、請求項１ないし５のいずれかに記載の積層セラミックコンデンサ。
8. 前記コンデンサ本体の内部に、単に１個の前記第１の同極接続導体が形成される、請求項１ないし７のいずれかに記載の積層セラミックコンデンサ。
9. 前記コンデンサ本体の内部に、複数の前記第１の同極接続導体が連続して積層方向に配置される、請求項１ないし７のいずれかに記載の積層セラミックコンデンサ。
10. 前記第１の同極接続導体は、比較的大面積の本体部と、前記本体部から引き出されかつ複数個の前記第１の外部端子電極にそれぞれ電気的に接続される比較的小面積の複数個の引出し部とを有する、請求項１ないし９のいずれかに記載の積層セラミックコンデンサ。
11. 前記第１の同極接続導体は、所定の幅を有するライン状に形成される、請求項１ないし９のいずれかに記載の積層セラミックコンデンサ。
12. 前記セラミック層間の特定の界面上で見たとき、前記第１の同極接続導体が占める面積より前記セラミック層の露出部が占める面積の方が広い、請求項１１に記載の積層セラミックコンデンサ。
13. 前記第１の同極接続導体が形成される前記セラミック層間の界面上に、前記第１の同極接続導体には接続されないが、前記第２の外部端子電極に接続されまたは近接して位置される第１のダミー内部導体をさらに備える、請求項１ないし１２のいずれかに記載の積層セラミックコンデンサ。
14. 前記第１の同極接続導体は、前記セラミック層を介して前記第１および第３の内部電極と対向するように配置されるものを含む、請求項１ないし１３のいずれかに記載の積層セラミックコンデンサ。
15. 前記第１の同極接続導体は、前記第１および第２の主面の少なくとも一方に近接して配置されるとともに、前記セラミック層を介して前記第２および／または第４の内部電極と対向するように配置されるものを含む、請求項１ないし１４のいずれかに記載の積層セラミックコンデンサ。
16. 前記コンデンサ本体における積層方向での中央近傍に、前記第１ないし第４の内部電極のいずれもが形成されない緩衝領域が形成され、前記第１の同極接続導体は、前記緩衝領域に配置されるものを含む、請求項１ないし１５のいずれかに記載の積層セラミックコンデンサ。
17. 前記コンデンサ本体の内部に形成され、前記第１のコンデンサ部および前記第２のコンデンサ部から選ばれる２個以上のコンデンサ部にまたがるようにして、前記複数個の第２の外部端子電極のうちの２個以上と電気的に接続される、第２の同極接続導体をさらに備える、請求項１ないし１６のいずれかに記載の積層セラミックコンデンサ。
18. 前記第１の同極接続導体は、前記セラミック層を介して前記第１および第３の内部電極と対向するように配置され、かつ、前記第１および第３の内部電極が位置する側とは反対側において、前記セラミック層を介して前記第２の同極接続導体と対向するように配置されているものを含む、請求項１７に記載の積層セラミックコンデンサ。

Images