JP2009004562A - Ceramic package and method of manufacturing the same - Google Patents

Ceramic package and method of manufacturing the same Download PDF

Info

Publication number
JP2009004562A
JP2009004562A JP2007163959A JP2007163959A JP2009004562A JP 2009004562 A JP2009004562 A JP 2009004562A JP 2007163959 A JP2007163959 A JP 2007163959A JP 2007163959 A JP2007163959 A JP 2007163959A JP 2009004562 A JP2009004562 A JP 2009004562A
Authority
JP
Japan
Prior art keywords
layer
ceramic package
cavity
conductive layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007163959A
Other languages
Japanese (ja)
Other versions
JP4546990B2 (en
Inventor
Shinji Maehara
信治 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007163959A priority Critical patent/JP4546990B2/en
Publication of JP2009004562A publication Critical patent/JP2009004562A/en
Application granted granted Critical
Publication of JP4546990B2 publication Critical patent/JP4546990B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ceramic package that can clearly distinguish an edge inside a surface conductor layer from a conductive layer, and to provide a method of manufacturing the same. <P>SOLUTION: A first conductive layer 21 is formed on a cavity 5 side surface (upper surface) of a lower ceramic board 13 along one longer inner side of a frame 19, and the right end of this first conductive layer 21 extends to the upper right corner part of the ceramic package 1. The surface of the first conductive layer 21's central part is covered with an insulating layer 25 made of aluminum. In other words, when the ceramic package 1 is seen from the cavity 5's side (upper surface side), the insulating layer 25 is formed along the longer inner side of the frame 19 so that the first conductive layer 21 may not be exposed. This makes the insulating layer 25 look to be as if it were formed adjacent to the inner side of the frame 19 when seen from the upper surface side, and the first conductive layer 21 is seen between the frame 19 and the insulating layer 25. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、例えば、水晶振動子用パッケージ、水晶発振器用パッケージ、SAW(Surface Acoustic Wave)フィルタ用パッケージなどの電子部品を収納するためのセラミックパッケージ及びその製造方法に関するものである。   The present invention relates to a ceramic package for housing electronic components such as a crystal resonator package, a crystal oscillator package, and a SAW (Surface Acoustic Wave) filter package, and a method of manufacturing the same.

従来より、水晶振動子など収容するパッケージとして、セラミックパッケージが使用されている。
このセラミックパッケージは、板状のセラミックパッケージの中央に、水晶振動子やICチップを収容するキャビティ(凹部)が設けられたものであり、その周囲は壁状の周縁部により囲まれている(特許文献1、2、3参照)。
Conventionally, a ceramic package has been used as a package for accommodating a crystal unit or the like.
This ceramic package is a plate-shaped ceramic package provided with a cavity (concave portion) for accommodating a crystal resonator and an IC chip in the center, and the periphery thereof is surrounded by a wall-shaped peripheral portion (patented) References 1, 2, and 3).

前記キャビティの内部には、水晶発振子を装着するパッドや、パッドに電気的に接続されたリード(導電層)などが設けられている。また、周縁部の表面には、画像処理の際の位置決めに用いられるトレース用(又は蓋体の接合用)のために、メタライズ等によって表面導体層(トレース層、シールリング)が形成されている。   Inside the cavity, a pad for mounting a crystal oscillator, a lead (conductive layer) electrically connected to the pad, and the like are provided. In addition, a surface conductor layer (trace layer, seal ring) is formed on the surface of the peripheral portion by metallization or the like for tracing (or for joining the lid) used for positioning during image processing. .

このうち、パッドに接続された導電層は、通常は、キャビティの底部の外周に沿って形成され、セラミックパッケージの角部から外部に取り出されるように伸びている。これは、キャビティの底部中央などには、ICチップに接続するための配線などが形成されているからである。   Among these, the conductive layer connected to the pad is usually formed along the outer periphery of the bottom of the cavity and extends so as to be taken out from the corner of the ceramic package. This is because wiring or the like for connecting to the IC chip is formed at the center of the bottom of the cavity.

また、例えば水晶振動子における水晶パッドトレースをキャビティの中央部に配線すると、水晶ブランクへの干渉が懸念されるので、水晶パッドトレースをキャビティの周囲の側壁内に形成することが考えられるが、実際には、側壁の幅は狭いので困難である。従って、この点からも、水晶パッドトレースのような導電層は、キャビティの底面の外周に沿って形成されている。
特開平6−104687号公報 特開平11−251839号公報 特開2003−8380号公報
For example, if the crystal pad trace in a crystal unit is wired in the center of the cavity, there is concern about interference with the crystal blank, so it may be possible to form the crystal pad trace in the sidewall around the cavity. However, it is difficult because the side wall is narrow. Therefore, also from this point, a conductive layer such as a quartz pad trace is formed along the outer periphery of the bottom surface of the cavity.
JP-A-6-104687 JP 11-251839 A JP 2003-8380 A

しかしながら、上述した従来技術では、導電層や表面導体層の表面に金等のメッキを施すので、画像処理を利用し自動的に作業を行う場合には、好ましくないことがあった。
つまり、セラミックパッケージに水晶振動子やICチップを装着する作業は、機械により自動化されており、その際には、セラミックパッケージの上面(キャビティ開口部がある面)を撮影し、その画像(例えば2値化画像)を用いて位置決めしているが、導電層や表面導体層の表面には金等のメッキが施してあり、しかも、近年では、パッケージ上面から見た場合に、表面導体層に近接もしくは、重複して導電層が配置される傾向にあるので、画像処理する際に、導電層と表面導体層との区別がしづらいという問題があった。
However, in the above-described prior art, since the surface of the conductive layer or the surface conductor layer is plated with gold or the like, there are cases where it is not preferable when the operation is automatically performed using image processing.
That is, the operation of mounting the crystal resonator and the IC chip on the ceramic package is automated by a machine. At that time, the upper surface of the ceramic package (the surface having the cavity opening) is photographed and an image thereof (for example, 2 The surface of the conductive layer or surface conductor layer is plated with gold or the like, and in recent years, it is close to the surface conductor layer when viewed from the top of the package. Alternatively, there is a tendency that the conductive layer tends to be disposed in an overlapping manner, so that it is difficult to distinguish between the conductive layer and the surface conductor layer during image processing.

詳しくは、水晶振動子やICチップを装着する際には、例えば表面導体層のキャビティ側のエッジに沿ったラインを基準ラインとして位置決めしているので、導電層と表面導体層の区別ができない場合には、例えば導電層の側端を基準ラインと誤判断してしまい、その結果、水晶振動子等の装着ズレが発生するという問題があった。   Specifically, when mounting a crystal unit or IC chip, for example, the line along the cavity-side edge of the surface conductor layer is positioned as the reference line, so the conductive layer and the surface conductor layer cannot be distinguished. However, there is a problem that, for example, the side edge of the conductive layer is erroneously determined as the reference line, and as a result, the mounting deviation of the crystal resonator or the like occurs.

本発明は、前記課題を解決するためになされたものであり、その目的は、表面導体層の内側のエッジを導電層と明瞭に区別できるセラミックパッケージ及びその製造方法を提供することである。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a ceramic package that can clearly distinguish an inner edge of a surface conductor layer from a conductive layer, and a method of manufacturing the same.

(1)請求項1の発明は、表面および裏面を有し複数の絶縁層を積層してなる基板本体と、前記基板本体の表面に開口し、且つ側面および電子部品が実装される底面を有するキャビティと、前記基板本体の表面にて前記キャビティの開口部を囲むように設けられ、表面に周囲メッキ層を備える表面導体層と、前記キャビティの少なくとも一部の外周部に沿って設けられ、表面に前記表面導体層と同じ主成分より構成される内側メッキ層を備える導電層と、前記導電層の表面の少なくとも一部分に設けられる画像識別マークと、を備えたことを特徴とするセラミックパッケージを要旨とする。   (1) The invention of claim 1 has a substrate body having a front surface and a back surface and a plurality of insulating layers laminated, and an opening on the surface of the substrate body, and a side surface and a bottom surface on which electronic components are mounted. A cavity, a surface conductor layer provided on the surface of the substrate body so as to surround the opening of the cavity, and provided with a peripheral plating layer on the surface; and provided along an outer peripheral portion of at least a part of the cavity; A ceramic package comprising: a conductive layer comprising an inner plating layer composed of the same main component as the surface conductor layer; and an image identification mark provided on at least a part of the surface of the conductive layer. And

本発明では、導電層の表面には、キャビティの外周部に沿って、画像識別マークが設けられているので、セラミックパッケージをキャビティ側(例えば上方側又は上面側)から撮影した画像を処理する場合(例えば2値化画像を作成する場合)、表面導体層のキャビティ側のエッジを明瞭に認識することができる。よって、このエッジを電子部品を実装する際の位置決めの用の基準ラインとすることができるので、精度の良い位置決めを行うことができる。   In the present invention, since an image identification mark is provided on the surface of the conductive layer along the outer periphery of the cavity, when processing an image taken of the ceramic package from the cavity side (for example, the upper side or the upper surface side) (For example, when creating a binarized image), the edge of the surface conductor layer on the cavity side can be clearly recognized. Therefore, since this edge can be used as a reference line for positioning when mounting an electronic component, positioning with high accuracy can be performed.

また、前記各メッキ層としては、メタライズ層の上に、ニッケルメッキや金メッキを施したものを採用できる。この様な場合には、両方とも表面は金であるので、画像処理をした場合、両者が一体となって識別が難しいが、上述した画像識別マークにより、表面導体層のエッジの識別を容易に行うことができる。   Moreover, as each said plating layer, what plated nickel plating and gold plating on the metallization layer is employable. In such a case, since both surfaces are gold, when image processing is performed, it is difficult to identify both together, but the above-described image identification mark makes it easy to identify the edge of the surface conductor layer. It can be carried out.

なお、この画像識別マークとは、表面導体層との画像識別が導電層より容易な例えば絶縁層からなるマークである。また、前記電子部品としては、SAW素子、水晶振動子、圧電振動子、ICなどが挙げられる。   The image identification mark is a mark made of, for example, an insulating layer that is easier to identify with the surface conductor layer than the conductive layer. Examples of the electronic component include a SAW element, a crystal resonator, a piezoelectric resonator, and an IC.

(2)請求項2の発明では、前記画像識別マークは、前記セラミックパッケージを前記キャビティ側から見た場合に、前記表面導体層に隣接して設けられたものであることを特徴とする。   (2) The invention of claim 2 is characterized in that the image identification mark is provided adjacent to the surface conductor layer when the ceramic package is viewed from the cavity side.

本発明は、画像識別マークの好ましい配置を例示したものである。
ここで、表面導体層と導電層との配置としては、キャビティ側(例えば上方)から見た場合に、隙間無く隣接している場合が挙げられるが、僅かに間隔が空いている場合(即ち画像処理の際に隙間が認識できない程度の場合)にも、本発明は有効である。
The present invention exemplifies a preferred arrangement of image identification marks.
Here, as for the arrangement of the surface conductor layer and the conductive layer, when viewed from the cavity side (for example, the upper side), there is a case where they are adjacent to each other without any gap, but a case where there is a slight gap (that is, an image). The present invention is also effective when the gap cannot be recognized during processing.

(3)請求項3の発明では、前記画像識別マークは、(例えばアルミナ等の)絶縁層からなることを特徴とする。
導電層や表面導体層とのベースとして、メタライズ層を採用した場合には、メタライズ層の上に絶縁層を形成した後に、電解メッキにより、絶縁層以外のメタライズ層の表面に各メッキ層を形成することができる。
(3) The invention of claim 3 is characterized in that the image identification mark is made of an insulating layer (for example, alumina or the like).
When a metallized layer is used as the base for the conductive layer and surface conductor layer, after forming an insulating layer on the metallized layer, each plating layer is formed on the surface of the metallized layer other than the insulating layer by electrolytic plating can do.

(4)請求項4の発明では、前記画像識別マークは、前記表面導体層とは異なる色に着色されたものであることを特徴とする。
例えば導電層の表面に、有彩色や無彩色の色を付けた場合にも、表面導体層のエッジを容易に識別することができる。
(4) The invention of claim 4 is characterized in that the image identification mark is colored in a color different from that of the surface conductor layer.
For example, even when a chromatic or achromatic color is applied to the surface of the conductive layer, the edge of the surface conductor layer can be easily identified.

(5)請求項5の発明では、前記表面導体層の前記周囲メッキ層は、前記キャビティの開口部を囲むように配置された金属部材上に形成されたものであることを特徴とする。
本発明では、金属部材(例えばシールリング)上に周囲メッキ層を形成した構成を採用できる。
(5) The invention according to claim 5 is characterized in that the peripheral plating layer of the surface conductor layer is formed on a metal member arranged so as to surround the opening of the cavity.
In this invention, the structure which formed the surrounding plating layer on the metal member (for example, seal ring) is employable.

(6)請求項6の発明は、前記請求項1〜4のいずれか1項に記載のセラミックパッケージを製造するセラミックパッケージの製造方法において、
前記キャビティ底部に対応するセラミックグリーンシートの表面に、前記導電層に対応する導電パターンを形成する工程と、前記導電パターンの上に前記画像識別マークとなる材料を塗布する工程と、前記キャビティの側面(即ち側面を構成する凸状部分)に対応するセラミックグリーンシートの表面に、前記表面導体層に対応する導電パターンを形成する工程と、複数の前記セラミックグリーンシートを積層する工程と、その後焼成する工程と、を備えたことを特徴とする。
(6) The invention of claim 6 is the method for manufacturing a ceramic package according to any one of claims 1 to 4, wherein the ceramic package is manufactured.
Forming a conductive pattern corresponding to the conductive layer on the surface of the ceramic green sheet corresponding to the bottom of the cavity; applying a material to be the image identification mark on the conductive pattern; and side surfaces of the cavity A step of forming a conductive pattern corresponding to the surface conductor layer on the surface of the ceramic green sheet corresponding to (that is, a convex portion constituting the side surface), a step of laminating the plurality of ceramic green sheets, and then firing. And a process.

本発明では、上述した手順により、導電層の上に画像識別マークを形成したセラミックパッケージを製造することができる。
なお、画像識別マークとなる材料を塗布する工程と、表面導体層に対応する導電パターンを形成する工程との順番は、どちらが先であってもよい。
In the present invention, a ceramic package in which an image identification mark is formed on a conductive layer can be manufactured by the above-described procedure.
Note that whichever comes first may be the order of applying the material to be the image identification mark and the process of forming the conductive pattern corresponding to the surface conductor layer.

(7)請求項7の発明は、前記画像識別マークとなる材料として、絶縁ペースト(例えばアルミナ等のセラミックペースト)を用いるとともに、前記焼成後に、前記導電層と前記表面導体層の表面を電解メッキすることを特徴とする。   (7) The invention according to claim 7 uses an insulating paste (for example, a ceramic paste such as alumina) as a material for the image identification mark, and electroplats the surfaces of the conductive layer and the surface conductor layer after the firing. It is characterized by doing.

これにより、絶縁層以外の導電層と表面導体層の表面にそれぞれメッキ層を形成することができる。   Thereby, a plating layer can be formed on the surface of the conductive layer other than the insulating layer and the surface conductor layer, respectively.

以下、本発明の実施形態を、図面を参照しながら説明する。
[第1実施形態]
a)まず、本実施形態のセラミックパッケージについて説明する。
Embodiments of the present invention will be described below with reference to the drawings.
[First Embodiment]
a) First, the ceramic package of this embodiment will be described.

図1に示す様に、本実施形態のセラミックパッケージ1は、例えば水晶発振器3の容器(水晶発振器パッケージ)として用いられるものであり、この水晶発振器3は、セラミックパッケージ1の凹部(キャビティ)内5に、水晶発振子7とICチップ9とを収容し、カバー11にて密閉したものである。なお、セラミックパッケージ1のセラミック部分(絶縁層が積層された部分)を基板本体12と称する。   As shown in FIG. 1, the ceramic package 1 of this embodiment is used as a container (crystal oscillator package) of a crystal oscillator 3, for example, and this crystal oscillator 3 is in a recess (cavity) 5 of the ceramic package 1. In addition, the crystal oscillator 7 and the IC chip 9 are accommodated and sealed with a cover 11. The ceramic portion of the ceramic package 1 (the portion on which the insulating layer is laminated) is referred to as a substrate body 12.

前記セラミックパッケージ1は、例えばアルミナからなり、図2及び図3に示す様に、基体本体12の底部を構成する長方形の下部セラミック板13と、下部セラミック板13上に形成された枠状の中間セラミック板15と、中間セラミック板15上に形成された枠状の上部セラミック板17とが積層一体化されたものである。なお、中間セラミック板15及び下部セラミック板17によって、キャビティ5の周囲を囲む枠部19が形成されている。   The ceramic package 1 is made of alumina, for example, and as shown in FIGS. 2 and 3, a rectangular lower ceramic plate 13 constituting the bottom of the base body 12 and a frame-shaped intermediate formed on the lower ceramic plate 13. A ceramic plate 15 and a frame-shaped upper ceramic plate 17 formed on the intermediate ceramic plate 15 are laminated and integrated. The intermediate ceramic plate 15 and the lower ceramic plate 17 form a frame portion 19 that surrounds the cavity 5.

詳しくは、下部セラミック板13のキャビティ5側の表面(上面)には、枠部19の内側の一方の長辺に沿って(即ちキャビティ5の底面の外周部に沿って)、図3(a)の左右方向に伸びるように、内側メッキ層44を備える第1導電層21が形成されており、この第1導電層21の右端は、セラミックパッケージ1の右上角部に伸びている。なお、セラミックパッケージ1の左下角部から斜めに、同様な第2導電層23が僅かに伸びている。   Specifically, on the surface (upper surface) of the lower ceramic plate 13 on the cavity 5 side, along one long side inside the frame portion 19 (that is, along the outer peripheral portion of the bottom surface of the cavity 5), FIG. The first conductive layer 21 including the inner plating layer 44 is formed so as to extend in the left-right direction, and the right end of the first conductive layer 21 extends to the upper right corner of the ceramic package 1. A similar second conductive layer 23 slightly extends obliquely from the lower left corner of the ceramic package 1.

特に、内側メッキ層44を備える第1導電層21の表面の一部は、アルミナからなる絶縁層25で覆われている。つまり、セラミックパッケージ1をキャビティ5側(表面側)から見た場合、即ち厚み方向から見た場合に、第1導電層21の左右方向における中央部分が露出しないように、枠部19の長辺の内側に沿って、所定寸法だけ絶縁層25が形成されている。これにより、前記表面側から見た場合、枠部19の内側に隣接して絶縁層25が形成されているように見えるので、枠部19と絶縁層25の間には、内側メッキ層44を備える第1導電層21は見られない。   In particular, a part of the surface of the first conductive layer 21 including the inner plating layer 44 is covered with an insulating layer 25 made of alumina. That is, when the ceramic package 1 is viewed from the cavity 5 side (surface side), that is, when viewed from the thickness direction, the long side of the frame portion 19 is not exposed so that the central portion in the left-right direction of the first conductive layer 21 is not exposed. An insulating layer 25 is formed along the inside of the substrate by a predetermined dimension. Thereby, when viewed from the front surface side, it seems that the insulating layer 25 is formed adjacent to the inside of the frame portion 19, so the inner plating layer 44 is interposed between the frame portion 19 and the insulating layer 25. The first conductive layer 21 provided is not seen.

また、中間セラミック板15の短辺側の一方には、キャビティ5内にて段差を形成するように一対の張出部27、29が形成されており、この張出部27、29の上面には、中間導電層31、33が形成されている。従って、この中間導電層31、33は、前記表面側から見た場合、上部セラミック板17の内壁より内側に張り出している。なお、張出部27、29には、中間導電層31、33を電気的に底部側のパターン(図示せず)に接続するためのビア35、37が形成されている。   In addition, a pair of overhang portions 27 and 29 are formed on one side of the short side of the intermediate ceramic plate 15 so as to form a step in the cavity 5. Are formed with intermediate conductive layers 31 and 33. Therefore, the intermediate conductive layers 31 and 33 protrude from the inner wall of the upper ceramic plate 17 when viewed from the surface side. The overhang portions 27 and 29 are formed with vias 35 and 37 for electrically connecting the intermediate conductive layers 31 and 33 to a pattern (not shown) on the bottom side.

更に、上部セラミック板17は、幅が狭い長方形の枠体であり、基板本体12の表面となる部分には、表面導体層39が形成されている。
この表面導体層39は、図4(a)に示す様に、例えばタングステン(W)からなるメタライズ層40の上に、ニッケルメッキ層41が形成され、更に、ニッケルメッキ層41の上に金メッキ層42が形成されたものであり、両メッキ層41、42により、メッキ層(周囲メッキ層)43が構成されている。なお、第2導電層23、中間導電層31、33も同様な構成である。
Further, the upper ceramic plate 17 is a rectangular frame having a narrow width, and a surface conductor layer 39 is formed on a portion that becomes the surface of the substrate body 12.
As shown in FIG. 4A, the surface conductor layer 39 has a nickel plating layer 41 formed on a metallized layer 40 made of, for example, tungsten (W), and further a gold plating layer on the nickel plating layer 41. 42 is formed, and both plating layers 41 and 42 constitute a plating layer (surrounding plating layer) 43. The second conductive layer 23 and the intermediate conductive layers 31 and 33 have the same configuration.

また、第1導電層21も、同様に、表面が露出している部分には、ニッケルメッキ及び金メッキによってメッキ層(内側メッキ層)44が形成されているが、露出していない部分(即ち絶縁層25の表面)には、メッキ層44は形成されていない。   Similarly, in the first conductive layer 21, a plating layer (inner plating layer) 44 is formed by nickel plating and gold plating on a portion where the surface is exposed, but a portion not exposed (that is, insulating). The plating layer 44 is not formed on the surface of the layer 25.

なお、図1に示す様に、水晶発振子7は、ロウ材により中間導電層31、33に接合されている。また、ICチップ9は、中間セラミック板15の枠内に収まる寸法であるので、水晶発振子7より下側にて、ロウ材により下部セラミック板13の表面に接合され、下部セラミック板13の中央部分に形成されたパターン(図示せず)に接続されている。   As shown in FIG. 1, the crystal oscillator 7 is bonded to the intermediate conductive layers 31 and 33 with a brazing material. Since the IC chip 9 has a size that fits within the frame of the intermediate ceramic plate 15, the IC chip 9 is bonded to the surface of the lower ceramic plate 13 with a brazing material below the crystal oscillator 7, and the center of the lower ceramic plate 13. It is connected to a pattern (not shown) formed in the part.

b)次に、本実施形態のセラミックパッケージ1の製造方法について説明する。
・図5(a)に示す様に、まず、アルミナを主成分とするスラリーを用いて、下部セラミック板13となる下部用グリーンシート45を作成する。なお、実際には、多数の下部用グリーンシート45を一度に作成するために、図6に示す様な、多数個取り用のグリーンシート46を作成する。
b) Next, a method for manufacturing the ceramic package 1 of the present embodiment will be described.
As shown in FIG. 5A, first, a lower green sheet 45 to be the lower ceramic plate 13 is prepared using a slurry mainly composed of alumina. Actually, in order to create a large number of lower green sheets 45 at a time, a large number of green sheets 46 as shown in FIG. 6 are created.

次に、下部用グリーンシート45の表面に、Wペーストをスクリーン印刷して、第1導電層21及び第2導電層23となる第1導電層パターン47及び第2導電層パターン48を形成する。   Next, a W paste is screen-printed on the surface of the lower green sheet 45 to form a first conductive layer pattern 47 and a second conductive layer pattern 48 that become the first conductive layer 21 and the second conductive layer 23.

次に、第1導電層パターン47の一部を覆うように、アルミナペーストをスクリーン印刷して、絶縁層パターン49を形成する。
・また、図5(b)に示す様に、アルミナを主成分とするスラリーを用いて、長方形のグリーンシート(図示せず)を作成する。
Next, an alumina paste is screen printed so as to cover a part of the first conductive layer pattern 47 to form an insulating layer pattern 49.
-Moreover, as shown in FIG.5 (b), a rectangular green sheet (not shown) is created using the slurry which has an alumina as a main component.

次に、前記グリーンシートにビア孔を空けて、Wペーストを充填する。
次に、このグリーンシートの表面の所定位置(積層した場合に露出する部分)に、Wペーストを用いた印刷により、中間導電層27、29となる中間導電層パターン53、55を形成する。
Next, a via hole is formed in the green sheet and filled with W paste.
Next, intermediate conductive layer patterns 53 and 55 to be the intermediate conductive layers 27 and 29 are formed by printing using a W paste at a predetermined position on the surface of the green sheet (a portion exposed when laminated).

次に、中間セラミック板15に対応するように、前記グリーンシートの中央を打ち抜いて中間用グリーンシート51を作成する。
・更に、図5(c)に示す様に、アルミナを主成分とするスラリーを用いて、長方形のグリーンシート(図示せず)を作成する。
Next, an intermediate green sheet 51 is formed by punching out the center of the green sheet so as to correspond to the intermediate ceramic plate 15.
-Furthermore, as shown in FIG.5 (c), a rectangular green sheet (not shown) is created using the slurry which has an alumina as a main component.

次に、前記グリーンシートの表面の所定位置(枠状となる部分)に、Wペーストを用いた印刷により、表面導体層39となる表面導体層パターン59を形成する。
次に、枠状の上部セラミック板17に対応するように、前記グリーンシートの中央を打ち抜いて上部用グリーンシート57を作成する。
Next, a surface conductor layer pattern 59 to be the surface conductor layer 39 is formed at a predetermined position (frame portion) on the surface of the green sheet by printing using a W paste.
Next, an upper green sheet 57 is formed by punching out the center of the green sheet so as to correspond to the frame-shaped upper ceramic plate 17.

・そして、下部用グリーンシート45、中間用グリーンシート51、上部用グリーンシート57を、前記図2に示す様に、順次積層し、その積層体を焼成する。なお、この焼成の際に、Wペーストからなる部分は、メタライズ層40となる。   The lower green sheet 45, the intermediate green sheet 51, and the upper green sheet 57 are sequentially stacked as shown in FIG. 2, and the stacked body is fired. In this firing, the portion made of the W paste becomes the metallized layer 40.

次に、その焼成した積層体のメタライズ層40のうち、表面に露出した部分に対して、最初に(電解)ニッケルメッキを施し、更にそのニッケルメッキの上に、(電解)金メッキを施す。これにより、セラミックパッケージ1が完成する。   Next, of the metallized layer 40 of the fired laminate, a portion exposed on the surface is first subjected to (electrolytic) nickel plating, and further (electrolytic) gold plating is performed on the nickel plating. Thereby, the ceramic package 1 is completed.

c)この様に、本実施形態では、セラミックパッケージ1のキャビティ5の底部に、枠部19に沿って第1導電層21が形成されているが、第1導電層21の表面の一部には、前記表面側から見た場合に、(金メッキされた)第1導電層21と(同様に金メッキされた)表面導体層39とが所定区間において隣接しないように、即ち、表面導体層39の内側のエッジが認識できるように、アルミナからなる絶縁層25が形成されている。   c) As described above, in the present embodiment, the first conductive layer 21 is formed along the frame portion 19 at the bottom of the cavity 5 of the ceramic package 1, but on a part of the surface of the first conductive layer 21. When viewed from the surface side, the first conductive layer 21 (gold-plated) and the surface conductor layer 39 (also gold-plated) are not adjacent to each other in a predetermined section, that is, the surface conductor layer 39 An insulating layer 25 made of alumina is formed so that the inner edge can be recognized.

これによって、セラミックパッケージ1のキャビティ5側を撮影して2値化画像を作成した場合でも、表面導体層39と絶縁層25とを明瞭に区別できるので、表面導体層39の内側のエッジを明確に認識することができる。   As a result, even when the cavity 5 side of the ceramic package 1 is photographed to create a binarized image, the surface conductor layer 39 and the insulating layer 25 can be clearly distinguished, so that the inner edge of the surface conductor layer 39 is clearly defined. Can be recognized.

よって、キャビティ5内に水晶振動子7やICチップ9を収容して固定する際に、その位置決め精度が向上するという顕著な効果を奏する。
[第2実施形態]
次に、第2実施形態について説明するが、前記第1実施形態と同様な内容の説明は省略する。
Therefore, when the crystal resonator 7 and the IC chip 9 are accommodated in the cavity 5 and fixed, the positioning accuracy is improved.
[Second Embodiment]
Next, the second embodiment will be described, but the description of the same content as the first embodiment will be omitted.

a)まず、本実施形態のセラミックパッケージについて説明する。
図7に示す様に、本実施形態のセラミックパッケージ71は、例えば水晶振動子装置73のための容器(水晶振動子パッケージ)として用いられるものであり、この水晶振動子装置73は、セラミックパッケージ71のキャビティ75に、水晶振動子77を収容し、カバー79にて密閉したものである。
a) First, the ceramic package of this embodiment will be described.
As shown in FIG. 7, the ceramic package 71 of the present embodiment is used as, for example, a container (quartz crystal package) for the crystal resonator device 73, and the crystal resonator device 73 is the ceramic package 71. The quartz resonator 77 is accommodated in the cavity 75 and sealed with a cover 79.

前記セラミックパッケージ71は、図8に示す様に、底部を構成する長方形の下部セラミック板81と、下部セラミック板81上に形成された枠状の上部セラミック板83とが積層されたものである。   As shown in FIG. 8, the ceramic package 71 is formed by laminating a rectangular lower ceramic plate 81 constituting a bottom portion and a frame-shaped upper ceramic plate 83 formed on the lower ceramic plate 81.

詳しくは、下部セラミック板81のキャビティ75側の底部には、上部セラミック板83の一方の長辺の内側に沿って、同図の左右方向に伸びるように、第1導電層85が形成されている。なお、セラミックパッケージ71の左下角部にも、同様な第2導電層87が僅かに伸びている。   Specifically, a first conductive layer 85 is formed on the bottom portion of the lower ceramic plate 81 on the cavity 75 side so as to extend in the left-right direction in the drawing along the inner side of one long side of the upper ceramic plate 83. Yes. A similar second conductive layer 87 extends slightly in the lower left corner of the ceramic package 71.

特に、第1導電層85の中央部分の表面は、絶縁層89で覆われている。つまり、セラミックパッケージ1を上面側から見た場合、上部セラミック板83の内側に隣接して絶縁層89が形成されているように見え、上部セラミック板83と絶縁層25の間には、第1導電層85は見られない。   In particular, the surface of the central portion of the first conductive layer 85 is covered with an insulating layer 89. That is, when the ceramic package 1 is viewed from the upper surface side, it appears that the insulating layer 89 is formed adjacent to the inside of the upper ceramic plate 83, and the first ceramic plate 83 and the insulating layer 25 are provided with the first The conductive layer 85 is not seen.

また、キャビティ75の同図左端側には、長方形状に第1、第2中央導電層91、93が形成されており、この第1、第2中央導電層91、93の中央には、それぞれ(水晶発振子77が接合される)凸状の第1、第2接合導電部95、97が形成されている。なお、第1中央導電層91は第1導電層85の一部であり、第2中央導電層93は第2導電層87の一部である。   Further, first and second central conductive layers 91 and 93 are formed in a rectangular shape on the left end side of the cavity 75 in the figure, and in the center of the first and second central conductive layers 91 and 93, respectively. Convex first and second bonding conductive portions 95 and 97 (to which the crystal oscillator 77 is bonded) are formed. The first central conductive layer 91 is a part of the first conductive layer 85, and the second central conductive layer 93 is a part of the second conductive layer 87.

更に、上部セラミック板83は、幅が狭い長方形の枠状であり、その表面(上面)には、表面導体層99が形成されている。
b)次に、本実施形態のセラミックパッケージ71の製造方法について説明する。
Further, the upper ceramic plate 83 has a rectangular frame shape with a narrow width, and a surface conductor layer 99 is formed on the surface (upper surface) thereof.
b) Next, the manufacturing method of the ceramic package 71 of this embodiment is demonstrated.

・図9(a)に示す様に、まず、アルミナを主成分とするスラリーを用いて、下部セラミック板83となる下部用グリーンシート101を作成する。
次に、下部用グリーンシート101の表面に、Wペーストをスクリーン印刷して、第1導電層85及び第2導電層87となる第1導電層パターン103及び第2導電層パターン105を形成する。
As shown in FIG. 9A, first, a lower green sheet 101 to be the lower ceramic plate 83 is prepared using a slurry mainly composed of alumina.
Next, W paste is screen-printed on the surface of the lower green sheet 101 to form the first conductive layer pattern 103 and the second conductive layer pattern 105 that become the first conductive layer 85 and the second conductive layer 87.

次に、第1導電層パターン103の一部を覆うように、アルミナペーストをスクリーン印刷して、絶縁層パターン107を形成する。
なお、第1、第2中央導電層91、93となる第1、第2導電層パターン103、105の表面には、(第1、第2接合導電部95、97を形成するために)Wペーストを厚く塗布して凸状とする。
Next, an alumina paste is screen-printed so as to cover a part of the first conductive layer pattern 103 to form the insulating layer pattern 107.
In addition, W (for forming the first and second bonding conductive portions 95 and 97) is formed on the surfaces of the first and second conductive layer patterns 103 and 105 to be the first and second central conductive layers 91 and 93. Apply a thick paste to make it convex.

・また、図9(b)に示す様に、アルミナを主成分とするスラリーを用いて、長方形のグリーンシート(図示せず)を作成する。
次に、前記グリーンシートの表面の所定位置(枠状となる部分)に、Wペーストを用いた印刷により、表面導体層99となる表面導体層パターン109を形成する。
-Moreover, as shown in FIG.9 (b), a rectangular green sheet (not shown) is created using the slurry which has an alumina as a main component.
Next, a surface conductor layer pattern 109 to be the surface conductor layer 99 is formed at a predetermined position (a frame-shaped portion) on the surface of the green sheet by printing using a W paste.

次に、枠状の上部セラミック板83に対応するように、前記グリーンシートの中央を打ち抜いて上部用グリーンシート111を作成する。
・そして、下部用グリーンシート101及び上部用グリーンシート111を積層し、その積層体を焼成する。
Next, the upper green sheet 111 is formed by punching the center of the green sheet so as to correspond to the frame-shaped upper ceramic plate 83.
Then, the lower green sheet 101 and the upper green sheet 111 are stacked, and the stacked body is fired.

次に、その焼成した積層体のメタライズ層のうち、表面に露出した部分に対して、(電解)ニッケルメッキ及び(電解)金メッキを施す。これにより、セラミックパッケージ71が完成する。   Next, (electrolytic) nickel plating and (electrolytic) gold plating are applied to the exposed portion of the metallized layer of the fired laminate. Thereby, the ceramic package 71 is completed.

本実施形態でも、画像処理の際に、表面導体層99の内側のエッジを容易に認識できるので、前記第1実施形態と同様な効果を奏する。
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
Also in this embodiment, since the inner edge of the surface conductor layer 99 can be easily recognized during image processing, the same effects as those of the first embodiment can be obtained.
In addition, this invention is not limited to the said embodiment at all, and it cannot be overemphasized that it can implement with a various aspect in the range which does not deviate from this invention.

(1)例えば、図10に示す様に、第1実施形態のような3層のセラミック板121、123、125を積層したセラミックパッケージ127において、キャビティ125内に水晶振動子129を収容するが、ICチップを収容しない構造の装置にも適用できる。   (1) For example, as shown in FIG. 10, in a ceramic package 127 in which three layers of ceramic plates 121, 123, and 125 are stacked as in the first embodiment, a crystal resonator 129 is accommodated in a cavity 125. The present invention can also be applied to an apparatus having a structure that does not accommodate an IC chip.

(2)また、絶縁層ではなく、表面導体層との識別が容易なように、表面導体層とは異なる色の層(色彩層:色や黒等の無彩色でも可能)を形成してもよい。
(3)更に、図4(b)に示す様に、表面導体層131として、メタライズ層133、ニッケルメッキ層135、銀ロウ層137、シールリング金具139、ニッケルメッキ層141、金メッキ層143を、順次積層したものを採用できる。
(2) Also, a layer of a color different from the surface conductor layer (color layer: achromatic color such as color or black is also possible) may be formed so that it can be easily distinguished from the surface conductor layer instead of the insulating layer. Good.
(3) Further, as shown in FIG. 4B, as the surface conductor layer 131, a metallized layer 133, a nickel plating layer 135, a silver brazing layer 137, a seal ring fitting 139, a nickel plating layer 141, and a gold plating layer 143 are provided. Sequentially laminated ones can be used.

第1実施形態の水晶発振器の断面を示す説明図である。It is explanatory drawing which shows the cross section of the crystal oscillator of 1st Embodiment. 第1実施形態のセラミックパッケージを分解して示す斜視図である。It is a perspective view which decomposes | disassembles and shows the ceramic package of 1st Embodiment. 第1実施形態のセラミックパッケージを示し、(a)はその平面図、(b)は(a)のA−A断面図、(c)は(a)のB−B断面図である。The ceramic package of 1st Embodiment is shown, (a) is the top view, (b) is AA sectional drawing of (a), (c) is BB sectional drawing of (a). (a)は第1実施形態における表面導電体の断面の模式図、(b)は他の表面導電体の断面の模式図である。(A) is a schematic diagram of the cross section of the surface conductor in 1st Embodiment, (b) is a schematic diagram of the cross section of another surface conductor. 第1実施形態のセラミックパッケージの製造方法を示し、(a)は下部用グリーンシートの説明図、(b)は中間用グリーンシートの説明図、(c)は上部用グリーンシートの説明図である。1A and 1B show a method for manufacturing a ceramic package according to a first embodiment, in which FIG. 1A is an explanatory view of a lower green sheet, FIG. 1B is an explanatory view of an intermediate green sheet, and FIG. . 多数個取り用のグリーンシートを示す説明図である。It is explanatory drawing which shows the green sheet for multi-piece picking. 第2実施形態の水晶振動子装置の断面を示す説明図である。It is explanatory drawing which shows the cross section of the crystal oscillator apparatus of 2nd Embodiment. 第2実施形態のセラミックパッケージを示す平面図である。It is a top view which shows the ceramic package of 2nd Embodiment. 第2実施形態のセラミックパッケージの製造方法を示し、(a)は下部用グリーンシートの説明図、(b)は上部用グリーンシートの説明図である。The manufacturing method of the ceramic package of 2nd Embodiment is shown, (a) is explanatory drawing of the green sheet for lower parts, (b) is explanatory drawing of the green sheet for upper parts. 他の実施形態の水晶振動子装置の断面を示す説明図である。It is explanatory drawing which shows the cross section of the crystal oscillator device of other embodiment.

符号の説明Explanation of symbols

1、71…セラミックパッケージ
5、75…キャビティ
7、77…水晶振動子
9…ICチップ
12…基板本体
21、85…第1導電層
25、89…絶縁層
39、99、131…表面導体層
43…周囲メッキ層
44…内側メッキ層
DESCRIPTION OF SYMBOLS 1,71 ... Ceramic package 5, 75 ... Cavity 7, 77 ... Crystal oscillator 9 ... IC chip 12 ... Substrate body 21, 85 ... First conductive layer 25, 89 ... Insulating layer 39, 99, 131 ... Surface conductor layer 43 ... Peripheral plating layer 44 ... Inner plating layer

Claims (7)

表面および裏面を有し複数の絶縁層を積層してなる基板本体と、
前記基板本体の表面に開口し、且つ側面および電子部品が実装される底面を有するキャビティと、
前記基板本体の表面にて前記キャビティの開口部を囲むように設けられ、表面に周囲メッキ層を備える表面導体層と、
前記キャビティの少なくとも一部の外周部に沿って設けられ、表面に前記表面導体層と同じ主成分より構成される内側メッキ層を備える導電層と、
前記導電層の表面の少なくとも一部分に設けられる画像識別マークと、
を備えたことを特徴とするセラミックパッケージ。
A substrate body formed by laminating a plurality of insulating layers having a front surface and a back surface;
A cavity having an opening on the surface of the substrate body and having a side surface and a bottom surface on which electronic components are mounted;
A surface conductor layer provided on the surface of the substrate body so as to surround the opening of the cavity, and provided with a peripheral plating layer on the surface;
A conductive layer provided along an outer peripheral portion of at least a part of the cavity, and having an inner plating layer composed of the same main component as the surface conductor layer on the surface;
An image identification mark provided on at least a part of the surface of the conductive layer;
A ceramic package characterized by comprising:
前記画像識別マークは、前記セラミックパッケージを前記キャビティ側から見た場合に、前記表面導体層に隣接して設けられたものであることを特徴とする請求項1に記載のセラミックパッケージ。   The ceramic package according to claim 1, wherein the image identification mark is provided adjacent to the surface conductor layer when the ceramic package is viewed from the cavity side. 前記画像識別マークは、絶縁層からなることを特徴とする請求項1又は2に記載のセラミックパッケージ。   The ceramic package according to claim 1, wherein the image identification mark is made of an insulating layer. 前記画像識別マークは、前記表面導体層とは異なる色に着色されたものであることを特徴とする請求項1又は2に記載のセラミックパッケージ。   3. The ceramic package according to claim 1, wherein the image identification mark is colored in a color different from that of the surface conductor layer. 前記表面導体層の前記周囲メッキ層は、前記キャビティの開口部を囲むように配置された金属部材上に形成されたものであることを特徴とする請求項1〜4のいずれか1項に記載のセラミックパッケージ。   The said surrounding plating layer of the said surface conductor layer is formed on the metal member arrange | positioned so that the opening part of the said cavity may be enclosed, The any one of Claims 1-4 characterized by the above-mentioned. Ceramic package. 前記請求項1〜5のいずれか1項に記載のセラミックパッケージを製造するセラミックパッケージの製造方法において、
前記キャビティ底部に対応するセラミックグリーンシートの表面に、前記導電層に対応する導電パターンを形成する工程と、
前記導電パターンの上に前記画像識別マークとなる材料を塗布する工程と、
前記キャビティの側面に対応するセラミックグリーンシートの表面に、前記表面導体層に対応する導電パターンを形成する工程と、
複数の前記セラミックグリーンシートを積層する工程と、
その後焼成する工程と、
を備えたことを特徴とするセラミックパッケージの製造方法。
In the manufacturing method of the ceramic package which manufactures the ceramic package of any one of the said Claims 1-5,
Forming a conductive pattern corresponding to the conductive layer on the surface of the ceramic green sheet corresponding to the cavity bottom;
Applying a material to be the image identification mark on the conductive pattern;
Forming a conductive pattern corresponding to the surface conductor layer on the surface of the ceramic green sheet corresponding to the side surface of the cavity;
Laminating a plurality of the ceramic green sheets;
A subsequent baking step,
A method for producing a ceramic package, comprising:
前記画像識別マークとなる材料として、絶縁ペーストを用いるとともに、前記焼成後に、前記導電層と前記表面導体層の表面を電解メッキすることを特徴とする請求項6に記載のセラミックパッケージの製造方法。   7. The method of manufacturing a ceramic package according to claim 6, wherein an insulating paste is used as a material for the image identification mark, and after the firing, the surfaces of the conductive layer and the surface conductor layer are electrolytically plated.
JP2007163959A 2007-06-21 2007-06-21 Ceramic package and manufacturing method thereof Expired - Fee Related JP4546990B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007163959A JP4546990B2 (en) 2007-06-21 2007-06-21 Ceramic package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007163959A JP4546990B2 (en) 2007-06-21 2007-06-21 Ceramic package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009004562A true JP2009004562A (en) 2009-01-08
JP4546990B2 JP4546990B2 (en) 2010-09-22

Family

ID=40320627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007163959A Expired - Fee Related JP4546990B2 (en) 2007-06-21 2007-06-21 Ceramic package and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4546990B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735678A (en) * 2018-07-27 2018-11-02 合肥本源量子计算科技有限责任公司 A kind of quantum bare chip stereo encapsulation structure and its packaging method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462854A (en) * 1990-06-25 1992-02-27 Nec Corp Ceramic package for semiconductor device
JP2003243554A (en) * 2002-02-21 2003-08-29 Kyocera Corp Package for accommodating electronic component
JP2006054314A (en) * 2004-08-11 2006-02-23 Daishinku Corp Package for electronic component and piezoelectric vibration device employing it

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462854A (en) * 1990-06-25 1992-02-27 Nec Corp Ceramic package for semiconductor device
JP2003243554A (en) * 2002-02-21 2003-08-29 Kyocera Corp Package for accommodating electronic component
JP2006054314A (en) * 2004-08-11 2006-02-23 Daishinku Corp Package for electronic component and piezoelectric vibration device employing it

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735678A (en) * 2018-07-27 2018-11-02 合肥本源量子计算科技有限责任公司 A kind of quantum bare chip stereo encapsulation structure and its packaging method
CN108735678B (en) * 2018-07-27 2024-02-06 本源量子计算科技(合肥)股份有限公司 Quantum bare chip three-dimensional packaging structure and packaging method thereof

Also Published As

Publication number Publication date
JP4546990B2 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
JP4546990B2 (en) Ceramic package and manufacturing method thereof
JP2007150759A (en) Package for housing piezoelectric vibrator and piezoelectric vibrating apparatus
EP4068347A1 (en) Package for housing electronic component, electronic device, and electronic module
JP5046625B2 (en) Multiple wiring board
JP6121860B2 (en) Wiring board and electronic device
JPH11265957A (en) Ceramic-package base body and its manufacture
JP3488826B2 (en) Multi-cavity board for wiring board
JP4511336B2 (en) Multi-cavity wiring board and method for manufacturing electronic device
JP4571012B2 (en) Crystal unit with pedestal
JP2003017816A (en) Wiring board of multiple allocation
JP3538774B2 (en) Wiring board
JP2006049812A (en) Package for semiconductor device and its manufacturing method
JP2007048867A (en) Ceramic package for electronic component and manufacturing method therefor
JP2004221514A (en) Multi-piece wiring substrate
JP2009283645A (en) Wiring board and multiple patterning wiring board
JP3842683B2 (en) Multi-wiring board
JP5383545B2 (en) Multi-cavity wiring board and wiring board
JP4733061B2 (en) Plural wiring base, wiring base and electronic device, and division method of multiple wiring base
CN110832773B (en) Package for housing electronic component, electronic device, and electronic module
JP3878842B2 (en) Multiple wiring board
JP2002231845A (en) Electronic part storing package
JP2005101376A (en) Package for housing electronic part, and electronic apparatus
JP2017188825A (en) Electronic component with built-in piezoelectric component and manufacturing method of electronic component with built-in piezoelectric component
JP3840116B2 (en) Multi-wiring board
JP4183174B2 (en) Electronic component storage package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees