JP2006049812A - Package for semiconductor device and its manufacturing method - Google Patents
Package for semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2006049812A JP2006049812A JP2005084203A JP2005084203A JP2006049812A JP 2006049812 A JP2006049812 A JP 2006049812A JP 2005084203 A JP2005084203 A JP 2005084203A JP 2005084203 A JP2005084203 A JP 2005084203A JP 2006049812 A JP2006049812 A JP 2006049812A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- recess
- ceramic green
- wiring
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は、半導体デバイス用パッケージおよびその製造方法に関する。 The present invention relates to a semiconductor device package and a method for manufacturing the same.
従来、セラミック積層体等から成る絶縁性部材によって形成される半導体デバイス用パッケージが知られている。図13は、このような従来知られる半導体デバイス用パッケージの構成の一例を表わす断面模式図である。図13は、半導体デバイス用パッケージの外周部の様子を中心に表わしている。図13に示す半導体デバイス用パッケージは、セラミック積層体から成り、底面が半導体素子170の載置部となる凹部125が形成された絶縁性基部120と、凹部125の表面および絶縁性基部120の側壁内部に形成される内部配線130と、絶縁性基部120の側壁部外表面に形成されると共に内部配線130と接続するリード端子取り付けパッド140と、リード端子取り付けパッド140に取り付けられた外部リード端子150と、を備えている。図13では、さらに、凹部125の底面に半導体素子170を載置し、半導体素子170と内部配線130とをボンディングワイヤ175によって接続した様子を示している。このような半導体デバイス用パッケージを製造する際には、リード端子取り付けパッド140と内部配線130との接続を確保するために、絶縁性基部120の側面にリード端子取り付けパッド140を形成する際の位置決めに伴う誤差を考慮して、リード端子取り付けパッド140を形成していた。すなわち、リード端子取り付けパッド140の形成(絶縁性基部120における側面メタライズ)は、内部配線130の端部を越えて絶縁性基部120の側面上方にまで行なわれていた。
Conventionally, a package for a semiconductor device formed by an insulating member made of a ceramic laminate or the like is known. FIG. 13 is a schematic cross-sectional view showing an example of the configuration of such a conventionally known semiconductor device package. FIG. 13 mainly shows the outer peripheral portion of the semiconductor device package. The package for a semiconductor device shown in FIG. 13 is made of a ceramic laminate, and has an
このように、内部配線130の端部を越えて、絶縁性基部120の上方にまでリード端子取り付けパッド140を形成する場合には、リード端子取り付けパッド140のうち、内部配線130の端部を越えて形成された部分がスタブ回路を形成してしまうことになる。このようにスタブ回路が形成されると、特に半導体デバイス内で高周波信号を伝送する場合には、スタブ回路において高周波信号の反射が生じ、高周波信号の伝送効率が低下する可能性があった。
As described above, when the lead
このようなスタブ回路の形成を防止する方法として、絶縁性基部の外部側面において、内部配線の端部とリード端子取り付けパッドとの接続部の上部に、窪みを設ける構成が知られている(例えば特許文献1)。このような構成の断面模式図を図14に示す。図14では、図13と共通する部分には同じ参照番号を付しており、内部配線130の端部とリード端子取り付けパッド140との接続部の上部に窪み190を設けている。このように窪み190を設けることで、絶縁性基部120における側面メタライズの際に、リード端子取り付けパッド140を形成するための材料(以下、メタライズ材料と呼ぶ)が、上記接続部を越えて絶縁性基部120側壁部外表面に付着することを防止している。
As a method for preventing the formation of such a stub circuit, a configuration is known in which a recess is provided on the external side surface of the insulating base at the top of the connection portion between the end of the internal wiring and the lead terminal mounting pad (for example, Patent Document 1). A schematic cross-sectional view of such a configuration is shown in FIG. In FIG. 14, the same reference numerals are given to portions common to FIG. 13, and a
しかしながら、上記のように接続部の上部に窪み190を形成する場合には、窪み190の中でさらにスタブが形成されるのを防止するために、窪み190を充分に深く形成する必要があった。図12と同様の半導体デバイス用パッケージにおける窪み190内にスタブ回路が形成される様子を図15に示す。図15では、半導体デバイス用パッケージの製造工程の途中の様子を表わしており、半導体素子170およびボンディングワイヤ175は記載されていない。そして、リード端子取り付けパッド140を形成するためのメタライズ材料が供給される様子を矢印で示している。このようにリード端子取り付けパッド140の形成を行なうと、窪み190の深さが不十分であれば、上記接続部を越える位置に供給されるメタライズ材料(図15中、過剰分と示す)が、窪み190の内壁面であって内部配線130が形成されていない鉛直方向の面(図14中、鉛直面と示す面)に付着してスタブ回路を形成する可能性がある。しかしながら、スタブ回路の形成を回避するために窪み190を深く形成するほど、焼成時に、窪み190の近傍で絶縁性基部120が変形しやすくなるという問題を生じる。このような絶縁性基部120の変形は、例えば、パッケージ内に半導体素子を実装後、凹部125を覆うように絶縁性基部120上に蓋体を取り付けたときに、絶縁性基部120と蓋体との間のろう付け強度の低下の原因となる可能性がある。
However, when the
本発明は、上述した従来の課題を解決するためになされたものであり、半導体デバイス用パッケージにおいて、絶縁性基部の変形を引き起こすことなく、側面メタライズに伴うスタブ回路の形成を防止することを目的とする。 The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to prevent formation of a stub circuit accompanying side metallization without causing deformation of an insulating base in a package for a semiconductor device. And
上記目的を達成するために、本発明の第1の半導体デバイス用パッケージは、
半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする第1の凹部を形成すると共に、外表面には第2の凹部が形成されている側壁部と、を備える基部と、
前記側壁部外表面において、前記第2の凹部に接して形成されたリード端子取り付けパッドと、
前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
前記第1の凹部表面の前記載置部近傍に形成される一端と、前記第2の凹部表面であって該第2の凹部と前記リード端子取り付けパッドとが接する位置から鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
前記第2の凹部表面における略鉛直部を含む前記第2の凹部表面の一部を覆って形成され、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
を備えることを要旨とする。
In order to achieve the above object, a first package for a semiconductor device of the present invention comprises:
A base layer having a mounting portion for mounting a semiconductor element, and a first recess provided on the base layer so as to surround the mounting portion and having the mounting portion as a bottom surface by an inner surface And a base portion comprising a side wall portion having a second recess formed on the outer surface,
A lead terminal mounting pad formed in contact with the second recess on the outer surface of the side wall,
An external lead terminal mounted on the lead terminal mounting pad;
One end formed in the vicinity of the mounting portion on the surface of the first recess, and a position on the surface of the second recess that is vertically away from a position where the second recess and the lead terminal mounting pad are in contact with each other. The internal wiring formed continuously from the one end to the other end through the inside of the side wall portion at the base portion,
A connecting conductor portion that covers a part of the surface of the second concave portion including the substantially vertical portion on the surface of the second concave portion and electrically connects the other end of the internal wiring and the lead terminal mounting pad. The gist is to provide and.
以上のように構成された本発明の第1の半導体デバイス用パッケージによれば、側壁部外表面に第2の凹部を有し、この第2の凹部は、リード端子取り付けパッドと接続すると共に、第2の凹部とリード端子取り付けパッドとが接続する位置から鉛直方向に離れた位置に内部配線の他端を有している。また、第2の凹部表面における略鉛直部を含む第2の凹部表面の一部を覆って、内部配線の他端とリード端子取り付けパッドとを接続する接続導体が形成されている。したがって、基部の側壁部外表面にリード取り付けパッドを形成する際に、リード端子取り付けパッドの材料が、第2の凹部を越えて側壁部外表面上に付着することによるスタブ回路の形成を防止することができる。 According to the first semiconductor device package of the present invention configured as described above, the second concave portion is formed on the outer surface of the side wall portion, and the second concave portion is connected to the lead terminal mounting pad, The other end of the internal wiring is provided at a position away from the position where the second recess and the lead terminal mounting pad are connected in the vertical direction. Further, a connection conductor that covers a part of the surface of the second concave portion including the substantially vertical portion on the surface of the second concave portion and connects the other end of the internal wiring and the lead terminal mounting pad is formed. Therefore, when the lead attachment pad is formed on the outer surface of the side wall portion of the base portion, the formation of the stub circuit due to the material of the lead terminal attachment pad being deposited on the outer surface of the side wall portion beyond the second recess is prevented. be able to.
また、本発明の第2の半導体デバイス用パッケージは、
半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする凹部を形成する側壁部と、を備える基部と、
前記側壁部外表面に形成されたリード端子取り付けパッドと、
前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
前記凹部表面の前記載置部近傍に形成される一端と、前記側壁部外表面であって前記リード端子取り付けパッドから鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
前記側壁部外表面と同一面を形成すると共に、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
を備えることを要旨とする
The second package for a semiconductor device of the present invention is
A base layer having a placement portion for placing a semiconductor element, and a side wall portion provided on the base layer so as to surround the placement portion, and forming a recess having the placement portion as a bottom surface by an inner surface A base comprising:
A lead terminal mounting pad formed on the outer surface of the side wall,
An external lead terminal mounted on the lead terminal mounting pad;
One end formed in the vicinity of the mounting portion on the surface of the concave portion, and the other end formed on the outer surface of the side wall portion at a position away from the lead terminal mounting pad in the vertical direction. An internal wiring continuously formed from the one end to the other end through the inside of the side wall,
The gist includes a connection conductor portion that forms the same surface as the outer surface of the side wall portion and that electrically connects the other end of the internal wiring to the lead terminal mounting pad.
以上のように構成された本発明の第2の半導体デバイス用パッケージによれば、側壁部と同一面を形成する接続導体部を有し、この接続導体部は、リード端子取り付けパッドと接続すると共に、接続導体部とリード端子取り付けパッドとが接続する位置から鉛直方向に離れて位置で、内部配線の他端と接続している。したがって、基部の側壁部外表面にリード端子取り付けパッドを形成する際に、リード端子取り付けパッドの材料による側壁部外表面上でのスタブ回路の形成を防止することができる。 According to the second package for a semiconductor device of the present invention configured as described above, the connection conductor portion that forms the same surface as the side wall portion has the connection conductor portion connected to the lead terminal mounting pad. The connecting conductor portion and the lead terminal mounting pad are connected to the other end of the internal wiring at a position away from the connecting position in the vertical direction. Therefore, when the lead terminal mounting pad is formed on the outer surface of the side wall portion of the base portion, the formation of the stub circuit on the outer surface of the side wall portion due to the material of the lead terminal mounting pad can be prevented.
このような本発明の第1および第2の半導体デバイス用パッケージを用いて半導体デバイスを作製するならば、デバイス内でのスタブ回路の形成が防止されるため、デバイス内における高周波信号の伝送効率低下を防ぐことができる。なお、鉛直方向とは、半導体デバイス用パッケージにおいて、載置部を形成するベース層に垂直な方向をいう。 If a semiconductor device is manufactured using such a package for the first and second semiconductor devices of the present invention, the formation of a stub circuit in the device is prevented, so that the transmission efficiency of high-frequency signals in the device is reduced. Can be prevented. The vertical direction refers to a direction perpendicular to the base layer forming the mounting portion in the semiconductor device package.
このような本発明の第1または第2の半導体デバイス用パッケージにおいて、前記基部は、セラミック積層体によって形成されることとしても良い。本発明の第1の半導体デバイス用パッケージは、第2の凹部内でのスタブ回路の形成を防止するために第2の凹部を深く形成する必要がないため、基部をセラミック積層体で構成する場合に、第2の凹部を設けたことによって焼成時に生じる基部の変形を抑えることができる。また、本発明の第2の半導体デバイス用パッケージは、側壁部に凹部を有しないため、凹部に起因して焼成時に基部が変形することがない。 In the first or second semiconductor device package of the present invention, the base portion may be formed of a ceramic laminate. In the first semiconductor device package of the present invention, since it is not necessary to form the second concave portion deeply in order to prevent the formation of the stub circuit in the second concave portion, the base portion is formed of a ceramic laminate. In addition, it is possible to suppress the deformation of the base that occurs during firing by providing the second recess. Moreover, since the 2nd package for semiconductor devices of this invention does not have a recessed part in a side wall part, a base part does not deform | transform at the time of baking resulting from a recessed part.
本発明の第1の半導体デバイス用パッケージの製造方法は、半導体素子を載置するための載置部を底面に有する第1の凹部が設けられたセラミック積層体によって形成された半導体デバイス用パッケージの製造方法であって、
(a)複数のセラミックグリーンシートを用意する工程と、
(b)前記(a)工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第1の穴部を形成する工程と、
(c)前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第1の穴部と共に、該第1の穴部よりも小さい第2の穴部を形成する工程と、
(d)前記(b)工程および前記(c)工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記(b)工程で穴部を形成した前記グリーンシートの一部に対しては、前記第2の穴部に対応する大きさの第1の配線部を印刷する工程と、前記(c)工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、端部が前記第2の穴部に達する第2の配線部を印刷する工程と、を含む工程と、
(e)前記(c)工程で形成した前記第2の穴部の内壁面に、第1のメタライズ層を形成する工程と、
(f)前記第1の配線部上で前記第2の穴部が重なって前記第1の配線部と前記第1のメタライズ層とが接続すると共に、前記第2の配線部を印刷したグリーンシートの面が前記第2の穴部および前記第1の配線部が形成されていないグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第1の穴部同士が重なって形成される前記第1の凹部と、前記(d)工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記第1の凹部の底面近傍に形成される一端と、前記第2の配線部と前記第1のメタライズ層との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
(g)前記セラミックグリーンシート積層体を、前記第2の穴部を通過する位置で切断することによって分割し、前記第1の凹部を有すると共に、切断面において前記第1のメタライズ層および前記第1の配線部を表面の一部とする第2の凹部を有する分割積層体を形成する工程と、
(h)前記分割積層体の切断面であって、前記第1の配線部が形成されたセラミックグリーンシートを含む連続して積層されたセラミックグリーンシートの側面において、前記第2の凹部と前記分割積層体の積層方向に隣接する位置に、前記第1の配線部と接続する第2のメタライズ層を形成する工程と、
(i)前記(h)工程の後に前記分割積層体を焼成する工程と
を備えることを要旨とする。
According to a first aspect of the present invention, there is provided a method for manufacturing a package for a semiconductor device, comprising: a package for a semiconductor device formed by a ceramic laminate having a first recess having a mounting portion for mounting a semiconductor element on a bottom surface; A manufacturing method comprising:
(A) preparing a plurality of ceramic green sheets;
(B) a step of forming a first hole in each of a part of the plurality of ceramic green sheets prepared in the step (a);
(C) forming a second hole smaller than the first hole together with the first hole in each of the other parts of the plurality of ceramic green sheets;
(D) A step of printing a predetermined wiring pattern on the surface of a part of the plurality of ceramic green sheets in which the holes are formed in the step (b) and the step (c), ) For the part of the green sheet in which the hole is formed in the step, the step of printing the first wiring portion having a size corresponding to the second hole, and the hole in the step (c) A step of printing a second wiring portion having an end portion reaching the second hole with respect to at least a portion of the other part of the ceramic green sheet formed of
(E) forming a first metallized layer on the inner wall surface of the second hole formed in the step (c);
(F) A green sheet on which the second wiring portion is overlapped on the first wiring portion to connect the first wiring portion and the first metallized layer, and on which the second wiring portion is printed. The plurality of ceramic green sheets are laminated in a predetermined order so that the surface of the green sheet is in contact with the green sheet in which the second hole part and the first wiring part are not formed. Forming a ceramic green sheet laminate including the first recess formed by overlapping and the internal wiring continuously formed as a whole including the wiring pattern formed in the step (d). In the process, the internal wiring has one end formed in the vicinity of the bottom surface of the first recess and the other end that is a connection portion between the second wiring portion and the first metallized layer. As the ceramic green Laminating the over door,
(G) The ceramic green sheet laminate is divided by cutting at a position passing through the second hole, has the first recess, and has the first metallized layer and the first at the cut surface. Forming a split laminated body having a second recess having one wiring part as a part of the surface;
(H) The cut surface of the divided laminate and the side surface of the continuously laminated ceramic green sheet including the ceramic green sheet on which the first wiring portion is formed. Forming a second metallized layer connected to the first wiring portion at a position adjacent to the stacking direction of the stack;
And (i) a step of firing the divided laminate after the step (h).
以上のように構成された本発明の第1の半導体デバイス用パッケージの製造方法によれば、セラミック積層体によって形成される本発明の第1の半導体デバイス用パッケージを製造することができる。半導体デバイス用パッケージの製造の際には、分割積層体の切断面に形成される第2のメタライズ層は、第2の凹部の表面の一部である第1の配線部と接続するように設けられるため、第2のメタライズ層の材料が、第2の凹部を越えて分割積層体の切断面に付着するのを防止することができる。また、このとき、第2の凹部内に供給された第2のメタライズ層の材料が、第2の凹部の表面の一部である第1の配線部あるいは第1のメタライズ層上に付着しても、スタブ回路を形成することがない。これにより、製造した半導体デバイス用パッケージを用いて半導体デバイスを作製したときに、デバイス内で生じるスタブ回路に起因する高周波信号の伝送効率低下を防ぐことができる。また、スタブ回路の形成を防止するために第2の凹部を深く形成する必要がないため、第2の凹部の形成に起因する焼成時における分割積層体の変形を抑えることができる。 According to the first method for manufacturing a semiconductor device package of the present invention configured as described above, the first semiconductor device package of the present invention formed of a ceramic laminate can be manufactured. When manufacturing a package for a semiconductor device, the second metallized layer formed on the cut surface of the divided stacked body is provided so as to be connected to the first wiring part which is a part of the surface of the second recess. Therefore, it is possible to prevent the material of the second metallized layer from adhering to the cut surface of the split laminated body beyond the second recess. At this time, the material of the second metallized layer supplied into the second concave portion adheres to the first wiring portion or the first metallized layer which is a part of the surface of the second concave portion. However, a stub circuit is not formed. Accordingly, when a semiconductor device is manufactured using the manufactured semiconductor device package, it is possible to prevent a reduction in transmission efficiency of a high-frequency signal due to a stub circuit generated in the device. Further, since it is not necessary to form the second concave portion deeply in order to prevent the formation of the stub circuit, it is possible to suppress the deformation of the divided laminated body at the time of firing due to the formation of the second concave portion.
また、本発明の第2の半導体デバイス用パッケージの製造方法は、半導体素子を載置するための載置部を底面に有する凹部が設けられたセラミック積層体によって形成された半導体デバイス用パッケージの製造方法であって、
(a)複数のセラミックグリーンシートを用意する工程と、
(b)前記(a)工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第1の穴部を形成する工程と、
(c)前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第1の穴部と共に、該第1の穴部よりも小さい第2の穴部を形成し、該第2の穴部内に導電性材料を充填する工程と、
(d)前記(b)工程及び前記(c)工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記(c)工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、前記導電性材料を充填した前記第2の穴部へと端部が達する配線部を印刷する工程と、
(e)前記配線部を印刷したセラミックグリーンシートの面が前記第2の穴部を設けていないセラミックグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第1の穴部同士が重なって形成される前記凹部と、前記(d)工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記凹部の底面近傍に形成される一端と、前記導電性材料を充填した前記第2の穴部との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
(f)前記セラミックグリーンシート積層体を、前記導電性材料を充填した前記第2の穴部を通過する位置で切断することによって分割し、前記凹部を有すると共に、切断面において前記第2の穴部に充填された前記導電性材料から成る接続導体部を有する分割積層体を形成する工程と、
(g)前記分割積層体の切断面であって、前記接続導体部が形成されたセラミックグリーンシートに接するセラミックグリーンシートのうち、前記配線部が形成されたセラミックグリーンシート表面と接するセラミックグリーンシートとは異なるセラミックグリーンシートを含む連続して積層されたセラミックグリーンシート側面において、前記接続導体部と前記分割積層体の積層方向に所定の長さで重なる位置に、メタライズ層を形成する工程と、
(h)前記(g)工程の後に前記分割積層体を焼成する工程と
を備えることを要旨とする。
The second method for manufacturing a package for a semiconductor device of the present invention is a method for manufacturing a package for a semiconductor device formed by a ceramic laminate having a recess having a mounting portion for mounting a semiconductor element on the bottom surface. A method,
(A) preparing a plurality of ceramic green sheets;
(B) forming a first hole in each of a part of the plurality of ceramic green sheets prepared in the step (a);
(C) In each of the other part of the plurality of ceramic green sheets, a second hole smaller than the first hole is formed together with the first hole, and the second hole is formed in the second hole. Filling the conductive material with
(D) A step of printing a predetermined wiring pattern on the surface of a part of the plurality of ceramic green sheets in which the holes are formed in the step (b) and the step (c), ) For at least a part of the other ceramic green sheets having the hole formed in the step, a wiring part having an end reaching the second hole filled with the conductive material is provided. Printing process;
(E) laminating the plurality of ceramic green sheets in a predetermined order so that a surface of the ceramic green sheet on which the wiring portion is printed is in contact with a ceramic green sheet not provided with the second hole; A ceramic green sheet laminate comprising: the concave portion formed by overlapping one hole portion; and an internal wiring continuously formed as a whole including the wiring pattern formed in the step (d). In the forming step, the internal wiring has one end formed in the vicinity of the bottom surface of the concave portion and the other end that is a connection portion between the second hole portion filled with the conductive material. Laminating the ceramic green sheet on
(F) The ceramic green sheet laminate is divided by cutting at a position passing through the second hole filled with the conductive material, has the recess, and has the second hole on the cut surface. Forming a split laminate having a connection conductor portion made of the conductive material filled in the portion;
(G) a ceramic green sheet which is a cut surface of the divided laminated body and is in contact with the ceramic green sheet on which the wiring portion is formed, among ceramic green sheets which are in contact with the ceramic green sheet on which the connection conductor portion is formed; Forming a metallized layer at a position overlapping a predetermined length in the stacking direction of the connection conductor portion and the split laminate on the side surface of the continuously stacked ceramic green sheets including different ceramic green sheets;
And (h) a step of firing the divided laminate after the step (g).
以上のように構成された本発明の第2の半導体デバイス用パッケージの製造方法によれば、セラミック積層体によって形成される本発明の第2の半導体デバイス用パッケージを製造することができる。半導体デバイス用パッケージの製造の際には、分割積層体の切断面に形成されるメタライズ層は、内部配線に接続する接続導体部と、分割積層体の積層方向に所定の長さで重なる位置に形成されるため、メタライズ層の材料が、接続導体部を越えて分割積層体の切断面に付着することがない。これにより、製造した半導体デバイス用パッケージを用いて半導体デバイスを作製したときに、デバイス内で生じるスタブ回路に起因する高周波信号の伝送効率低下を防ぐことができる。また、スタブ回路の形成を防止するために分割積層体の切断面に凹部を形成する必要がないため、凹部の形成に起因する焼成時における分割積層体の変形を抑えることができる。 According to the second method for manufacturing a semiconductor device package of the present invention configured as described above, the second semiconductor device package of the present invention formed of a ceramic laminate can be manufactured. When manufacturing a package for a semiconductor device, the metallized layer formed on the cut surface of the divided laminated body is positioned so as to overlap with a connection conductor portion connected to the internal wiring with a predetermined length in the lamination direction of the divided laminated body. Since it is formed, the material of the metallized layer does not adhere to the cut surface of the divided laminated body beyond the connecting conductor portion. Thereby, when a semiconductor device is manufactured using the manufactured semiconductor device package, it is possible to prevent a reduction in transmission efficiency of a high-frequency signal due to a stub circuit generated in the device. Moreover, since it is not necessary to form a recessed part in the cut surface of a division | segmentation laminated body in order to prevent formation of a stub circuit, the deformation | transformation of the division | segmentation laminated body at the time of baking resulting from formation of a recessed part can be suppressed.
本発明は、上記以外の種々の形態で実現可能であり、例えば、半導体デバイスあるいは半導体デバイスの製造方法などの形態で実現することが可能である。 The present invention can be realized in various forms other than those described above. For example, the present invention can be realized in the form of a semiconductor device or a method for manufacturing a semiconductor device.
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A.パッケージの構成:
B.製造工程:
C.第1実施例の変形例:
D.第2実施例:
E.変形例:
Next, embodiments of the present invention will be described in the following order based on examples.
A. Package structure:
B. Manufacturing process:
C. Modification of the first embodiment:
D. Second embodiment:
E. Variations:
A.パッケージの構成:
図1は、本発明の第1実施例の半導体デバイス用パッケージ10(以下、パッケージ10と表わす)の構成を表わす断面模式図であり、図2は、パッケージ10の構成を表わす斜視図である。図1は、図2における1−1断面を表わす。本実施例のパッケージ10は、図1に示すように、4層のアルミナセラミック層(セラミック層21〜24)により形成される基部20を備えている。基部20には、底面が半導体素子70を載置するための載置部となっている第1の凹部25が形成されている。すなわち、基部20は、セラミック層21によって構成されて上記載置部を有するベース層と、載置部を囲む形状の穴部が形成されたセラミック層22〜24をベース層上に鉛直方向に順次積層することによって形成された側壁部と、を備え、側壁部の内表面によって第1の凹部25が形成されている。なお、以下の説明では、図1に示す矢印Aの方向を鉛直方向と呼び、矢印Bの方向を水平方向と呼ぶ。ここで、矢印Bの方向は、各セラミック層21〜24面に平行な方向であり、矢印Aの方向は、この面方向に垂直な方向(セラミック層の積層方向)である。
A. Package structure:
FIG. 1 is a schematic cross-sectional view showing the configuration of a semiconductor device package 10 (hereinafter referred to as a package 10) according to a first embodiment of the present invention, and FIG. 2 is a perspective view showing the configuration of the
さらに、本実施例のパッケージ10は、第1の凹部25表面(側壁部内表面)の載置部近傍に形成される一端と、基部20の側壁部外表面に形成される他端と、を有し、基部20において上記一端から基部20の側壁部内部を介して上記他端まで連続して形成される内部配線30を有している。また、本実施例のパッケージ10は、図1および図2に示すように、基部20の側壁部の外表面に形成されるリード端子取り付けパッド40と、リード端子取り付けパッド40に取り付けられた外部リード端子であるリード端子50と、を備えている。本実施例のパッケージ10では、上記内部配線30とリード端子取り付けパッド40とリード端子50とから成る組を、8組有している(図2では、図中手前側の面において、リード端子50を取り付けたリード端子取り付けパッド40が4つ記載されている)。
Further, the
また、基部20の側壁部外表面には、上記8つのリード端子取り付けパッド40のうちの2つについて、リード端子取り付けパッド40に接して、第2の凹部60がそれぞれ設けられている(図2では一方のみを図示している)。この第2の凹部60は、上記リード端子取り付けパッド40に加えて、対応する内部配線30の上記他端とも接している。この第2の凹部60には、第2の凹部60表面の一部を覆って形成され、内部配線30の上記他端とリード端子取り付けパッド40の端部とを電気的に接続する接続導体部62が形成されている。隣接して第2の凹部60が設けられていないリード端子取り付けパッド40は、対応する内部配線30の上記他端と直接接続している。なお、図2では記載を簡略化しており、内部配線30、リード端子取り付けパッド40およびリード端子50の組み合わせを8組記載しているが、これらは、パッケージ内に実装すべき半導体素子の有する電極に応じた数が、適宜設けられるものである。また、上記8組のうち、2組についてはさらに第2の凹部60を備えているが、これらは、高周波配線の有する電極に応じた数が、適宜設けられるものである。
Further, on the outer surface of the side wall portion of the
図3は、第2の凹部60の構成を説明するための、パッケージ10の一部分についての斜視図である。図3では、実際には存在するセラミック層24は記載しておらず、セラミック層21〜23だけが積層された様子を、第2の凹部60を中心に示している。図3に示すように、第2の凹部60は、外周部に略矩形の切り欠き部を有するセラミック層23が、切り欠き部以外の外周においてセラミック層22の外周と重なるようにセラミック層22上に積層されることによって、形成される。ここで、接続導体部62は、セラミック層22上面における上記切り欠き部に対応する領域と(図3中の領域A)、セラミック層23において上記切り欠き部を形成する内壁面(図3中の領域Bであって、第2の凹部60表面における略鉛直部)と、を被覆する導体によって形成されている。なお、セラミック層24の表面は導体層を有しておらず、セラミック層24によって形成される第2の凹部60の他の面(図3中の領域Aに対向する図示しない面)には、接続導体部62は形成されていない。本実施例のパッケージ10では、既述したように、半導体素子70とリード端子50とを接続するための内部配線30の内の2つの内部配線30に対応して、基部20の側壁部外表面に、このような第2の凹部60が設けられている。図1では、さらに、パッケージ10に形成された第1の凹部25の底面である載置部に半導体素子70を載置し、半導体素子70と内部配線30とをボンディングワイヤ75によって接続した様子を示している。
FIG. 3 is a perspective view of a part of the
B.製造工程:
図4は、本実施例のパッケージ10の製造工程を表わす説明図である。まず最初に、基部20を構成する各セラミック層21〜24を形成するためのグリーンシートを用意し(ステップS100)、その後、各グリーンシートに対して所定のパターン形成を施す(ステップS110)。パターン形成とは、具体的には、グリーンシート表面のメタライズと、打ち抜き加工による所定箇所への穴開けと、形成した穴部の内壁面のメタライズ(スルーホール印刷)と、を含む。
B. Manufacturing process:
FIG. 4 is an explanatory view showing the manufacturing process of the
パターン形成を施した後の各グリーンシートの様子を、図5および図6に示す。図5(A)、図5(B)、図6(A)、図6(B)は、それぞれ、セラミック層21、セラミック層22、セラミック層23、セラミック層24に対応するグリーンシートの様子を示す。図5および図6では、主として第2の凹部60および接続導体部62の製造工程を説明するために、全体を簡略化して記載している。パッケージ10を製造する際には、後述するように、グリーンシートの積層体を切断することによって、1つの積層体から多数のパッケージ10を製造しており、図5および図6では、この切断位置を切断線として示すと共に、一つのパッケージ10に対応する領域を中心に表わしている。
The state of each green sheet after pattern formation is shown in FIGS. 5A, FIG. 5B, FIG. 6A, and FIG. 6B show the states of green sheets corresponding to the
セラミック層21となるグリーンシートは、第2の凹部60や接続導体部62あるいは内部配線30に関わる特別な構造は有していない(図5(A)参照)。セラミック層22となるグリーンシートには、第1の凹部25を形成するために略四角形の形状に形成されている穴部22aと、接続導体部62の一部(図3の領域Aの部分)を形成するための2つの第1の配線部22bとが形成される(図5(B)参照)。セラミック層23となるグリーンシートには、第1の凹部25を形成するために略四角形の形状に形成されている穴部23aと、第2の凹部60を形成するために穴部23aよりも小さな略四角形状に形成されている2つの穴部23bと、穴部23bの内壁を覆って形成されて接続導体部62の一部(図3の領域Bの部分)を構成するメタライズ層23cと、内部配線30を形成するための8つの第2の配線部23dとが形成される(図6(A)参照)。ここで、穴部23bは、実際には、その4角がやや丸みを帯びた形状となっている。また、8つの第2の配線部23dのうち、2つの第2の配線部23dは、穴部23aの近傍から穴部23bへと連続して設けられており、メタライズ層23cと接続する。残りの第2の配線部23dは、穴部23aの近傍から切断線へと連続して設けられている。また、穴部23bは、図5(B)の第1の配線部22bと重なる位置に形成されている。セラミック層24となるグリーンシートには、第1の凹部25を形成するために略四角形の形状に形成されている穴部24aが形成される(図6(B)参照)。本実施例では、穴部22aと穴部23aとは同一の形状に形成しており、穴部24aは穴部22a,23aよりも大きく形成しているが、これらの穴部の形状は、半導体素子70の大きさや形成すべき第1の凹部25の形状に応じて任意に設定すればよい。
The green sheet used as the
本実施例では、各グリーンシートのメタライズには、タングステンを含有するペーストを用いている。メタライズのためには、タングステンの他、モリブデンやマンガンなど、アルミナセラミックの焼成温度よりも高い融点を示す金属を用いることができる。ここで、第1の配線部22bおよび第2の配線部23dを形成する表面メタライズは、タングステンペーストを用いて、スクリーン印刷法などの周知の厚膜形成法により行なう。また、メタライズ層23cを形成する側面メタライズは、スルーホール印刷、具体的には、吸引により穴部23bの内壁面にタングステンペーストを塗布することにより行なっている。
In this embodiment, a paste containing tungsten is used for metallizing each green sheet. For metallization, metals having a melting point higher than the firing temperature of alumina ceramic, such as molybdenum and manganese, can be used in addition to tungsten. Here, the surface metallization for forming the
各グリーンシートにおいてパターン形成を行なうと、次に、これらのグリーンシートを、位置合わせを行ないながら所定の順序(図5(A)、図5(B)、図6(A)、図7(B)の順)で積層し、全体を圧着接合してグリーンシート積層体を得る(ステップS120)。このように各グリーンシートを積層することで、図5(B)のグリーンシートに形成される第1の配線部22bと、図6(A)のグリーンシートに形成されるメタライズ層23cとが接続される。ここで、第1の配線部22bとメタライズ層23cとの接続を確保するために、第1の配線部22bは、穴部23bよりも大きく形成されている。表面メタライズの精度、およびグリーンシート積層時の位置合わせの精度は極めて高いため、メタライズ層23cとの接続を確保するために第1の配線部22bに設けるマージンは、0.1mm程度とすればよい。また、上記グリーンシートを積層することで、グリーンシートに形成された穴部22a,23a,24aが重なり合って、第1の凹部25に対応する凹部が形成される。
When pattern formation is performed on each green sheet, these green sheets are then aligned in a predetermined order (FIGS. 5A, 5B, 6A, and 7B) while performing alignment. ) In order), and the whole is pressure-bonded to obtain a green sheet laminate (step S120). By laminating the green sheets in this way, the
次に、このグリーンシート積層体を、図5および図6の切断線に対応する位置で切断し、複数の分割積層体を得る(ステップS130)。切断線においてグリーンシート積層体を切断することにより、個々の第1の配線部22bと穴部23bと穴部23bの内壁に形成されたメタライズ層23cとは中央部で2分割される。これにより、分割された穴部23bは、別個の分割積層体で第2の凹部60に対応する構造を形成し、分割された第1の配線部22b及びメタライズ層23cは、別個の分割積層体で接続導体部62に対応する構造を形成する。なお、以下の説明では、分割積層体に形成されるこのような構造についても、完成したパッケージ10における場合と同様に、第2の凹部60、接続導体部62と呼ぶこととする。このように、切断線で2分割されるように穴部23bと第1の配線部22bとメタライズ層23cを形成することで、外周部において互いに対応する位置に第2の凹部60を有する分割積層体を得ることができる。
Next, this green sheet laminated body is cut | disconnected in the position corresponding to the cutting line of FIG. 5 and FIG. 6, and a some division | segmentation laminated body is obtained (step S130). By cutting the green sheet laminate at the cutting line, the individual
その後、個々の分割積層体の所定の位置に対して、リード端子取り付けパッド40を形成するための側面メタライズを行なう(ステップS140)。ステップS140の側面メタライズの工程としては、ステップS130で得た各分割積層体を、側面に対して印刷可能となるような向きで所定の治具に嵌め込むと共に、リード端子取り付けパッド40の形状に応じたパターンのマスキングを行ない、タングステンペーストなどの導電性材料を用いた印刷を行なって、リード端子取り付けパッド40となるメタライズ層を形成する。ステップS140の側面メタライズによって形成されるリード端子取り付けパッド40は、通常は、その幅が、内部配線30の幅と同程度となるように形成される。
Thereafter, side metallization for forming the lead
このように、分割積層体を治具に嵌め込んで印刷を行なう際には、表面メタライズやグリーンシートの積層のための位置合わせに比べて位置ずれ(位置合わせ誤差)が起こりやすい。そのため、リード端子取り付けパッド40と接続導体部62との接続を確保するために、ステップS140では、分割積層体の側面における接続導体部62端部の位置(セラミック層22の上面に対応する位置)に対して、0.3〜0.5mm程度の余裕を持たせて側壁部上方へより長い範囲にメタライズを行なう。ステップS140の側面メタライズの様子を図7に模式的に表わす。図7は、第2の凹部60の周囲の様子を中心に表わす分割積層体の断面模式図である。図7では、側面メタライズのために分割積層体の側面に導電性材料が供給される様子を矢印で示している。図7に示すように、分割積層体の側面における接続導体部62端部よりも上方に供給される導電性材料(図7中、過剰分と示す)は、第2の凹部60の内部に入り込んで、接続導体部62と一体化する。なお、第2の凹部60を有しない部位に対する側面メタライズは、リード端子取り付けパッド40と内部配線30との接続を確保するために、分割積層体の側面における内部配線30端部の位置に対して充分な余裕を持たせて、より長い範囲に行なう。
As described above, when printing is performed with the divided laminated body fitted in a jig, positional deviation (positioning error) is likely to occur compared to the position alignment for surface metallization and green sheet lamination. Therefore, in order to ensure the connection between the lead
ステップS140の側面メタライズの後は、分割積層体の焼成を行なう(ステップS150)。アルミナセラミックの焼成は、1500〜1700℃で行なうことができる。その後、リード端子取り付けパッド40上に、外部電気回路に接続するためのリード端子50を接続する(ステップS160)。本実施例では、リード端子50は、鉄−ニッケル(Fe−Ni)合金又は鉄−ニッケル−コバルト(Fe−Ni−Co)合金を成形した部材に対してニッケルめっきを施して作製している。また、リード端子取り付けパッド40へのリード端子50の接続は、銀ろう(Ag−Cu合金)を用いて行なっている。また、ろう付けによるリード端子取り付けパッド40とリード端子50との接続を良好に行なうために、本実施例では、ステップS150の焼成の後、リード端子取り付けパッド40表面に対して、ニッケルめっきを施している。
After the side metallization in step S140, the divided laminate is fired (step S150). The firing of the alumina ceramic can be performed at 1500 to 1700 ° C. Then, the
その後、分割積層体全体をめっき処理して(ステップS170)、パッケージ10を完成する。めっき処理は、例えば電解めっきにより行なうことができ、これにより、セラミック積層体の表面に露出する金属部分がめっきされる。めっき処理は、上記金属部分の耐食性を確保するための処理であり、本実施例では、ニッケル−金(Ni−Au)めっきを施している。
Thereafter, the entire divided laminated body is plated (step S170), and the
なお、このようなパッケージ10を用いて半導体デバイスを作製するには、パッケージ10の載置部上に半導体素子を半田などを用いて接着し、半導体素子の各電極と、対応する内部配線30の端部とをボンディングワイヤ75によって接続する。その後、金属リング(パッケージの上面をメタライズした上にさらに金属リング(例えばニッケル−鉄−コバルト合金)等の封止材を銀ろう付けしたもの)と所定の蓋体とを溶接又はパッケージの上部をメタライズした上に半田を用いて蓋体を接着して、半導体素子が載置された第1の凹部25を気密封止することで、半導体デバイスが完成される。
In order to fabricate a semiconductor device using such a
以上のように構成された本実施例のパッケージ10によれば、側面メタライズの処理における位置ずれを考慮して側面メタライズを施す領域を広く設定しても、高周波配線においては、余分な導電性材料は、第2の凹部60の内部に供給されて接続導体部62と一体化するため、内部配線30から派生する望ましくないスタブ回路が形成されることがない。ここで、第2の凹部60の内側は、セラミック層22上に形成される水平面(図3の領域A)だけでなく、セラミック層23の側面である鉛直面(図3の領域B)もまた接続導体部62(導電体の層)を形成している。そのため、側面メタライズの際に第2の凹部60内に入り込んだ導電性材料が上記鉛直面に到達した場合にも、既に形成されている導電体の層上に重ねて導電体の層を形成するだけであり、望ましくない回路を新たに形成することがない。そのため、第2の凹部60は、側面メタライズの際に鉛直面に導電性材料が付着することに起因する新たなスタブ回路形成を防ぐために深く形成しておく必要がなく、第2の凹部60の深さを抑えることで、焼成時におけるセラミック積層体の変形を防止することができる。ここで、高周波配線以外の配線についても第2の凹部60を設けることは可能であるが、スタブ回路形成により生じる問題、および、第2の凹部60を形成することにより得られる効果は、高周波配線において特に顕著となるため、本実施例では高周波配線にのみ第2の後部60を設けている。
According to the
なお、第2の凹部60の鉛直方向の径(実施例では、セラミック層23となるグリーンシートの厚みに相当する)は、側面メタライズの際に分割積層体側壁部外表面の上方により長くメタライズを行なう長さを越えるよう、充分な長さとすることが望ましい。これにより、第2の凹部60を越えた分割積層体側壁部外表面上方への導電体層の形成を防止することができる。ただし、第2の凹部60を越えて分割積層体側壁部外表面上方に導電体層が形成されたとしても、本実施例では上記導電体層と接続導体部62とが接続することがなく、電気特性上の問題は生じないため、必要に応じて第2の凹部60の鉛直方向の径をより小さくすることを許容しても良い。例えば、リード端子50の取り付け強度を確保するには、リード端子50とリード端子取り付けパッド40との接着部位の長さを充分に確保する必要があるため、リード端子取り付けパッド40の望ましい長さに基づいて第2の凹部60の鉛直方向の径に上限を設定することができる。このような観点から、第2の凹部60の鉛直方向の径は、例えば、0.15〜0.50mmとすることができる。
Note that the vertical diameter of the second recess 60 (corresponding to the thickness of the green sheet serving as the
C.第1実施例の変形例:
上記第1実施例のパッケージ10の基部20は、4層のセラミック層により形成しているが、より多くのセラミック層を積層して基部20を形成しても良い。あるいは、第1実施例のパッケージ10では、内部配線30は、積層されたセラミック層の中の1層であるセラミック層23上だけに形成されることとしたが、複数のセラミック層にわたって3次元的に内部配線30が形成されることとしても良い。この場合には、ステップS110における表面メタライズの工程において、セラミック層23となるグリーンシート上だけでなく、他の所定のグリーンシート表面に対しても、内部配線30を形成するための表面メタライズを行なえば良い。さらに、この場合には、ステップS110のパターン形成の工程において、上記複数のグリーンシート表面に形成された配線パターンを3次元的に接続する(層間にわたって接続する)ビアを形成するために、所定のグリーンシートの所定の位置に、穴開け処理によってビアホールを形成すれば良い。なお、この穴開け処理を施すべきグリーンシートが、既述した穴部23bを形成すべきグリーンシートである場合には、これらの穴開け処理を同時に行なうことができる。また、内部配線30を3次元的に形成する場合には、ステップS110のパターン形成において、さらに、上記ビアホールに対して導電性材料を充填(穴埋印刷)して、ビアを形成する工程を行なえば良い。ここで、ビアを形成するためには、表面メタライズの工程や穴部のメタライズの工程と同様に、タングステンのようにアルミナセラミックの焼成温度よりも高い融点を示す金属を含有するペーストを用いればよい。
C. Modification of the first embodiment:
Although the
また、第2の凹部60を形成するための切り欠き部は、積層されたセラミック層の中の1層であるセラミック層23だけに形成するのではなく、連続して積層される複数のセラミック層にわたって形成しても良い。
In addition, the notch for forming the
また、第2の凹部60を異なる形状としても良い。例えば、第2の凹部60における略鉛直部(図3中の領域Bに相当する部分)を、曲面としても良い。第2の凹部60とリード端子取り付けパッド40とが接する位置から鉛直方向に離れた位置に、内部配線30の端部が形成されており、この端部とリード端子取り付けパッド40とが、第2の凹部60表面における略鉛直部を含む第2の凹部60表面の一部を覆って形成される接続導体部62によって接続されるならば、同様の効果が得られる。
The
D.第2実施例:
図8は、第2実施例の半導体デバイス用パッケージ110(以下、パッケージ110と表わす)の構成を表わす断面模式図であり、図9は、パッケージ110の構成を表わす斜視図である。図8は、図9における8−8断面を表わす。パッケージ110は、第2の凹部60および接続導体部62に代えて接続導体部162を有する以外は、第1実施例のパッケージ10と同様の構造を有しているため、共通する部分には同じ参照番号を付して詳しい説明を省略する。
D. Second embodiment:
FIG. 8 is a schematic cross-sectional view showing the configuration of the semiconductor device package 110 (hereinafter referred to as the package 110) of the second embodiment, and FIG. 9 is a perspective view showing the configuration of the
パッケージ110は、第1実施例のパッケージ10における第2の凹部60と同様の第2の凹部内に、接続導体部162を有している。図10は、接続導体部162の構成を説明するための、パッケージ110の一部についての斜視図である。図10では、第1実施例の図3と同様に、実際には存在するセラミック層24は記載されておらず、セラミック層21〜23だけが積層された様子を、接続導体部162を中心に表わしている。
The
図10に示すように、接続導体部162は、第2の凹部内にパッケージ110の側壁外表面と同一表面を形成するように設けられている。すなわち、接続導体部162は、パッケージ110の側壁外表面に対して段差無く形成されると共に、第2の凹部を埋めるように設けられた導体として形成されている。この接続導体部162は、セラミック層23を厚さ方向に貫通して設けられている。
As shown in FIG. 10, the
ここで、パッケージ110内部(本実施例ではセラミック層23表面)に形成された内部配線30は、第1実施例と同様に、半導体素子70の近傍に一端を有すると共に、パッケージ110の側壁外表面に他端を有している(図8参照)。パッケージ110の側壁外表面では、上記内部配線30の他端と、リード端子取り付けパッド40とが、鉛直方向に所定の距離離れて形成されている。第2実施例のパッケージ110では、接続導体部162によって、これら内部配線30の他端とリード端子取り付けパッド40とが接続されている。
Here, the
図11は、パッケージ110の製造工程を表わす説明図である。パッケージ110を形成する際には、図4のステップS100と同様に各層を形成するグリーンシートを用意し(ステップS200)、その後、各グリーンシートに対して所定のパターン形成を施す(ステップS210)。セラミック層22に対応するグリーンシートの様子を図12(A)に示し、セラミック層23に対応するグリーンシートの様子を図12(B)に示す。なお、セラミック層21に対応するグリーンシートの様子は第1実施例の図5(A)と同様であり、セラミック層24に対応するグリーンシートの様子は図6(B)と同様である。
FIG. 11 is an explanatory diagram showing a manufacturing process of the
第2実施例では、第1実施例と異なり、セラミック層22に対応するグリーンシートには、第1の配線部22bは形成されず、穴部22aのみが形成される(図12(A)、図5(B)参照)。また、セラミック層23に対応するグリーンシートには、内壁面にメタライズ層23cを有する穴部23bは形成されず、代わりに、接続導体部162を形成するための導体形成部23eが、穴部23bに導体を充填することによって設けられる(図12(B)、図6(A)参照)。また、第2の配線部23dおよび穴部23aは、第1実施例と同様に形成される。そのため、セラミック層23に対応するグリーンシートに対してパターン形成を施す際には、まず、穴部23aおよび穴部23bを設けるための穴開け処理を行ない、その後、この穴部23bに導電性ペーストを充填(穴埋印刷)して、導体形成部23eとする。そして、グリーンシートの表面のメタライズを行なって、内部配線30を形成するための8つの第2の配線部23dを形成すればよい。ここで、8つの第2の配線部23dのうち、2つの第2の配線部23dは、穴部23aの近傍から導体形成部23eへと連続して設けられている。なお、導体形成部23eは、その平面形状を、角部が丸みを帯びた形状(例えば楕円形や円形)とすることが望ましい。また、導体形成部23eを形成するための穴埋め印刷では、表面のメタライズと同様に、アルミナセラミックの焼成温度よりも融点の高い金属のペースト(例えばタングステンペースト)を用いればよい。
In the second embodiment, unlike the first embodiment, the
パターン形成の後、ステップS120と同様にグリーンシートを積層してグリーンシート積層体を形成し(ステップS220)、さらに、このグリーンシート積層体を、第1実施例と同様に切断線で切断し、複数の分割積層体を得る(ステップS230)。切断線においてグリーンシート積層体を切断することにより、個々の導体形成部23eは中央部で2分割される。これにより、分割された導体形成部23eは、別個の分割積層体において、接続導体部162に対応する構造を形成する。なお、以下の説明では、分割積層体に形成されるこのような構造についても、完成したパッケージ110における場合と同様に、接続導体部162と呼ぶこととする。
After pattern formation, green sheets are laminated to form a green sheet laminate as in step S120 (step S220), and the green sheet laminate is cut along a cutting line as in the first embodiment. A plurality of divided laminates are obtained (step S230). By cutting the green sheet laminate at the cutting line, each
その後、第1実施例のステップS140〜S170と同様に、側面メタライズ、焼成、リード端子50の取り付け、めっき処理を行ない(ステップS240〜S270)、パッケージ110を完成する。ここで、ステップS240の側面メタライズの工程では、セラミック層23の下面から0.3〜0.5mm程度の余裕を持たせて側壁部上方へより長い範囲にメタライズを行なう。これにより、接続導体部162と所定の長さで重なりつつ、接続導体部162に対して鉛直方向(分割積層体の積層方向)下方にずれた位置に、リード端子取り付けパッド40が形成される。
Thereafter, similarly to steps S140 to S170 of the first embodiment, side metallization, firing, attachment of the
以上のように構成された第2実施例のパッケージ110によれば、側面メタライズの処理における位置ずれを考慮して側面メタライズを施す領域を広く設定しても、余分な導電性材料は、基部20の側壁部外表面でリード端子取り付けパッド40における接続導体部162と重なる部分を形成するだけである。したがって、第1実施例と同様に、内部配線30から派生する望ましくないスタブ回路の形成を防止することができる。
According to the
なお、接続導体部162の鉛直方向の径(実施例では、セラミック層23となるグリーンシートの厚みに相当する)は、接続導体部162と重なり合うようにリード端子取り付けパッド40を形成する際に、側面メタライズを行なう際の位置決め誤差の大きさを考慮して、リード端子取り付けパッド40が接続導体部162を超えて鉛直方向上方にまで形成されることのない充分な長さとする。これにより、鉛直方向に離れて位置する内部回線の他端とリード端子取り付けパッド40とを接続導体部162によって接続する際に、スタブ回路の形成を防止することができる。
In addition, when the lead
さらに、第2実施例のパッケージ110によれば、接続導体部162は、グリーンシートに形成した穴部23bを導電性ペーストで充填して形成しており、基部20の側壁部内に埋め込まれた形状となっている。このように、パッケージの側壁部において凹部や穴部が形成されないため、焼成時におけるセラミック積層体の変形を防止できる。なお、側壁部において凹部や穴部を設ける場合には、パッケージの製造工程中のめっき処理において、上記第2の凹部や穴部にめっき液が残留し、この残留めっき液に起因して、完成したパッケージにおいて上記第2の凹部や穴部に設けられた導体が変色する可能性がある。第2実施例のパッケージ110によれば、基部20の側壁部に凹部や穴部を設けることがないため、このような問題が生じる可能性がない。また、製造工程において、側壁部に設けた凹部や穴部内に異物(いわゆるゴミやホコリ)が入りこむ可能性を考慮する必要がない。
Further, according to the
なお、第2実施例のパッケージ110では、第1実施例と同様に、内部配線30を、セラミック層23上だけに形成しているが、複数の層にまたがって形成される3次元的な配線としても良い。この場合には、既述したように、複数の層の表面に形成した配線間を接続するために、穴開け処理と穴埋印刷によりビアを形成する。このように3次元的な配線を有するパッケージにおいて本実施例の接続導体部162を設ける場合には、接続導体部162を形成するための穴開け処理および穴埋印刷の工程を、ビア形成のための工程と同時に行なうことが可能となる。したがって、接続導体部162をさらに設ける場合に、製造工程が特別に増加したり複雑化することがない。第1実施例における穴部のメタライズの工程(スルーホール印刷)が別途必要になることもなく、製造工程を簡素化することができる。
In the
また、接続導体部162は、積層されたセラミック層の中の1層であるセラミック層23だけに形成するのではなく、連続して積層される複数のセラミック層にわたって形成しても良い。
Further, the
E.変形例:
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
E. Variations:
The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the gist thereof. For example, the following modifications are possible.
E1.変形例1(工程の変形):
実施例の半導体デバイス用パッケージは、種々の形状に変形することが可能である。例えば、上記第1あるいは第2実施例では、側面メタライズ(ステップS140あるいはS240)の工程の後に焼成(ステップS150あるいはS250)の工程を1度行なっているが、焼成の回数をさらに増やしても良い。例えば、セラミックグリーンシートの切断を行なって分割積層体を作製する工程(ステップS130あるいはS230)の後に、1度目の焼成を行ない、この1度目の焼成の後に、側面メタライズ(ステップS140あるいはS240)を行ない、その後さらに2度目の焼成を行なうこととしても良い。この場合には、1度目の焼成の工程は、グリーンシートを充分に焼成できる温度(1500〜1700℃)で行なえば良い。そして、2度目の焼成の工程は、側面メタライズに用いた導電性材料を焼成するために充分であって1度目の焼成工程よりも低い温度(例えば1300℃)で行なえば良い。
E1. Modification 1 (process modification):
The semiconductor device package of the embodiment can be deformed into various shapes. For example, in the first or second embodiment, the step of firing (step S150 or S250) is performed once after the side metallization (step S140 or S240) step, but the number of firings may be further increased. . For example, the first firing is performed after the step of cutting the ceramic green sheet to produce a divided laminate (step S130 or S230), and the side metallization (step S140 or S240) is performed after the first firing. It is good also as performing after that and baking for the second time. In this case, the first firing step may be performed at a temperature (1500 to 1700 ° C.) at which the green sheet can be sufficiently fired. The second baking step may be performed at a temperature (for example, 1300 ° C.) that is sufficient for baking the conductive material used for the side metallization and is lower than the first baking step.
E2.変形例2(形状の変形):
パッケージ10あるいはパッケージ110を用いて形成する半導体デバイスを、リード端子50が鉛直方向上方に突出して設けられるフェースダウンタイプとすることも可能である。この場合には、第1実施例においては、基部20の側壁部外表面においてリード取り付けパッド40と接する第2の凹部60は、リード取り付けパッド40の取り付け位置に対して鉛直方向下側に形成すればよい。また、第2実施例においては、接続導体部162は、リード端子取り付けパッド40と重なりつつ、基部20の側壁部外表面において、鉛直方向のより下方に形成すればよい。
E2. Modification 2 (shape deformation):
A semiconductor device formed by using the
E3.変形例3(材料の変形):
基部20は、アルミナセラミック以外のセラミックスによって形成しても良い。例えば、ガラスセラミックによって形成することができる。この場合には、ガラスセラミックの焼成温度よりも高い融点を有する金属を用いて表面メタライズおよび側面メタライズを行なえばよい。ガラスセラミックの焼成温度は、一般に、アルミナセラミックよりも低い800〜900℃であるため、例えば、CuあるいはAgを用いてメタライズを行なうことができる。
E3. Modification 3 (material deformation):
The base 20 may be formed of ceramics other than alumina ceramic. For example, it can be formed of glass ceramic. In this case, the surface metallization and the side metallization may be performed using a metal having a melting point higher than the firing temperature of the glass ceramic. Since the firing temperature of the glass ceramic is generally 800 to 900 ° C., which is lower than that of the alumina ceramic, for example, metallization can be performed using Cu or Ag.
また、パッケージ10あるいはパッケージ110の基部20において、セラミック層21によってベース層を形成する代わりに、ベース層の少なくとも一部を、金属製としても良い。このような構成とすれば、半導体デバイス用パッケージの放熱性を向上させることができる。
In addition, in the
E4.変形例4(半導体デバイス種の変形):
本発明の半導体デバイス用パッケージに実装する半導体素子は、電気信号のみを伝送する半導体素子に限らず、光信号を伝送する光半導体素子としても良い。いずれの場合にも、半導体デバイス内で高周波信号を伝送するならば、スタブ回路形成を抑えることによる既述した効果が得られる。
E4. Modification 4 (Modification of semiconductor device type):
The semiconductor element mounted on the semiconductor device package of the present invention is not limited to a semiconductor element that transmits only an electric signal, but may be an optical semiconductor element that transmits an optical signal. In any case, if a high-frequency signal is transmitted in the semiconductor device, the above-described effect can be obtained by suppressing the formation of the stub circuit.
10,110…半導体デバイス用パッケージ
20,120…基部
21〜24…セラミック層
22a,23a,23b,24a…穴部
22b…第1の配線部
23c…メタライズ層
23d…第2の配線部
23e…導体形成部
25…第1の凹部
30,130…内部配線
40,140…リード端子取り付けパッド
50,150…リード端子
60…第2の凹部凹部
62…接続導体部
70,170…半導体素子
75,175…ボンディングワイヤ
125…凹部
162…接続導体部
190…窪み
DESCRIPTION OF SYMBOLS 10,110 ...
Claims (5)
半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする第1の凹部を形成すると共に、外表面には第2の凹部が形成されている側壁部と、を備える基部と、
前記側壁部外表面において、前記第2の凹部に接して形成されたリード端子取り付けパッドと、
前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
前記第1の凹部表面の前記載置部近傍に形成される一端と、前記第2の凹部表面であって該第2の凹部と前記リード端子取り付けパッドとが接する位置から鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
前記第2の凹部表面における略鉛直部を含む前記第2の凹部表面の一部を覆って形成され、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
を備える半導体デバイス用パッケージ。 A package for a semiconductor device,
A base layer having a mounting portion for mounting a semiconductor element, and a first recess provided on the base layer so as to surround the mounting portion and having the mounting portion as a bottom surface by an inner surface And a base portion comprising a side wall portion having a second recess formed on the outer surface,
A lead terminal mounting pad formed in contact with the second recess on the outer surface of the side wall,
An external lead terminal mounted on the lead terminal mounting pad;
One end formed in the vicinity of the mounting portion on the surface of the first recess, and a position on the surface of the second recess that is vertically away from a position where the second recess and the lead terminal mounting pad are in contact with each other. The internal wiring formed continuously from the one end to the other end through the inside of the side wall portion at the base portion,
A connecting conductor portion that covers a part of the surface of the second concave portion including the substantially vertical portion on the surface of the second concave portion and electrically connects the other end of the internal wiring and the lead terminal mounting pad. A package for a semiconductor device comprising:
半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする凹部を形成する側壁部と、を備える基部と、
前記側壁部外表面に形成されたリード端子取り付けパッドと、
前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
前記凹部表面の前記載置部近傍に形成される一端と、前記側壁部外表面であって前記リード端子取り付けパッドから鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
前記側壁部外表面と同一面を形成すると共に、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
を備える半導体デバイス用パッケージ。 A package for a semiconductor device,
A base layer having a placement portion for placing a semiconductor element, and a side wall portion provided on the base layer so as to surround the placement portion, and forming a recess having the placement portion as a bottom surface by an inner surface A base comprising:
A lead terminal mounting pad formed on the outer surface of the side wall,
An external lead terminal mounted on the lead terminal mounting pad;
One end formed in the vicinity of the mounting portion on the surface of the concave portion, and the other end formed on the outer surface of the side wall portion at a position away from the lead terminal mounting pad in the vertical direction. An internal wiring continuously formed from the one end to the other end through the inside of the side wall,
A semiconductor device package comprising: a connecting conductor portion that forms the same surface as the outer surface of the side wall portion and electrically connects the other end of the internal wiring and the lead terminal mounting pad.
前記基部は、セラミック積層体によって形成される
半導体デバイス用パッケージ。 A package for a semiconductor device according to claim 1 or 2,
The base is a semiconductor device package formed of a ceramic laminate.
(a)複数のセラミックグリーンシートを用意する工程と、
(b)前記(a)工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第1の穴部を形成する工程と、
(c)前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第1の穴部と共に、該第1の穴部よりも小さい第2の穴部を形成する工程と、
(d)前記(b)工程および前記(c)工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記(b)工程で穴部を形成した前記グリーンシートの一部に対しては、前記第2の穴部に対応する大きさの第1の配線部を印刷する工程と、前記(c)工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、端部が前記第2の穴部に達する第2の配線部を印刷する工程と、を含む工程と、
(e)前記(c)工程で形成した前記第2の穴部の内壁面に、第1のメタライズ層を形成する工程と、
(f)前記第1の配線部上で前記第2の穴部が重なって前記第1の配線部と前記第1のメタライズ層とが接続すると共に、前記第2の配線部を印刷したグリーンシートの面が前記第2の穴部および前記第1の配線部が形成されていないグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第1の穴部同士が重なって形成される前記第1の凹部と、前記(d)工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記第1の凹部の底面近傍に形成される一端と、前記第2の配線部と前記第1のメタライズ層との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
(g)前記セラミックグリーンシート積層体を、前記第2の穴部を通過する位置で切断することによって分割し、前記第1の凹部を有すると共に、切断面において前記第1のメタライズ層および前記第1の配線部を表面の一部とする第2の凹部を有する分割積層体を形成する工程と、
(h)前記分割積層体の切断面であって、前記第1の配線部が形成されたセラミックグリーンシートを含む連続して積層されたセラミックグリーンシートの側面において、前記第2の凹部と前記分割積層体の積層方向に隣接する位置に、前記第1の配線部と接続する第2のメタライズ層を形成する工程と、
(i)前記(h)工程の後に前記分割積層体を焼成する工程と
を備える半導体デバイス用パッケージの製造方法。 A method for manufacturing a package for a semiconductor device formed by a ceramic laminate provided with a first recess having a mounting portion on a bottom surface for mounting a semiconductor element,
(A) preparing a plurality of ceramic green sheets;
(B) forming a first hole in each of a part of the plurality of ceramic green sheets prepared in the step (a);
(C) forming a second hole smaller than the first hole together with the first hole in each of the other parts of the plurality of ceramic green sheets;
(D) A step of printing a predetermined wiring pattern on the surface of a part of the plurality of ceramic green sheets in which the holes are formed in the step (b) and the step (c), ) For the part of the green sheet in which the hole is formed in the step, the step of printing the first wiring portion having a size corresponding to the second hole, and the hole in the step (c) A step of printing a second wiring portion having an end portion reaching the second hole with respect to at least a portion of the other part of the ceramic green sheet formed of
(E) forming a first metallized layer on the inner wall surface of the second hole formed in the step (c);
(F) A green sheet on which the second wiring portion is overlapped on the first wiring portion to connect the first wiring portion and the first metallized layer, and on which the second wiring portion is printed. The plurality of ceramic green sheets are laminated in a predetermined order so that the surface of the green sheet is in contact with the green sheet in which the second hole part and the first wiring part are not formed. Forming a ceramic green sheet laminate including the first recess formed by overlapping and the internal wiring continuously formed as a whole including the wiring pattern formed in the step (d). In the process, the internal wiring has one end formed in the vicinity of the bottom surface of the first recess and the other end that is a connection portion between the second wiring portion and the first metallized layer. As the ceramic green Laminating the over door,
(G) The ceramic green sheet laminate is divided by cutting at a position passing through the second hole, has the first recess, and has the first metallized layer and the first at the cut surface. Forming a split laminated body having a second recess having one wiring part as a part of the surface;
(H) The cut surface of the divided laminate and the side surface of the continuously laminated ceramic green sheet including the ceramic green sheet on which the first wiring portion is formed. Forming a second metallized layer connected to the first wiring portion at a position adjacent to the stacking direction of the stacked body;
(I) A method for manufacturing a package for a semiconductor device, comprising the step of firing the divided laminate after the step (h).
(a)複数のセラミックグリーンシートを用意する工程と、
(b)前記(a)工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第1の穴部を形成する工程と、
(c)前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第1の穴部と共に、該第1の穴部よりも小さい第2の穴部を形成し、該第2の穴部内に導電性材料を充填する工程と、
(d)前記(b)工程及び前記(c)工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記(c)工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、前記導電性材料を充填した前記第2の穴部へと端部が達する配線部を印刷する工程と、
(e)前記配線部を印刷したセラミックグリーンシートの面が前記第2の穴部を設けていないセラミックグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第1の穴部同士が重なって形成される前記凹部と、前記(d)工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記凹部の底面近傍に形成される一端と、前記導電性材料を充填した前記第2の穴部との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
(f)前記セラミックグリーンシート積層体を、前記導電性材料を充填した前記第2の穴部を通過する位置で切断することによって分割し、前記凹部を有すると共に、切断面において前記第2の穴部に充填された前記導電性材料から成る接続導体部を有する分割積層体を形成する工程と、
(g)前記分割積層体の切断面であって、前記接続導体部が形成されたセラミックグリーンシートに接するセラミックグリーンシートのうち、前記配線部が形成されたセラミックグリーンシート表面と接するセラミックグリーンシートとは異なるセラミックグリーンシートを含む連続して積層されたセラミックグリーンシート側面において、前記接続導体部と前記分割積層体の積層方向に所定の長さで重なる位置に、メタライズ層を形成する工程と、
(h)前記(g)工程の後に前記分割積層体を焼成する工程と
を備える半導体デバイス用パッケージの製造方法。 A method for manufacturing a package for a semiconductor device formed by a ceramic laminate provided with a recess having a mounting portion on the bottom surface for mounting a semiconductor element,
(A) preparing a plurality of ceramic green sheets;
(B) forming a first hole in each of a part of the plurality of ceramic green sheets prepared in the step (a);
(C) In each of the other part of the plurality of ceramic green sheets, a second hole smaller than the first hole is formed together with the first hole, and the second hole is formed in the second hole. Filling the conductive material with
(D) A step of printing a predetermined wiring pattern on the surface of a part of the plurality of ceramic green sheets in which the holes are formed in the step (b) and the step (c), ) For at least a part of the other ceramic green sheets having the hole formed in the step, a wiring part having an end reaching the second hole filled with the conductive material is provided. Printing process;
(E) laminating the plurality of ceramic green sheets in a predetermined order so that a surface of the ceramic green sheet on which the wiring portion is printed is in contact with a ceramic green sheet not provided with the second hole; A ceramic green sheet laminate comprising: the concave portion formed by overlapping one hole portion; and an internal wiring continuously formed as a whole including the wiring pattern formed in the step (d). In the forming step, the internal wiring has one end formed in the vicinity of the bottom surface of the concave portion and the other end that is a connection portion between the second hole portion filled with the conductive material. Laminating the ceramic green sheet on
(F) The ceramic green sheet laminate is divided by cutting at a position passing through the second hole filled with the conductive material, has the recess, and has the second hole on the cut surface. Forming a split laminate having a connection conductor portion made of the conductive material filled in the portion;
(G) a ceramic green sheet which is a cut surface of the divided laminated body and is in contact with the ceramic green sheet on which the wiring portion is formed, among ceramic green sheets which are in contact with the ceramic green sheet on which the connection conductor portion is formed Forming a metallized layer at a position overlapping a predetermined length in the stacking direction of the connection conductor portion and the split laminate on the side surface of the continuously stacked ceramic green sheets including different ceramic green sheets;
(H) A method for manufacturing a package for a semiconductor device, comprising the step of firing the divided laminate after the step (g).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084203A JP3923063B2 (en) | 2004-07-08 | 2005-03-23 | Package for semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201667 | 2004-07-08 | ||
JP2005084203A JP3923063B2 (en) | 2004-07-08 | 2005-03-23 | Package for semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049812A true JP2006049812A (en) | 2006-02-16 |
JP3923063B2 JP3923063B2 (en) | 2007-05-30 |
Family
ID=36027969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005084203A Expired - Fee Related JP3923063B2 (en) | 2004-07-08 | 2005-03-23 | Package for semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3923063B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011139020A (en) * | 2009-12-31 | 2011-07-14 | Star Technologies Inc | Heat sink and integrated circuit assembly using the same |
JP2011181897A (en) * | 2010-02-03 | 2011-09-15 | Toshiba Corp | Package for housing semiconductor element, and semiconductor device using the same |
WO2019235835A1 (en) * | 2018-06-05 | 2019-12-12 | 엘지이노텍 주식회사 | Semiconductor device package |
-
2005
- 2005-03-23 JP JP2005084203A patent/JP3923063B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011139020A (en) * | 2009-12-31 | 2011-07-14 | Star Technologies Inc | Heat sink and integrated circuit assembly using the same |
JP2011181897A (en) * | 2010-02-03 | 2011-09-15 | Toshiba Corp | Package for housing semiconductor element, and semiconductor device using the same |
WO2019235835A1 (en) * | 2018-06-05 | 2019-12-12 | 엘지이노텍 주식회사 | Semiconductor device package |
KR20190138407A (en) * | 2018-06-05 | 2019-12-13 | 엘지이노텍 주식회사 | Semiconductor device package |
KR102472710B1 (en) | 2018-06-05 | 2022-11-30 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Semiconductor device package |
Also Published As
Publication number | Publication date |
---|---|
JP3923063B2 (en) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981696B2 (en) | package | |
WO2012057286A1 (en) | Wiring board | |
WO2020045480A1 (en) | Wiring board, electronic device and electronic module | |
JP2008042064A (en) | Ceramic wiring board and optical device apparatus using the same, package and manufacturing method of its ceramic wiring board | |
JPWO2018216801A1 (en) | Electronic component mounting board, electronic device and electronic module | |
KR102425194B1 (en) | Package | |
JP3923063B2 (en) | Package for semiconductor device and manufacturing method thereof | |
JP6626735B2 (en) | Electronic component mounting board, electronic device and electronic module | |
JP7361132B2 (en) | Electronic component storage packages, electronic devices and electronic modules | |
CN109768023B (en) | Flat leadless package with surface mounting structure | |
JP3538774B2 (en) | Wiring board | |
JP6495701B2 (en) | Electronic component storage package and manufacturing method thereof | |
JP3842683B2 (en) | Multi-wiring board | |
US20240213433A1 (en) | Substrate, package, electronic component, and light emitting device | |
WO2022163502A1 (en) | Package for housing electronic component, electronic device, and electronic module | |
JP4733061B2 (en) | Plural wiring base, wiring base and electronic device, and division method of multiple wiring base | |
JP2018181995A (en) | Wiring board | |
JP4122560B2 (en) | Semiconductor device and mounting structure of semiconductor device | |
JP2006179847A (en) | Package for housing electronic component and electronic device | |
JP2002231845A (en) | Electronic part storing package | |
JP2006041310A (en) | Multi-pattern wiring board | |
JP6258768B2 (en) | Wiring board and electronic device | |
JP6595308B2 (en) | Electronic component mounting substrate, electronic device and electronic module | |
JP2005285866A (en) | Multiple wiring board | |
JP2004039811A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3923063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |