JP2008546033A - 空間光変調されたディスプレイ・システムにおいて画像を処理するための装置および方法 - Google Patents

Abstract

本発明の実施の形態は、ダイナミック・レンジ・リミッタに提供されるビデオ信号のピーキングを行う回路を提供してディスプレイ装置に画像を表示する。この回路は、ビデオ信号を受信するように構成された第１の入力を備えるピーキング・フィルタを含む。第１のフィルタ出力は、ビデオ信号のためのピーキング信号を提供する。第２のフィルタ出力は、ピーキング信号に基づいてピーキングされたビデオ信号を提供する。この回路は、さらに、第２のフィルタ出力に結合されたスロットル入力を備えるスロットル回路を含む。スロットル出力は、ピーキングされたビデオ信号に基づいてスロットル信号を提供する。スケーラは、第１のフィルタ出力とダイナミック・レンジ・リミッタとの間に結合される。さらに、スケーラは、スロットル出力に結合される。スケーラは、スロットル信号に基づいてピーキング信号を調節する。従って、ダイナミック・レンジ・リミッタのダイナミック・レンジの制限、さらに、表示される画像の各部における入力信号の輝度の変化に基づいてビデオ信号にピーキングが適用的に適用される。

Description

本発明は、一般的には、ディスプレイ・システムにおいて画像処理するための方法および装置に関し、より具体的には、空間光変調されたディスプレイ・システムにおいて画像データを処理するための装置および方法に関する。

空間光変調（ＳＬＭ：Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｉｎｇ）システムは、ディジタル光処理（ＤＬＰ：Ｄｉｇｉｔａｌ Ｌｉｇｈｔ Ｐｒｏｃｅｓｓｉｎｇ（商標））システムを含む。ＤＴＭおよびＤＬＰ（商標）は、テキサス・インスツルメンツ（Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ）社の商標である。ＳＬＭ技術の近年の発展は、方形画素の代わりにダイヤモンド形の画素を提供するＳＬＭ素子に依存するものである。空間光変調（ＳＬＭ）システムのための処理技術は、いわゆる「スムーズ画素（ｓｍｏｏｔｈ ｐｉｘｅｌ）」処理技術とよばれる。スムーズ画素技術によれば、表示された画像は、画素の第１のセットと画素の第２のセットを組み合わせることによって形成される。第２のセットは、第１のセットから変位している。第１および第２のセットの組み合わせは、表示された画像を形成する。

空間光変調（ＳＬＭ）システムの１つの例では、ＳＬＭ素子は、表示されるべき、入力ピクチャまたはフレームの各々に対して第１および第２の画素セットを提供する。第１および第２の画素セットの各々から組み合わされた画素は、アレイ（配列）の中の空間光変調（ＳＬＭ）素子の数よりも多い数の画素を表示する。

しかしながら、この技術には、欠点が伴う。表示される画像において、第１のセットの画素は、第２のセットの画素と事実上重なる。結果として、重なる画素の領域における各光は、重なる画素の各々からの光の組み合わせである。これにより、意図したものよりも輝度が高くなることを生じさせるか、あるいは、意図した画像の部分よりも輝度が低くなることを生じさせることがある。この問題に対応するために、共同発明者ルメリック（Ｒｕｍｅｒｉｃｈ）氏によって２００５年３月２２日付で出願された同時係属出願ＰＣＴ／ＵＳ２００５／０９６２１は、重なった画素輝度の影響に対処するためのフィルタおよび方法に係る発明を開示している。出願人の発明であるフィルタは、スムーズ画素タイプのディスプレイ・システムによって与えられる画像を向上させることが分かっている。

画素輝度フィルタ技術を用いて、画素の輝度処理の間に画素に対して輝度が変更されたり、画素に対して利得が適用されたりするような場合、結果として生じた画素の強度がディスプレイの取り扱うことが可能な最大の値を超えることがある。この場合、最大値で、例えば、リミッタ回路によって、最大値を超える値が通常、クリッピングされる。この最大値まで画素出力強度をクリッピングすることにより、強度情報の幾らかが失われているため、誤った輪郭や他のアーティファクトが作成される。従って、画質を高めるための画素輝度処理、同時に、クリッピングを最小限にする回路および方法が必要である。

（発明の概要）
本発明の実施の形態は、ダイナミック・レンジ・リミッタに提供されるビデオ信号のピーキングを行う回路を提供してディスプレイ装置に画像を表示する。この回路は、ビデオ信号を受信するように構成された第１の入力を備えるピーキング・フィルタを含む。第１のフィルタ出力は、ビデオ信号のためのピーキング信号を提供する。第２のフィルタ出力は、ピーキング信号に基づいてピーキングされたビデオ信号を提供する。この回路は、さらに、第２のフィルタ出力に結合されたスロットル入力を備えるスロットル回路を含む。スロットル出力は、ピーキングされたビデオ信号に基づいてスロットル信号を提供する。スケーラは、第１のフィルタ出力とダイナミック・レンジ・リミッタとの間に結合される。さらに、スケーラは、スロットル出力に結合される。スケーラは、スロットル信号に基づいてピーキング信号を調節する。従って、ダイナミック・レンジ・リミッタのダイナミック・レンジの制限、さらに、表示される画像の各部における入力信号の輝度の変化に基づいてビデオ信号にピーキングが適用的に適用される。

空間光変調器（ＳＬＭ）デバイスは、ビデオ画像投影および印刷などの広範囲の撮像用途に使用されることが多くなっている。通常の空間光変調器は、液晶デバイス（ＬＣＤ）やディジタル・マイクロミラー・デバイス（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏ‐ｍｉｒｒｏｒ Ｄｅｖｉｃｅ（商標））などの装置を含む。通常の空間光変調器は、入射光に作用してディスプレイ表面上に二次元画像を形成する変調器素子の二次元アレイ（配列）からなる。ＬＣＤに基づくデバイスは、アレイの中における各光素子を変調するために偏光特性を使用する。ＤＭＤ（商標）に基づくデバイスは、個々の光素子を変調するために微小なマイクロミラーのアレイを使用する。空間光変調アレイにおける各素子は、対応する駆動電圧レベルに応じて可変の光強度を示す。本発明の一実施の形態においては、ＳＬＭアレイにおける各素子は、表示された画像の少なくとも１つの画素に対応する。

図１は、本発明の様々な実施の形態を実施するのに適した空間光変調（ＳＬＭ）アレイ５００を含む例示的なシステム１００を示す絵図である。システム１００は、光学システム４００に結合された少なくとも１つの光源３０１を含む。光学システム４００は、リレーおよび照明光学部３００および投影光学部２００を含む。光学システム４００は、空間光変調素子５０２の少なくとも１つのアレイ５００を含む。本発明によれば、アレイ５００は、反射型光素子５０２の半導体をベースとするアレイからなる。本発明の一実施の形態によれば、ＳＬＭアレイ５００は、光スイッチング素子５０２の光バイナリー・パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｅｄ）アレイ５００からなる。一実施の形態によれば、ＰＷＭアレイ５００の素子５０２は、微小電気機械システム（ＭＥＭＳ：Ｍｉｃｒｏ‐ＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）デバイス、例えば、ディジタル・マイクロミラー・デバイス（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏ−ｍｉｒｒｏｒ Ｄｅｖｉｃｅ（商標））のミラーからなる。

電子サブシステム６００は、ビデオ信号６０１を受信するための入力および空間光変調（ＳＬＭ）アレイ５００に結合された出力を含む。電子サブシステム６００は、パルス幅変調（ＰＷＭ）信号を提供してアレイ５００の各素子５０２を駆動するために、入力されるビデオ信号６０１を処理する。ＰＷＭ信号は、ビデオ信号６０１によって提供される画素値に従ってアレイ５００の素子５０２の角度および滞留時間（ｄｗｅｌｌ ｔｉｍｅ）を制御する。ディスプレイ画面４９９に表示される画素の特性、例えば、輝度は、各々の対応するマイクロミラー素子５０２の滞留時間に関連する。

電子サブシステム６００は、ビデオ信号のソース（図示せず）からビデオ信号６０１を受信する。ビデオ信号６０１は、表示装置４９９に投影され、表示されるビデオ画像に対応するビデオ画像データからなる。電子サブシステム６００は、ビデオ信号６０１を処理し、処理済みのビデオ信号６０２を提供してアレイ５００を駆動する。

光学システム４００は、少なくとも１つのリレーおよび照明光学部３００、少なくとも１つの投影光学部２００、および、少なくとも１つの光源３０１を含む。光源３０１からの光は、少なくとも１つのリレー光学部３００を介して転送される。リレー光学部３００からの光は、ＳＬＭアレイ５００の光反射素子５０２上に投影される。

本発明の実施の形態によれば、様々な適切なビデオ信号ソースのうちの少なくとも１つによってビデオ信号６０１が提供される。本発明の様々な実施の形態のために適したビデオ信号ソースは、非常に多くのものが存在するため、全てを記載することはできないが、ほんの幾つかの例としては、限定するものではないが、ディジタル多用途ディスク（ＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）システム、セット・トップ・ボックス（ＳＴＢ）、放送ビデオ・ソース、インターネット・ビデオ・ソース、ケーブル・ビデオ・ソース、衛星ビデオ・ソース、無線および電話ソースが挙げられる。本発明の実施の形態は、ディジタル・ビデオ中間システムを含み、ビデオ・ソースには、映画、テレシネ、ビデオ・マスターなどが挙げられる。

ビデオ信号ソースに係らず、本発明の実施の形態のために適したビデオ信号６０１には、特に、アナログ・ビデオ信号、ディジタル・ビデオ信号、コンポーネント・ビデオ信号、およびコンポジット・ビデオ信号が含まれる。好ましい信号形式には、特に、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）形式、ＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｅ Ｌｉｎｅｓ）形式、およびＰＡＬプラス形式が含まれる。表示される画像の画素に対応する画素値を提供するものであれば、どのようなビデオ形式でも、本発明の様々な実施の形態における使用に適している。

図２は、本発明の実施の形態に係る図１に例示した電子サブシステム６００の機能ブロックを示している。電子サブシステム６００は、ビデオ信号６０１を受信する受信機６１０を含む。受信機６１０は、ビデオ処理ユニット６４０に結合される。ビデオ処理ユニット６４０は、空間光変調（ＳＬＭ）アレイ・ドライバ６９０に結合される。

本発明の実施の形態によれば、受信機６１０は入力においてビデオ信号６０１を受信する。本発明の例示的な実施の形態においては、受信機６１０は、従来のビデオ受信および復号化技術に従って、ビデオ信号６０１を復号化し、ビデオ信号６０１のアナログ・ディジタル（Ａ／Ｄ）変換、輝度クロミナンス分離（Ｙ／Ｃ分離）、および、クロミナンス（色）復調を実行する。

本発明の実施の形態によれば、ビデオ処理ユニット６４０は、さらに、従来技術に従って、ビデオ処理機能、例えば、ビデオ信号６０１の順次走査変換および再サンプリングを行う。ビデオ処理ユニット６４０は、空間光変調（ＳＬＭ）デバイス・ドライバ６９０に結合される。ＳＬＭデバイス・ドライバ６９０は、ＳＬＭアレイ５００の各素子５０２を駆動するための駆動信号を提供する。本発明の実施の形態によれば、ビデオ・プロセッサは、改善された（ｅｎｈａｎｃｅｄ）クロミナンス（２Ｃ）信号および輝度（２Ｙ）信号をドライバ６９０の使用のために提供し、ドライバ６９０は、このクロミナンス（２Ｃ）信号および輝度（２Ｙ）信号を、ビデオ信号６０１に従って光を変調するために、アレイ５００の各素子５０２を駆動する。

ビデオ処理ユニット６４０は、画素群発生器６８０に結合された画素フィルタ３２０を含む。本発明の一実施の形態においては、画素群発生器６８０は、いわゆる「スムーズ画素」処理技術のために画素群を提供する従来のデバイスである。本発明の一実施の形態によれば、画素フィルタ３２０は、本明細書中に記載された本発明の様々な実施の形態に従った画素処理機能を実施するために、ビデオ処理ユニット６４０のプロセッサをプログラムすることによって実施することができる。本発明の代替的な実施の形態においては、画素フィルタ３２０の各機能は、プロセッサをプログラムすることなくハードウェアによって提供される。本発明のさらに別の実施の形態によれば、ハードウェアにおいて画素フィルタ３２０の幾らかの機能が実施され、他の機能を実施するためにプログラムされたプロセッサによって、他の機能が実施される。しかしながら、当業者であれば、本明細書を読むことにより、ハードウェアおよびソフトウェアの多くの様々な組み合わせが本発明を実施するのに適していることが理解できるであろう。従って、本発明の画素フィルタは、１つの特定のハードウェアおよびプロセッサの構成に限定されるものではない。

本発明の一実施の形態によれば、受信部６１０は、ビデオ信号６０１に基づいて輝度（Ｙ）信号６２０を画素フィルタ３２０に提供する。本発明の一実施の形態によれば、受信部６１０は、ビデオ信号６０１に基づいてクロミナンス（Ｃ）信号６１９を提供する。

本発明の実施の形態においては、ビデオ信号プロセッサ６４０は、例えば、色空間変換、ガンマ補正除去、エラー拡散、オン・スクリーン・ディスプレイ（ＯＳＤ）機能、赤色、緑色、青色（ＲＧＢ）の入力受信機能、および、ユーザによって操作可能な画像制御を含むさらなる処理機能を提供する場合がある。本発明の一実施の形態においては、ドライバ６９０は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ：Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を含む。

一実施の形態においては、本発明のフィールド・プログラマブル・ゲート・アレイ（ＦＧＰＡ）６９０は、ビデオ信号プロセッサ６４０からＲＧＢビデオ信号を受信し、パルス幅変調（ＰＷＭ）制御機能、画像フォーマット、ビット平面変換、およびディジタル・マイクロミラー・デバイス（ＤＭＤ）駆動信号機能を少なくとも部分的には、ＲＧＢビデオ信号に基づいて提供する。本発明の実施の形態によれば、システム６００は、さらにメモリ６２２および電子サブシステム６００のためのタイミングおよび制御回路６２１を含む。

当業者であれば容易に理解できるであろうが、様々な構成および機能を用いて各プロセッサをシステム全体に共通に組み込むことができる。本明細書において記載された本発明の回路、システム、および方法を実施するものはどのようなプロセッサ構成であっても、本発明の範囲の中に含まれる。

図３は、本発明の実施の形態を示すブロック図である。空間光変調（ＳＬＭ）アレイ５００に関し、ディスプレイ画面４００は、画素のマトリックス４５０からなる画像を表示できるように配列されている。マトリックス４５０は、少なくとも第１の画素群４１０と第２の画素群４３０（図４にも示す）を含む。本発明の代替的な実施の形態によれば、マトリックス４５０は、２つ以上の画素群を含む。本発明の実施の形態によれば、マトリックス４５０の画素の数は、第１の画素群４１０および第２の画素群４３０を提供するのに使用されるＳＬＭアレイ５００の素子５０２の数よりも多い。

図３に示すように、光源３０１からの光はリレー光学サブシステム３００を通過する。本発明の一実施の形態においては、光学サブシステム３００は、色のついた光を提供する手段を含む。本発明の一実施の形態によれば、光学サブシステム３００は、赤色光、緑色光、および青色光を交互に発生させるカラー・ホイール（ｃｏｌｏｒ ｗｈｅｅｌ）を含む。本発明の代替的な実施の形態によれば、光源３０１は、赤色光源、緑色光源、および青色光源を含む。色のついた光は、アレイ５００に投影され、アレイ５００から反射される。アレイ５００から反射された光は、投影光学サブシステム２００を介してディスプレイ４９９に提供される。

アレイ５００の各素子５０２は、画素データ・セット６２０によって提供される画素値に従って駆動される。マトリックス４５０の各画素は、入力される画素データ・セット６２０の画素値に対応する。画素データ・セット６２０は、ビデオ信号６０１に基づいて作成される。図３において、画素データ・セット６２０は、文字Ａ〜Ｏの配列によって示されている。

画素プロセッサ３２０は、画素データ・セット６２０の画素値を調節し、調節された画素データ・セット６７８を画素群発生器６７５に提供する。図３において、調節された画素データ・セット６７８は、文字Ａ’〜Ｏ’の配列によって表される。画素群発生器６７５は、調節された画素データ・セット６７８を第１の画素データ群６７９および第２の画素データ群６８０に分離する。一実施の形態においては、画素群発生器６７５は、「スムーズ画素」処理技術などの公知の画素処理技術に従って動作する。スムーズ画素処理に従って、入力画素データ・セット、例えば、６２０が第１および第２の画素データ群に分離される。第１および第２の画素データ群は、表示されたマトリックスからなる第１および第２の画素群を提供する。

しかしながら、従来の画素処理技術は、画素フィルタ３２０を含んでおらず、従来のシステムは、調節された画素データ・セット６７８を画素発生器６７５に提供するものでもない。従って、本発明に従ったマトリックス４５０からなる第１の画素群４１０および第２の画素群４３０は、従来のスムーズ画素処理技術に対して大きな利点を提供する。

図４は、本発明の実施の形態に従った、画素データ・セット６２０、調節された画素データ・セット６７８、画素データ群６７９および６８０、画素群４１０および４３０、および画素マトリックス４５０の間の関係を表している。図４に示すように、第１の画素群４１０は、隣接する画素４１２の行ｈおよび列ｃからなる。便宜的に、単一のインジケータ４１２によって群４１０の個々の画素を示す。第２の画素群４３０は、隣接する画素４３２の行ｈおよび列ｃからなる。

画素群４１０および４３０は、例えば、距離ｄの分互いに変位して表示されるようにディスプレイ画面４９９に投影される。本発明の一実施の形態においては、画素群４１０および４３０は、ディスプレイ画面４９９の表面の平面の概ねｘ方向に互いに変位している。

本発明の一実施の形態においては、第２の画素群４３０は、第１の画素群４１０から１個の画素の高さの約半分の距離分第１の画素群４１０から離れて表示される。結果として得られる画素マトリックス４５０は、従って、重なった画素を含む。換言すれば、第１の画素群４１０からの個々の画素は、第２の画素群４３０からの個々の画素と重なる。

本発明の一実施の形態においては、ＳＬＭ素子５０２は、ダイヤモンド形の素子からなる。従って、マトリックス４５０の各画素は、概ねダイヤモン形の画素（例えば、図４に示されている）からなる。しかしながら、他の画素の形、例えば、四角形も知られており、他の画素の形が適した本発明のアプリケーションも存在する。

図３は、画素群４１０および４３０のために間隔を提供する従来の手段の１つの例である。光学素子２１０は、画素セット４１０および４３０の１つを第１の角度φ_１で画面４９９に反射する。光学素子２１０は次に他の画素セットを第２の角度φ_２で画面４９９に反射する。この技術では、マトリックス４５０の有する表示される画素の数がＳＬＭデバイス５００上に利用可能な素子５０２の数よりも多くなるという利点が得られる。本発明の一実施の形態においては、マトリックス４５０の画素の数は、ＳＬＭデバイス５００の利用可能なマイクロミラー５０２の数の約２倍である。

しかしながら、上述した技術は、重なった画素を生み出す。重なった画素の各々からの光は組み合わせられる。従って、所与の画素の表示輝度は、画素データ・セット６２０において提供される輝度値６２０に対応しない場合がある。重なった画素の表示輝度は、意図した輝度よりも大きい場合がある。また、重なった画素の表示輝度は、意図した輝度よりも小さい場合がある。

本発明の実施の形態によれば、画素データ・セット６２０は、画素フィルタ３２０に提供される。フィルタ３２０は、変更された画素データ・セット６７８を提供する。画素データ群６７９、６８０は、変更された画素データ・セット６７８から形成される。画素データ群６７９および６８０の画素の画素値は、画素群４１０、４３０をそれぞれ発生するために使用される。表示後の組み合わされた画素群４１０、４３０は、マトリックス４５０からなる。

本発明の例示的な実施の形態によれば、画素フィルタ３２０は、以下のダイアグラムによって表される調節された例示的なデータ・セット６７８を提供する。

第１の画素データ群６７９は、Ａ’、Ｃ’、Ｅ’、Ｇ’、Ｉ’、Ｋ’、Ｍ’、Ｏ’のラベルのついた画素データからなる。第２の画素データ群６８０は、Ｂ’、Ｄ’、Ｆ’，Ｈ’、Ｊ’、Ｌ’、Ｎ’のラベルのついた画素からなる。画素群４１０および４３０は、画素データ群６７９および６８０にそれぞれ基づいて作成される。マトリックス４１０は、第１の画素群４１０および第２の画素群４３０からなる。

マトリックス４５０の図から明らかなように、第１の画素群４１０からの画素は、少なくとも部分的に画素群４３０の画素に重なっており、逆もまた同じである。例えば、第１の画素群４１０の画素の位置は、第２の画素群４３０からのＢ、Ｆ、Ｌ、およびＨ画素の位置と重なっている。この重なりにより、マトリックス４１０によって表される画像に強度に歪みが生ずる。

本発明の実施の形態によれば、重なりによって生ずる画素強度の歪みは、図３、図５、および図７によって示される画像補正（ｉｍａｇｅ ｅｎｈａｎｃｉｎｇ）フィルタ構成３２０によって低減される。

図５は、本発明の実施の形態に係る画素フィルタ３２０の実施の形態を示している。画素フィルタ３２０は、少なくとも１つの二次元フィルタを含み、この二次元フィルタは、以下に示す配列ｈに従って画素データ・セット６２０の各画素に作用する。
βは、強度の歪みを除去しようとする画素データ・セット６２０の画素に係るスケーリング・ファクタであり、
αは、強度の歪みを除去しようとする画素データ・セット６２０の画素に重なる各画素のためのスケーリング・ファクタである。

より具体的には、フィルタ３２０は、マトリックス４５０における各画素に重なる画素の強度寄与を補償するのに十分な量だけ、データ・セット６２０の各画素の強度値Ｉを調節する。例えば、図４において、画素データ・セット６２０の画素Ｇの強度（Ｉ_Ｇ）は、量（β）によってスケーリングされ、表示されたマトリックス４５０における重なった画素Ｂ（Ｉ_Ｂ）、Ｆ（Ｉ_Ｆ）、Ｌ（Ｉ_Ｌ）、およびＨ（Ｉ_Ｈ）によって生ずる強度の歪みが低減される。本発明の一実施の形態においては、調節された画素Ｇ’は、以下に示した関係に従った調節された強度値Ｉ_Ｇ’を有する。
ここで、
βは、強度の歪みを除去しようとする画素Ｇに係るスケーリング・ファクタであり、
αは、画素Ｇの強度に寄与する重なった画素に係るスケーリング・ファクタである。

本発明の実施の形態によれば、βとαとの間の関係は、β＝１＋４αによって与えられる。この関係は、単位ＤＣ利得（ｕｎｉｔｙ ＤＣ ｇａｉｎ）を提供する。しかしながら、本発明はこの点に限定されるものではない。本発明の一実施の形態においては、αは、ほぼ＋１／８であり、βは、ほぼ３／２である。これらの例示的なスケーリング・ファクタを選択することは、単位ＤＣ利得を提供するものであり、本発明実施の形態においては、歪みを補償する場合もある。

上述した例によれば、例示的なデータ・セット６２０のための画素データ、さらに、調節されたデータ・セット６７８は、以下のように表される。

図５は、図３に示されたフィルタ３２０ａ、３２０ｂ、および３２０ｃのような３つのうちの１つを表す例示的なフィルタ構成３２０を示すブロック図である。フィルタ３２０は、上述した等式１に記載された関係を実施し、コンポーネント・ビデオ信号６２０の赤色成分、緑色成分、および青色成分のそれぞれにおける画素のために上述した等式１の関係を実施する。便宜的に、１つのフィルタ３２０の動作を例示的な画素Ｇに関連して説明する。図４に示すような重なった画素群４１０および４３０は本明細書において、説明の目的で例として参照される。しかしながら、入力される画素セット６２０からなる画素の各々が重なった画素によって生ずる強度歪みを同様に処理して除去するのに適していることが理解できよう。

図５を参照すると、本発明の実施の形態に係る画素フィルタ３２０（６４５）が示されている。画素フィルタ３２０は遅延回路６４６を含む。遅延回路６４６は、画素データ・セット６２０の画素データを受信する。遅延回路６４６は、受信した画素データを遅延させる複数の画素のための画素データを概ね同時に提供するために受信した画素データを遅延させる。図５に示された例においては、遅延回路６４６は、（マトリックス４５０において例示的な画素Ｇに重なった）画素Ｈ、Ｌ、Ｆ、およびＢのための画素データを加算器６４８に提供する。同時に、遅延回路６４６は、例示的な画素Ｇのためのデータを第２のスケーラ６５２に提供する。加算器６４８は、画素Ｈ、Ｌ、Ｆ、およびＢのための画素値の合計を表す出力を第１のスケーラ６５１に提供する。第１のスケーラ６５１は、スケーリング・ファクタαをその入力に適用し、スケーリングされた出力を提供する。第２のスケーラ６５２は、スケーリング・ファクタβをその入力に適用し、スケーリングされた出力を提供する。スケーリングされたスケーラ６５１および６５２の出力は、減算器６５３によって組み合わされる。減算器６５３の差出力は、例示的な画素Ｇのための調節された値Ｇ’を表す。本発明の一実施の形態によれば、減算器６５３の差出力は、オプションとしてリミッタに提供される。この場合、リミッタ６５４によって提供される連続的な出力値は、調節された画素データ・セット６７８からなる。

本発明の一実施の形態によれば、第１のスケーラ６５１のためのスケーリング・ファクタは、第１の調節器６５５によって提供される調節ファクタＸによって調節可能である。本発明の一実施の形態によれば、第２のスケーラ６５２のためのスケーリング・ファクタは、第２の調節器６５７によって提供される調節ファクタＹによって調節可能である。

図６は、調節可能なスケーリング・ファクタを含む画素フィルタ３２０の実施の形態を実施する画素フィルタ制御回路７００を示している。画素制御回路７００は、ルックアップ・テーブル１５０を含む。ルックアップ・テーブル１５０は、Ｘ１５４およびＹ１５６のために、複数の選択可能なＸＹのペアのファクタを格納する。テーブルのＸＹのペアの各々は、テーブル１５０のフィルタ制御セッティング１５２の１つに対応する。図６に示す例においては、８つの想定可能なフィルタ制御設定、例えば、０〜７が与えられている。スケーラ調節ファクタＸおよびＹを選択するために、８つの制御設定の１つを表すフィルタ制御信号がテーブル１５０のフィルタ制御入力６８８に与えられる。入力６８８によって選択されるフィルタ制御設定に対応するＸＹ値のペアは、第１および第２の調節器６５５および６５７に対して調節ファクタＸおよびＹを提供する。このように、ルックアップ・テーブル１５０は、スケーラ６５１および６５２に対して調節可能なスケーリング・ファクタを提供する。

本発明の一実施の形態においては、テーブル１５０のＸおよびＹの値は、スケーリング・ファクタαとβとの所与の関係を維持すると共に、スケーリング・ファクタαおよびβの調節を可能にする。本発明の一実施の形態においては、αおよびβの間の所与の関係は、以下によって与えられる単位利得の関係である。

β＝１＋α

図７は、図６に示したフィルタの一実施の形態をより詳細に示した図である。フルライン遅延レジスタ８０３および８０５に画素データ・セット６２０を表すビデオ信号が提供される。ライン遅延レジスタ８０３および８０５は、本発明の一実施の形態に従って、表示されたビデオのライン全体の分だけビデオ信号を遅延させる。この例のため、ライン遅延レジスタ８０３および８０５の遅延は、以下の例によって示される原理に従って選択される。画素Ｍのためのデータが、例えば、入力６２０に与えられると、ライン遅延レジスタ８０５の出力はＨとなり、ライン遅延レジスタ８０３の出力はＣとなる。図７に示すように、遅延レジスタ８０５、８０３の出力および当初のビデオ入力信号、例えば、Ｍは、遅延レジスタ８０７、８０９、および８００の第二のバンクにそれぞれ結合される。遅延レジスタ８０３および８００の出力は、加算器８１２によって加算される。加算器８１２の出力は、加算器８２３の第１の入力に提供される。

加算器８２３に対する第２の入力は、以下のように提供される。遅延要素８０９の出力は、遅延要素８１１に与えられる。遅延要素８１１の出力は、加算器８１３の１つの入力に提供される。加算器８１３に対する他の入力は、遅延要素８０７の出力によって提供される。加算器８１３の合計出力は、加算器８２３の第２の入力に結合される。

上述した例によれば、Ｈ＋Ｌ＋Ｂ＋Ｆの合計が与えられる。画素Ｈ、Ｌ、Ｂ、およびＦは、図１のマトリックス４５０の画素Ｇに重なる画素である。この合計は、画素Ｇに重なる画素の各々のために画素の強度値の合計を表す。この合計は、次に、スケーリング・ファクタαによってスケーリングされる。本発明の一実施の形態においては、スケーリングは、以下のように行われる。Ｈ＋Ｌ＋Ｂ＋Ｆの合計が乗算器８１４に提供される。乗算器８１４は、乗算器入力６５５に示された第１の乗算器Ｘに従って合計Ｈ＋Ｌ＋Ｂ＋Ｆを乗算する。乗算器８１４の出力は、除算器６５１に提供される。図７に示された実施の形態においては、除算器６５１は、乗算器８１４の出力を３２で除算する。従って、加算器８２３からの合計（Ｈ＋Ｌ＋Ｂ＋Ｈ）の出力は、ｘ／３２のファクタによってスケーリングされる。３２は定数であり、ｘ／３２は、スケーリング・ファクタαからなる。例えば、図７において、ｘ＝４である場合、α＝４／３２または１／８である。従って、上述した例における画素のスケーリング後の合計は、（１／８）（Ｈ＋Ｌ＋Ｂ＋Ｆ）となる。

同様に、乗算器８０４にデータ値Ｇを提供することによって第２のスケーリング・ファクタβが画素データ値Ｇに適用される。乗算器８０４の出力は、１／８除算器６５２に提供される。従って、Ｇはスケーリング・ファクタβからなるｙ／８のファクタによってスケーリングされる。減算器８１７は、スケーリング後の画素の強度データ値β（Ｇ）とスケーリング後の重なった画素の各強度値の合計、即ち、（α）（Ｈ＋Ｌ＋Ｂ＋Ｆ）との間の差を表す出力を提供する。

本発明の一実施の形態においては、減算器８１７の出力は、リミッタ６５４に提供される。リミッタ６５４は、画素強度値のレンジの中で減算器８１７によって提供される差の値を維持する。本発明の一実施の形態においては、様々な追加の遅延レジスタ、例えば、８１９が図７のフィルタ回路に設けられ、回路の時間修正を可能とする。

当業者であれば、単位利得の関係の他にも、βとαとの間の様々な他の関係を想定することが可能であることが理解できるであろう。テーブル１５０は、様々な関係を実施するのに適している。テーブル１５０におけるｘｙのペアの適切な値を置き換えることによって他の関係も容易に得ることができることが分かるであろう。表におけるｘとｙのペアの全ての値で、βとαとの間の特定の関係が維持されるように、上記ペアはカスタマイズ可能であることが理解できるであろう。

本発明の一実施の形態によれば、ルックアップ・テーブル１５０は、メモリ（図示せず）、例えば、半導体メモリにおいて実施することができる。この場合、メモリは、ｘおよびｙの値を格納する。メモリは、図７のフィルタ６４５の入力ｘ（６５５で示す）およびｙ（６５７で示す）にそれぞれ結合された出力ｘおよび出力ｙを含む。８つのｘとｙのペアを含むルックアップ・テーブルの実施の形態においては、αの値が０〜７／３２の１／３２の単位で増加するようにｘを選択可能である。同じテーブルでは、βの値が１〜１５／８の１／８の単位で増加するようにｙを選択可能である。

当業者であれば、上述したフィルタがソフトウェア、ハードウェア、および／またはファームウェアの様々な組み合わせで実施可能であることが理解できるであろう。本発明の一実施の形態によれば、ルックアップ・テーブルは、電子メモリ内に格納される。例えば、データ・セットは、バス・レジスタ、ＲＡＭ、または、ＤＬＰシステム・マイクロプロセッサに関連する他のデータ記憶装置に格納される。なお、本発明は、メモリのタイプに関して限定されるものではなく、このような値を格納するのに他の適した方法が存在する。本発明の一実施の形態においては、フィルタ制御値は、ＤＬＰ表示システムに対するユーザが操作可能なインターフェースを介してユーザによって選択可能である。本発明の別の実施の形態においては、フィルタ制御値は、ＤＬＰシステムを制御するために設けられたシステム・マイクロプロセッサ（図示せず）によって自動的に調節される。

さらに、図５および図７は、本発明に係るフィルタの実施の形態を表すが、当業者であれば、本発明は特定のコンポーネントの構成に限定されるものではないことが理解できるであろう。例えば、本発明を実施するために、他のフィルタ・アーキテクチャも想定可能である。即ち、他のフィルタ・アーキテクチャは、画素値に影響を与え、画素強度を調節して、重なった画素によって生ずる強度の歪みを少なくとも部分的に補償する。さらに、本発明は、多くの実施の形態でβ＝１＋４αを選択することが有益であるが、この点に関し、本発明は、このような値に限定されるものではない。βおよびαの値は、本発明の様々な実施の形態に係る他の値、関係を有するように選択可能である。

ダイナミック・レンジの制限に対する改良された応答

上述した画素のフィルタリングおよび処理の技術は、特定のタイプの画素処理、例えば、スムーズ画素処理を介して失われた元のピクチャのシャープネス（鮮明度）を回復する役割を果たすものである。しかしながら、使用するフィルタリング技術に係らず、画素輝度レベルにおける一時的なピーク（ｔｒａｎｓｉｅｎｔ ｐｅａｋｓ）が信号パスのダイナミック・レンジを超えることがある。ダイナミック・レンジ・リミッタは、一時的な輝度レベルをクリッピングするために使用されることが多い。即ち、ダイナミック・レンジ・リミッタは、システムにおけるディスプレイ装置のダイナミック・レンジ能力を超える画素の輝度値を減少させる。クリッピング量は、画素輝度値および信号パスのダイナミック・レンジの制限との間の差に基づく。クリッピングの結果として、表示されたピクチャのウォッシュアウト（ｗａｓｈｏｕｔ）が起こる可能性がある。

このコンセプトを示すため、以下の表４に例示的な画素輝度値のセットが示されている。この例では、零は黒を表し、５０は、グレイを表し、１００は最大値のホワイトを表す。従って、例示的なピクチャでは、グレイの背景（５０）の上に単一のホワイトの画素（１００）が存在する。
表４ 入力信号例

図３を参照して説明したように、例示的なフィルタは、フィルタ３２０ａ、３２０ｂ、３２０ｃを含む。各フィルタは、二次元フィルタである。各フィルタは、各画像の画素の以下に定義するアレイｈとの畳み込みを行う二次元フィルタである。
βは、強度の歪みを除去しようとする画素に係るスケーリング・ファクタであり、
αは、歪みに寄与する対応する隣接する各画素のためのスケーリング・ファクタである。

この例では、図３および図６のフィルタは、表６に示す例示的な値からなる。
表６

表７は、図３および図６のフィルタによって鮮明化が行われた後にディスプレイに対して供給されるであろう画素輝度値を示している。
表７

表７から分かるように、フィルタリングにより、ホワイト（白）画素は「白よりも白く（ｗｈｉｔｅｒ ｔｈａｎ ｗｈｉｔｅ）なる。隣接する画素は、５０のグレイの背景の値よりも若干暗くなる。１２５の画素値に対応するのに十分なダイナミック・レンジを有するシステムにおいて用いられる図３および図５のフィルタの実施の形態では、フィルタは、意図した鮮明化効果を生み出すであろう。しかしながら１つの例示的なアプリケーションでは、画素値のダイナミック・レンジは最大値、例えば、１００に制限される。最大値が１００である場合のフィルタの出力は、表８に示されている。
表８

表８に示された輝度値は、ディスプレイに与えられると、「ウォッシュアウトされた（ｗａｓｈｅｄ ｏｕｔ）」ホワイト・ドットの外観を生み出すであろう。従って、本発明の実施の形態は、このようなダイナミック・レンジの制限による影響を補償する方法および装置を含む。さらに、本発明は、ダイナミック・レンジの制限による影響を適用的に補償するという利点を提供する。このように、補償の量は、画像における所与の画素の回りにあるか、隣接する画素がクリッピングされる予想量に基づく。本発明の実施の形態においては、クリッピング量が評価され、予想されたクリッピング量に従って画素値を調節することによって補償が行われる。このように、本発明は、表示された画像の所与の領域に最適な分を超えて補償が行われるのを回避する。本発明の実施の形態では、クリッピングを減少させるのに十分な量だけ画素を調節し、全体の輝度は維持される。これを達成するために、本発明の実施の形態では、システムのダイナミック・レンジの制限を超えると予想された画素の値を減少する。同時に、ダイナミック・レンジの制限を超えると予想されない近傍の画素の値が増加する。

図８は、本発明の実施の形態に従ったアダプティブ（適応）フィルタ８００を示している。スロットル回路８２５は、８０１において連続的な画素の輝度の値を受信する。この連続的な値は、さらに、輝度処理のために画素輝度プロセッサ８０２に提供される。輝度が処理された画素は、画素輝度プロセッサ８０２からスロットル回路８２５に提供される。スロットル回路８２５は、入力８０１において、輝度処理プロセッサ８０２とシステム・ディスプレイとの間の信号パスのダイナミック・レンジ制限に基づいて各画素を適用的に処理する（例示的なディスプレイが図３の４９９に示されている）。スロットル回路８２５は、スロットル信号８０７を提供する。スロットル信号８０７は、輝度プロセッサ８０２の出力に適用され、信号パスのダイナミック・レンジの制限を超える画素の輝度を減少させ、表示される画素の全体的な輝度は維持される。

本発明の一実施の形態においては、画素輝度プロセッサ８０２は、フィルタである。本発明の一実施の形態においては、画素輝度プロセッサ８０２は、上述した、さらに、図２〜図７に示したフィルタのいずれであってもよい。本発明の一実施の形態においては、画素輝度プロセッサ８０２は、ピーキング利得調節部８０５を含む。

図１に示された例のようなＳＬＭシステムは、画素輝度データを様々な目的で処理する。１つの理由は、図３の４１０に示されているもののようなスタガード画素（ｓｔａｇｇｅｒｅｄ ｐｉｘｅｌ）ディスプレイにおける重なった画素による輝度の変化のために画像を補償するためである。本発明の他の実施の形態では、画素輝度は、ガンマ、または逆ガンマ関数に従って補償される。本発明の他の実施の形態では、所与の原色のために特に大きな強度の主成分を有する光源のために画素輝度が補償される。本発明の一実施の形態においては、画素プロセッサ８０２は、図５に示したタイプのピーキング・フィルタである。本発明の他の実施の形態では、鮮明化および他の画像および画素輝度変換機能を有する画像プロセッサを含む。特に、本発明は、信号パスのダイナミック・レンジを超えた画素輝度値に一時的なピークを生じさせる可能性のあるタイプの高周波強調フィルタリングを実行するどのようなプロセッサ８０２やフィルタを用いた使用にも適している。

画素輝度処理のタイプに係らず、画素プロセッサ８０２は、入力画素データを処理し、輝度処理された出力８０３を提供する。処理された出力８０３は、スケーラ８０４によってスケーリング可能である。図８に示す実施の形態によれば、スケーラ８０４のスケーリングされた出力は、加算器８１８によって８０１で入力信号に加えられる。加算器８１８の出力は、リミッタ８１５に提供される。上述したように、リミッタ８１５は、ディスプレイ装置のために適切な輝度レンジを超える画素値を制限する。画素データが処理され、制限された後、画素データは、データ・フォーマット・ロジックによってフォーマットされ、ディスプレイを用いて表示される（例えば、１つの例示的なディスプレイとして、図３の４９９を参照）。

本発明の一実施の形態によれば、フィルタ８００は、スロットル回路８２５およびスケーラ８０４を含む。スロットル回路８２５の入力８６２は、加算器８０８を介して画素プロセッサ８０２に結合される。プロセッサ入力８０２およびプロセッサ出力８０３は、加算器８０８の入力に結合される。スロットル信号８０７は、スロットル回路８２５の出力で提供される。スロットル信号８０７は、スケーラ８０４のための可変のスケーリング・ファクタとして機能する。スロットル回路８２５は、加算器８０８を介して、入力された画素データ８０２および処理された画素データ８０３の両方を受信する。８０１での所与の入力画素のために、スロットル回路８２５は、入力画素を含む隣接画素がリミッタ８１５のレンジを超えた輝度値を有する可能性があるかどうかを判定する。

例えば、図４Ａおよび図４Ｂにおいて、第１の画素セットおよび第２の画素セットがそれぞれ示されている。第１の画素セットおよび第２の画素セットの両方を含む表示された画素マトリックスは、図４Ｃに示されている。第１の画素セットは、例示的な所与の画素Ｇを含み、入力画素データの画素Ｇのために、第２の画素Ｈ、Ｌ、Ｂ、およびＦは、表示された画素マトリックスにおいて画素Ｇに隣接する。

次に、図８を参照し、例示的な画素Ｇについて説明すると、スロットル回路８２５は、ピーキングされたビデオ信号８６２からなるピーク値に基づいてリミッタ８１５によって画素Ｇ、Ｈ、Ｌ、Ｂ、およびＦの少なくとも１つに適用されるクリッピング量を推定する。スロットル回路８２５は、入力８６２で画素Ｇ、Ｈ、Ｌ、Ｂ、およびＦの輝度値がダイナミック・レンジの制限を超える量に基づいて出力信号を提供する。さらに、スロットル回路８２５は、スロットル信号出力を提供し、このスロットル信号出力は、ピーク・フィルタ８０２の出力で、ダイナミック・レンジ制限を超える輝度値の画素の量に基づいて対応する画素値を調節する。このように、入力８０１の入力信号の画素において、ピーキングが選択的に適用される。選択は、入力信号８０１によって表される画像の一部からなる画素の輝度値に基づく。

本発明の代替的な実施の形態は、１つの画素セットのみを用いてデータのフレームを表示するシステムにおける使用に特に適している。換言すれば、本発明の実施の形態は、スムーズ画素またはスタガード画素技術を使用しないシステムにおける使用に適している。この場合、隣接画素は、所与の画素に隣り合う画素からなる。本発明の一実施の形態においては、スロットル回路８２５がプロセッサ８０２の処理により所与の画素のクリッピングまたは隣接画素のクリッピングが生じると判定した場合、スロットル回路８２５は、スロットル信号８０７を調節する。スロットル信号８０７の調節量は、所与の画素または隣接画素に適用されるクリッピング量に基づく。本発明の一実施の形態においては、調節量は、概ねダイナミック・レンジ・リミッタのダイナミック・レンジの制限内の値に隣接画素の輝度値を制限するのに十分な量である。

スケーラ８０４は、スロットル信号８０７に基づいて画素プロセッサ８０２の出力８０３で画素の輝度値のスケーリングを行う。本発明の適用的な実施の形態においては、スロットル信号８０７は、画素毎に隣接画素の輝度値のスケーリングを行う。従って、各画素は、対応する隣接画素に従って処理される。よって、表示された画像の各部分のために最適なスケーリングに基づいて、異なるスケーリング・ファクタが適用される。このように、スロットル回路８００は、適用的に鮮明化レベルを調節し、ダイナミック・レンジの制限に対応する。

本発明の一実施の形態においては、プロセッサ８０２は、ピーキング・フィルタを含む。ピーキング・フィルタ出力８０３は、スケーラ８０４に提供される。スケーラ８０４は、スロットル信号８０７に従ってピーキングされた出力値のスケーリングを行う。スケーラ８０４の出力はリミッタ８１５に提供される。

図９は、図８のスロットル回路をより詳細に示している。処理されるべき連続的な画素が本発明の一実施の形態に係るフィルタ構成９００の入力に提供される。図３の３２０に関連して説明されるフィルタを使用する実施の形態においては、フィルタ９０３は、各画像の連続的な画素と以下に定義されるアレイｈとの畳み込みを行う二次元フィルタである。

図９に示された例では、例示的なアレイの値は以下の通りである。

例示した各値は、例示的、説明の目的のためのものにすぎないことを理解することが重要である。本発明の様々な実施の形態のために、上述したように図２〜図７を参照して様々な範囲の値を想定し、決定することが可能である。図９において示された実施の形態においては、フィルタ９０３のために利得制御部９０５が設けられる。本発明の実施の形態においては、利得制御部９０５が図５および図６に例示された利得制御部と同様に動作する場合がある。

利得制御部９０５の出力は、スケーラ９０４に提供される。スケーラ９０４は、スロットル回路９２５によって提供されるスロットル信号９０７に従って、利得制御部９０５の出力のスケーリングを行う。本発明の一実施の形態においては、スケーラ９０４の出力は、入力８０１で結合器、例えば、加算器９１８によって結合される。加算器９１８の出力は、リミッタ６５４に提供される。リミッタ６５４は、加算器９１８の出力をディスプレイのためのダイナミック・レンジ内に出力画素の輝度を調節するのに十分な量だけクリッピングする。

本発明の代替的な実施の形態においては、図８のプロセッサ８０２は、図９の９０３に示す二次元ハイパス・アレイの形態で実施される。本発明の一実施の形態においては、ハイパス・アレイ９０３の出力は、乗算器９０５に提供される。本発明の一実施の形態によれば、ハイパス・アレイ９０３の出力は、ピーキング信号である。ピーキング信号は、８０１でビデオ信号入力を「ピークにする（ピーキングする）」ために使用される。乗算器９０５は、「ピーキング利得」をハイパス・アレイ９０３の出力に提供するために、ハイパス・アレイ９０３出力の振幅、即ち、ピーキング信号を制御レジスタ９２１に格納された値に従って調節する。本発明の一実施の形態においては、ピーキング利得は、表示されるビデオ画像の知覚される品質に基づいて入力ビデオ信号の最適なピーキングを得るために、例えば、技術者によって調節可能であり、別の実施の形態においては、視聴者によって調節可能である。乗算器９０５の出力は、スケーラ９０４および加算器９７５に提供される。スケーラ９０４は、ピーキング信号を加算器９１８に結合する。加算器９１８は、ピーキング信号を入力ビデオ信号８０１に結合する。入力信号８０１は、さらに、加算器９７５に提供される。加算器９７５の出力は、ピーキングされたビデオ信号９０６である。ピーキングされたビデオ信号は、スロットル回路９２５に提供される。本発明の実施の形態によれば、スロットル回路９２５は、絶対値回路９５１、コアリング回路９５３、さらに、フィルタ９５５を含む。スケーラ９０４と共に、スロットル回路９２５は、本発明の実施の形態に従ったビデオ信号のピーキングを行う回路を構成する。

本発明の一実施の形態によれば、スロットル回路９２５は、例えば、分数乗算（ｆｒａｃｔｉｏｎａｌ ｍｕｌｔｉｐｌｙｉｎｇ）によって、乗算器９０５からのピーキング信号出力のスケーリングを行うことにより、ピーキング信号を調節する。入力ビデオ信号８０１に適用されるピーキングの量は、ピーキング信号に基づく。本発明の一実施の形態においては、ピーキング信号の利得は、レジスタ９１５に格納された値から派生する。本発明の一実施の形態においては、利得は可変であり、ピーキング信号のために、零利得および単位利得との間の利得を提供する。

次に、スロットル回路９２５がフィルタ９０３のピーキング信号出力のために単位利得を提供する場合について説明する。ハイパス・アレイ９０３の出力は、レジスタ９２１によって提供される値に従って回路９０５によって調節される。調節されたハイパス・アレイ出力は、乗算器９０４によってスケーリングされ、乗算器９０４のスケーリングされた出力は、加算器９１８によって入力８０１で信号に加算される。加算器９１８は、合計を出力信号９１９としてリミッタ６５４に提供する。リミッタ６５４は、例えば、クリッピングによって、出力信号９１９の値を制限することにより、この値が後続する信号パス、例えば、リミッタ出力とディスプレイの間の信号パスのダイナミック・レンジの制限内に概ね収まるようにする。

スロットル回路９２５のスロットル信号９０７出力が全ての状態において、１（ｕｎｉｔｙ）であるならば、このシステムは、本願の図１〜図７に示されたフィルタと同じように動作するであろう。しかしながら、本発明の様々な実施の形態によれば、スロットル信号９０７は可変である。本発明の一実施の形態においては、スロットル信号９０７は、零と１との間で可変である。本発明の別の実施の形態においては、スロットル信号９０７のための別の調節制限が提供される。本発明の他の実施の形態においては、零の値は完全にピーキングを妨げ、１の値は、スロットル無しでフィルタ９０３によってピーキングが決定されることを可能にする。本発明の実施の形態によれば、スロットル信号９０７は、スロットル回路９２５に応じて適用的に制御される。

スロットル回路９２５は、ビデオ入力信号８０１によって表されるビデオ画像の部分に適用されるクリッピング量を評価する。本発明の一実施の形態によれば、スロットル回路９２５は、コアリング回路９５３の入力に結合される絶対値回路９５１を含む。コアリング回路９５３の出力は、拡散回路（ｓｐｒｅａｄｉｎｇ ｃｉｒｃｕｉｔ）９５５に提供される。

本発明の一実施の形態においては、ピーキングされたビデオ信号９０６は絶対値回路９５１に提供される。絶対値回路９５１は、ピーキングされたビデオ信号９０６の連続画素の絶対値を判定する。実際には、絶対値回路９５１は、ピーキングされたビデオ信号９０６の正負の値を、入力画素値のレンジの中心に関し、重ね合わせる。

絶対値回路９５１の出力は、コアリング回路９５３に結合される。コアリング回路９５３は、入力において、最も大きな正であり、最も大きな負であるクリッピングされていない画素値に対応する閾値を提供する。本発明の一実施の形態においては、コアリング回路９５３は、入力において画素に対して非線形な関数を適用し、クリッピング閾値に関して画素輝度を評価する。

コアリング回路９５３の出力は、拡散回路９５５に提供される。本発明の一実施の形態においては、拡散回路９５５は、コアリング回路９５３によって提供される連続的な画素を受け取る二次元フィルタからなる。拡散回路９５５は、アレイＩによって表される所与の画素およびその隣接画素からなるビデオ信号の部分を評価する。拡散回路９５５に対する各々の連続入力値に対し、対応する拡散クリッピング推定出力が拡散回路９５５の出力に提供される。所与の入力に対応する拡散クリッピング推定値は、以下のように決定される。各所与の連続入力値について、対応する「最大（ｍａｘ）」画素が識別される。この最大画素値は、アレイＩにおける最大の値である。

拡散回路９５５は、拡散クリッピング推定値ｘを提供する。Ｘは、リミッタ６５４によって強制されるダイナミック・レンジ内に最大画素の輝度値を収めるために必要な量だけ最大画素の輝度を調節するスケーラである。スロットル信号９０７は、拡散クリッピング推定値に基づく。

本発明の一実施の形態によれば、拡散回路９５５の出力は、乗算器９５７によって調節される利得である。本発明の一実施の形態によれば、乗算器９５７の増倍率は、制御レジスタ９１５によって提供される。本発明の一実施の形態によれば、制御レジスタ９１５は、拡散回路９５５の出力に適用される値（ここでは、スロットル利得として参照される）を格納し、スロットル信号９０７の利得を調節する。本発明の一実施の形態によれば、乗算器９５７の出力は、リミッタ９５８によって制限され、反転器９５９によって反転される。従って、一実施の形態によれば、極性およびレンジ設定回路がスロットル信号９０７のために提供される。

上述した回路は、制限が発生されると予測される場所の近傍でピーキングの量を減少させ、ホワイトまたはブラックの細部のウォッシュアウトを阻止する。本発明の様々な実施の形態によれば、回路９０３および回路９５５は、複数のライン遅延を用いることによって実施される。例えば、回路９０３および回路９５５のために、本発明の実施の形態を図７に示すような回路によって提案されるようなライン遅延構成が用いられる。本発明の一実施の形態によれば、ハイパス・アレイ９０３によって計算されるラインの一ライン上、および一ライン下の予測した制限を行うために回路９０３および回路９５５が実施されるようにライン遅延の数を選択する。例えば、図９に示す本発明の実施の形態を実施するために、４つのライン遅延が利用される。２つのライン遅延は、ハイパス・アレイ９０３の３つの垂直に配列された画素に対する同時アクセスを提供する。同様に図９に示す拡散回路９５５の一実施の形態は、２つの追加のライン遅延を用いて実施され、上述した計算を可能にする。

図９に示す回路の一実施の形態は、２つのライン遅延を有することにより、本実施の形態のためのライン遅延の合計量を節約する。本実施の形態は、拡散回路９５５におけるＸによって表されるハイパス・アレイ９０３を近似計算することによって実施される。本発明の実施の形態によれば、拡散回路９５５のＸを実施するハイパス・アレイに使用される近似計算は表１１に示されている。近似計算は、２つのアレイを含む。２つのアレイの例は、表１１に示されている。
表１１

表１１の近似計算を使用することにより、零係数に関連する遅延が必要ではなくなる。これにより、本発明の一実施の形態では、良好な性能を提供することが判明している。

本発明の様々な実施の形態によれば、本発明の他の実施の形態、さらなる実施の形態も、その基本的な範囲を逸脱することなく、考案することができ、その範囲は、付随する請求の範囲によって決定されるものである。

図１は、本発明の様々な実施の形態を実施するのに適した空間光変調器（ＳＬＭ）のアレイを含むディスプレイ・システムを示すブロック図である。 図２は、図１に示されたディスプレイ・システムの電子サブシステムをより詳細に示すブロック図である。 図３は、本発明の実施の形態に係る画素フィルタを含むＳＬＭシステムを示すブロック図である。 図４は、受信した画素のデータと隣接する画素のデータとの間の関係を示す図である。図４Ａは、本発明の実施の形態に係る調節された画素データの第１の画素セットを示す図である。図４Ｂは、本発明の実施の形態に係る調節された画素データの第２の画素セットを示す図である。図４Ｃは、図４Ａおよび図４Ｂに示された第１および第２の画素セットからなる画素マトリックスを示す図である。 図５は、本発明の実施の形態に係る画素フィルタのブロック図である。 図６は、本発明の実施の形態に係る図５の画素データ・フィルタにおける使用に適した例示的なルックアップ・テーブルを示す図である。 図７は、図５に示した画素データ・プロセッサの実施の形態の詳細な図である。 図８は、本発明の実施の形態に係るスロットル回路のブロック図である。 図９は、図８に示すスロットル回路をより詳細に示すブロック図である

Claims (13)

1. ディスプレイ装置上に表示するためにダイナミック・レンジ・リミッタ（６５４）に提供されるビデオ画像を表すビデオ信号をピーキングする回路（８００、９００）であって、
   前記ビデオ信号を受信するように構成されたフィルタ入力（８０１）、前記ビデオ信号（８０１）にピーキング信号（９０２）を提供する第１のフィルタ出力、さらに、前記ピーキング信号（９０２）に基づいてピーキングされたビデオ信号（９０６）を提供する第２のフィルタ出力を備えるピーキング・フィルタ（８０２、９０３）と、
   前記第２のフィルタ出力に結合されたスロットル入力、さらに、前記ピーキングされたビデオ信号に基づいてスロットル信号を提供するスロットル出力を備えるスロットル回路（８２５、９２５）と、
   前記第１のフィルタ出力と前記ダイナミック・レンジ・リミッタとの間に結合されたスケーラであって、さらに、前記スロットル出力に結合されたスケーラとを含み、
   前記スケーラは、前記スロットル信号に基づいて前記ピーキング信号を調節し、前記ダイナミック・レンジ・リミッタのダイナミック・レンジ制限および前記ビデオ画像の各部分の輝度に基づいて前記ビデオ信号にピーキングが適用的に適用されるようにする、前記回路。
2. 前記スロットル回路は、
   前記第２のフィルタ出力に結合されたクリッピング推定器と、
   前記クリッピング推定器に結合され、拡散クリッピング推定値を提供する拡散回路と、を含み、
   前記スロットル信号が少なくとも部分的に前記拡散クリッピング推定値に基づく、請求項１に記載の回路。
3. 前記クリッピング推定器が絶対値回路を含む、請求項２に記載の回路。
4. 前記拡散回路は、前記ビデオ信号からなるビデオ画像の連続的な部分のための拡散クリッピング推定値を提供し、前記ビデオ画像の連続的な部分のためにピーキング・レベルが調節可能となるように、前記拡散クリッピング推定値に基づいて前記スロットル信号を提供するように構成された、請求項２記載の回路。
5. 前記スロットル出力に結合されたスロットル信号利得調節回路をさらに含む、請求項１に記載の回路。
6. 前記ピーキング・フィルタの前記第２の出力に結合されたピーキング利得調節回路をさらに含む、請求項１に記載の回路。
7. 前記ビデオ信号は第１および第２の画素セットを含み、前記第１および第２の画素セットは、ディスプレイ装置に表示される画像のフレームからなり、前記スケーラは、前記スロットル信号に基づいて前記ピーキング信号を適用的に調節して、前記第１よび第２の画素セットのための前記ピーキングされたビデオ信号のダイナミック・レンジの制限が前記画像の前記フレームの或る領域において最小になるようにする、請求項１に記載の回路。
8. 前記スケーラに対して極性およびレンジが調節されたスロットル信号を前記スケーラに提供する極性およびレンジ調節回路をさらに含む、請求項１に記載の回路。
9. ダイナミック・レンジ・リミッタに提供されるビデオ信号を適用的にピーキングする方法であって、
   前記ビデオ信号にフィルタをかけて前記ビデオ信号のためのピーキング信号を提供するステップと、
   前記ピーキング信号に従って前記ビデオ信号をピーキングし、ピーキングされたビデオ信号を提供するステップと、
   前記ダイナミック・レンジ・リミッタによって前記ピーキングされたビデオ信号に適用されるクリッピングを推定するステップと、
   前記ピーキングされたビデオ信号のダイナミック・レンジ制限を最小にするために前記推定されたクリッピングに従って前記ピーキング信号を調節するステップと、
   を含む、前記方法。
10. 前記推定するステップは、
    前記ピーキングされたビデオ信号に対応する絶対値を判定するステップと、
    前記ビデオ信号からなるビデオ画像の連続的な各部分のためのクリッピングを予測するために前記絶対値を畳み込むステップと、
    前記クリッピングに従って前記ピーキング信号を調節し、クリッピングが予測される前記ビデオ画像の各部分に対するダイナミック・レンジの制限を最小にするステップと、
    を含む、請求項９に記載の方法。
11. 前記調節するステップが、前記ピーキング信号を調節してクリッピングが所定のクリッピング・レベルを超える前記ビデオ画像の部分のクリッピングを最小にする、請求項９に記載の方法。
12. 前記調節するステップがスロットル信号を提供することによって実行され、前記スロットル信号の利得を調節するステップをさらに含む、請求項９に記載の方法。
13. 前記スロットル信号の極性およびレンジを調節するステップをさらに含む、請求項１２に記載の方法。