JP2008533714A - オン状態での電流とオフ状態での電流との比を最大にするナノメータmosトランジスタ - Google Patents
オン状態での電流とオフ状態での電流との比を最大にするナノメータmosトランジスタ Download PDFInfo
- Publication number
- JP2008533714A JP2008533714A JP2008500244A JP2008500244A JP2008533714A JP 2008533714 A JP2008533714 A JP 2008533714A JP 2008500244 A JP2008500244 A JP 2008500244A JP 2008500244 A JP2008500244 A JP 2008500244A JP 2008533714 A JP2008533714 A JP 2008533714A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos transistor
- state current
- shorter
- gate length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000002800 charge carrier Substances 0.000 claims description 6
- 239000002071 nanotube Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 2
- 108091006146 Channels Proteins 0.000 description 18
- 230000000694 effects Effects 0.000 description 9
- 238000005036 potential barrier Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005381 potential energy Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】本発明は、ゲート長がチャネル材料の電流キャリアのド・ブロイ波長の2倍よりも小さいMOSトランジスタを提供する。
【解決手段】チャネル領域の断面(3)は、ドレイン領域(8)の近傍で、少なくとも1つの寸法に沿った方向で前記波長の半分よりも小さい値(e2)にまで減少する。
【選択図】図2
【解決手段】チャネル領域の断面(3)は、ドレイン領域(8)の近傍で、少なくとも1つの寸法に沿った方向で前記波長の半分よりも小さい値(e2)にまで減少する。
【選択図】図2
Description
本発明は、ナノメータトランジスタとして現在称されている、非常に小さい寸法のMOSトランジスタに関する。
ナノメータトランジスタにおいては、非常に短いゲート長であるために、量子効果、特に、トンネル効果によるソースとドレインとの間の電荷キャリアの転送が重要になってくる。MOSトランジスタのゲート長が、チャネル材料中における電荷キャリアのド・ブロイ(de Broglie)波長の振幅のオーダであるとき、例えばこの波長の2倍よりも短いとき、及びより詳細には、この波長と同じかもしくはこの波長よりも非常に短いときに、そのような量子効果が重要になる。例として、熱運動から生じるインパルスを有する電子にとって、シリコン中におけるド・ブロイ波長は、環境温度で14nmのオーダ、液体窒素の温度(77°K)で27nmのオーダである。この波長は、ガリウムヒ素(GaAs)中においては、環境温度で25nmのオーダである。
図1は、NチャネルMOSトランジスタを非常に一般的に示した図である。ゲート、ソース及びドレインの接続は示されていない。この図は基本的に、本記述において用いられる表記を設定するためのものである。MOSトランジスタは、絶縁層1上に形成された薄い半導体材料内に形成される。絶縁層1は、固体の絶縁基板を成しているか、又は、他の材料、例えばシリコン上のシリコン酸化膜上に成膜された絶縁層である。薄い半導体材料層は、ゲート絶縁体4及びゲート導体5の下に形成される、軽くドープされたP型チャネル領域3を有する。チャネル領域のそれぞれの側で、重くドープされたN型領域7及び8(それぞれソース及びドレインに対応する)が形成される。該当するそのようなトランジスタにおいては、ゲート長Lは、上記のように、ド・ブロイ波長のオーダであり、それはつまり、該当する材料中におけるド・ブロイ波長の約2倍の値から、ド・ブロイ波長よりもかなり小さい値までの範囲のオーダである。
そのようなトランジスタにおいて、ゲートにバイアスをかけてトランジスタをオフ状態にするとき、電荷キャリアは、トンネル効果によって、まだソースからドレインに流れやすい状態にある。言い換えると、不確定性原理により、ソースにあると考えられているキャリアがドレインにあるという可能性があるということである。その結果、そのようなナノメータトランジスタにおいて、オン状態での電流(ON)とオフ状態での電流(OFF)との比率ION/IOFFは、より大きい寸法のMOSトランジスタよりもかなり小さい。
本発明の目的は、トランジスタのその他の特性を劣化させることなく、このION/IOFF比率と、特に電流IONとを改善することである。
この目的を達成するために、本発明は、チャネル材料中における電荷キャリアのド・ブロイ波長の2倍よりも短いゲート長を有するMOSトランジスタを提供する。チャネル領域の断面積は、ドレイン領域の近傍で、少なくとも1つの寸法に沿って、前記波長の半分よりも小さい値にまで減少している。
本発明の実施形態によると、チャネル領域は、少なくとも、2つの絶縁体の間に設けられている。
本発明の実施形態によると、トランジスタは、絶縁体上に形成された薄い半導体層で形成されている。
本発明の実施形態によると、トランジスタは、半導体部分に関して、ワイヤ又はナノチューブで形成されている。
本発明の実施形態によると、トランジスタは、半導体ブリッジの中に形成されている。
本発明の実施形態によると、ゲート長は、ド・ブロイ波長よりも短い。
本発明の実施形態によると、トランジスタは薄いシリコン層の中に形成され、ゲート長が20nmよりも短く、狭部のレベルでのシリコン層の厚さが3nmよりも短い。
本発明の実施形態によると、ゲート長は10nmよりも短い。
前述した本発明の目的、特徴及び利点は、添付の図面と関連した特定の実施形態の限定されない以下の記述において詳細に説明される。
図2では、図1と同じ参照符号が用いられて本発明の一実施形態が示されており、同一又は似た要素を示している。ソース、チャネル及びドレイン領域7、3及び8を備える薄い半導体層の厚さは、e1で示されている。本発明によると、チャネル領域3は、ドレイン領域8の近傍に狭部を備え、そしてそのチャネル層は、この狭部のレベルでは厚さe2しか有していない。この狭部は、例えばドレイン領域に近いチャネル領域部の絶縁層1の突起11からできている。この狭部は、ドレインの近傍のチャネルの電子の量子閉じ込めを増加させ、更なるポテンシャル障壁を生み出す。もちろん、この効果を十分なものにするために、狭部のレベルでの厚さe2は、電荷キャリアが十分に閉じ込められるよう小さくなければならない。典型的に、厚さe2は、ド・ブロイ波長の半分よりも小さくなければならない。
本発明者によって実行されたシミュレーションが示すものは、この狭部によって、図1のトランジスタの電流に対してオン状態の電流は実質的に変わらないが、オフ状態の電流は明らかに減少するということである。
図3は、狭部の効果を理解するのに役立つ。この図は、縦座標に、チャネル領域、及び、ソース及びドレインにおけるチャネル領域の近傍の電子から見た、電子ボルト単位の位置エネルギーを示している。横座標は、ナノメータ単位の距離を示している。この図において、ソースは0から5nmまで、チャネルは5から12nmまで、ドレインは12から17nmまでの値の間に位置している。下側の曲線(ON)は、オン状態の位置エネルギーを、図1のトランジスタに対して曲線20で、図2のトランジスタに対して曲線21で示している。上側の曲線(OFF)は、オフ状態の位置エネルギーを、図1のトランジスタに対して曲線30で、図2のトランジスタに対して曲線31で示している。ソースから4nmオーダの距離dに配置された狭部の効果は、ドレインの近傍のチャネル領域に更なるポテンシャル障壁を生み出すことである。オン状態、すなわちソースとドレインとの間の全体的障壁が比較的低く、電子が主に熱電子効果によって通る状態で、この小さな更なる障壁の存在は実質的に電流IONを変化させない。あるケースでは、エネルギーサブバンド間のカップリング効果が恐らく原因で、電流IONの増加がみられたこともある。ポテンシャル障壁が高いオフ状態では、この障壁は、通常、熱電子電流の大部分の伝搬を阻止し、電流は実質的に量子電流すなわちトンネル効果電流となり、この更なる障壁の存在は、トンネル効果による伝搬が大きく減少する要因となる。
本発明の特定の実施形態は既に述べられたが、この実施形態は単なる例として説明されており、本発明は多くの変形例を有する。一般的に、本発明は、閉じ込められたチャネル領域を有するMOSトランジスタに適用し、ドレインの近傍のチャネル領域の狭部を提供する。MOSトランジスタは、下部表面側に別のゲートが置かれるデュアルゲートトランジスタでもよい。この場合、狭部は、下部表面側及び/又は上部表面側の突起からできてもよい。また、トランジスタは、チャネル領域のレベルでゲート絶縁体によって囲まれたワイヤ又はナノチューブで形成されてもよく、その狭部の形は、該当する半導体材料の可能な異方性に従って決定される。また、シリコン・オン・ナッシングMOSトランジスタSONが用いられてもよい。もちろん、本発明は、半導体素子としてシリコンを使用することに限定されない。特に、SiGe型半導体及びガリウムヒ素のようなIII−V半導体が用いられてもよい。同様に、本発明は、エンハンスメント型又は空乏型のPチャネルMOSトランジスタと同様に、NチャネルMOSトランジスタに適用する。より一般的に、様々なナノメータMOSトランジスタ構造及びその変形物の形成は、本発明のコンテクストの範囲で用いられてもよい。
1 絶縁層
3 チャネル領域
4 ゲート絶縁体
5 ゲート導体
7 ソース領域
8 ドレイン領域
11 突起
e、e1、e2 厚さ
d ソースからの距離
L ゲート長
D ドレイン
S ソース
P チャネル
3 チャネル領域
4 ゲート絶縁体
5 ゲート導体
7 ソース領域
8 ドレイン領域
11 突起
e、e1、e2 厚さ
d ソースからの距離
L ゲート長
D ドレイン
S ソース
P チャネル
Claims (8)
- チャネル材料中における電荷キャリアのド・ブロイ波長の2倍よりも短いゲート長を有するMOSトランジスタであって、チャネル領域(3)の断面積が、ドレイン領域(8)の近傍で、少なくとも1つの寸法に沿って、前記波長の半分よりも小さい値(e2)にまで減少していることを特徴とするMOSトランジスタ。
- 前記チャネル領域が、少なくとも、2つの絶縁体の間に設けられていることを特徴とする請求項1に記載のトランジスタ。
- 前記トランジスタが、絶縁体上に形成された薄い半導体層で形成されていることを特徴とする請求項1に記載のトランジスタ。
- 半導体部分に関して、ワイヤ又はナノチューブで形成されていることを特徴とする請求項1に記載のトランジスタ。
- 半導体ブリッジの中に形成されていることを特徴とする請求項1に記載のトランジスタ。
- 前記ゲート長が、前記ド・ブロイ波長よりも短いことを特徴とする請求項1に記載のトランジスタ。
- 薄いシリコン層の中に形成され、前記ゲート長が20nmよりも短く、狭部のレベルでのシリコン層の厚さが3nmよりも短いことを特徴とする請求項1に記載のトランジスタ。
- 前記ゲート長が10nmよりも短いことを特徴とする請求項1に記載のトランジスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0550605A FR2883101B1 (fr) | 2005-03-08 | 2005-03-08 | Transistor mos nanometrique a rapport maximise entre courant a l'etat passant et courant a l'etat bloque |
PCT/FR2006/050200 WO2006095112A1 (fr) | 2005-03-08 | 2006-03-07 | Transistor mos nanometrique a rapport maximise entre courant a l'etat passant et courant a l'etat bloque |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008533714A true JP2008533714A (ja) | 2008-08-21 |
Family
ID=35385764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008500244A Abandoned JP2008533714A (ja) | 2005-03-08 | 2006-03-07 | オン状態での電流とオフ状態での電流との比を最大にするナノメータmosトランジスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110079769A1 (ja) |
EP (1) | EP1859485A1 (ja) |
JP (1) | JP2008533714A (ja) |
FR (1) | FR2883101B1 (ja) |
WO (1) | WO2006095112A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2749977B1 (fr) * | 1996-06-14 | 1998-10-09 | Commissariat Energie Atomique | Transistor mos a puits quantique et procedes de fabrication de celui-ci |
JP2003264290A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4920872B2 (ja) * | 2002-03-28 | 2012-04-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ナノワイヤの製造方法 |
US6833556B2 (en) * | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
JP2005012110A (ja) * | 2003-06-20 | 2005-01-13 | Handotai Rikougaku Kenkyu Center:Kk | 極微細mosfet |
US7015147B2 (en) * | 2003-07-22 | 2006-03-21 | Sharp Laboratories Of America, Inc. | Fabrication of silicon-on-nothing (SON) MOSFET fabrication using selective etching of Si1-xGex layer |
-
2005
- 2005-03-08 FR FR0550605A patent/FR2883101B1/fr not_active Expired - Fee Related
-
2006
- 2006-03-07 JP JP2008500244A patent/JP2008533714A/ja not_active Abandoned
- 2006-03-07 WO PCT/FR2006/050200 patent/WO2006095112A1/fr not_active Application Discontinuation
- 2006-03-07 EP EP06726224A patent/EP1859485A1/fr not_active Withdrawn
- 2006-03-07 US US11/885,900 patent/US20110079769A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2006095112A1 (fr) | 2006-09-14 |
FR2883101A1 (fr) | 2006-09-15 |
EP1859485A1 (fr) | 2007-11-28 |
US20110079769A1 (en) | 2011-04-07 |
FR2883101B1 (fr) | 2007-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9117893B1 (en) | Tunneling transistor suitable for low voltage operation | |
US8129763B2 (en) | Metal-oxide-semiconductor device including a multiple-layer energy filter | |
Musalgaonkar et al. | A line tunneling field-effect transistor based on misaligned core–shell gate architecture in emerging nanotube FETs | |
US8309989B2 (en) | Tunneling field-effect transistor with low leakage current | |
US8520430B2 (en) | Nanowire circuits in matched devices | |
US20120309142A1 (en) | Transistors for replacing metal-oxide-semiconductor field-effect transistors in nanoelectronics | |
US9768311B2 (en) | Semiconductor tunneling device | |
US7781277B2 (en) | Selective uniaxial stress relaxation by layout optimization in strained silicon on insulator integrated circuit | |
US8598636B2 (en) | Heat dissipation structure of SOI field effect transistor | |
CN104934478B (zh) | 高性能的鳍式场效应晶体管 | |
JP2011061196A (ja) | 蓄積型finfet、回路、及びその製造方法 | |
JP5513955B2 (ja) | 半導体装置およびその製造方法 | |
JP2017505545A (ja) | バックゲートを有し、パンチスルーなしで、フィン高さのばらつきを減少させたFinFET | |
Kale et al. | Suppression of ambipolar leakage current in Schottky barrier MOSFET using gate engineering | |
TW201735354A (zh) | 電晶體裝置 | |
Kale et al. | Design and investigation of double gate Schottky barrier MOSFET using gate engineering | |
Richter et al. | Silicon–germanium nanowire tunnel-FETs with homo-and heterostructure tunnel junctions | |
US8878251B2 (en) | Silicon-compatible compound junctionless field effect transistor | |
US7525136B2 (en) | JFET device with virtual source and drain link regions and method of fabrication | |
EP3311413A1 (en) | Method for a vertical gate-last process in the manufacturing of a vertical nanowire mosfet | |
KR20200094869A (ko) | FinFET 소자 | |
JP2009527103A (ja) | 閾値が調整可能なmosトランジスタ | |
CN105810730A (zh) | 半导体装置及其制造方法 | |
CN104638002A (zh) | 场效应晶体管、半导体器件及其制造方法 | |
Richter et al. | Improved tunnel-FET inverter performance with SiGe/Si heterostructure nanowire TFETs by reduction of ambipolarity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100730 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20110620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110620 |