JP2008530770A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008530770A5 JP2008530770A5 JP2007551254A JP2007551254A JP2008530770A5 JP 2008530770 A5 JP2008530770 A5 JP 2008530770A5 JP 2007551254 A JP2007551254 A JP 2007551254A JP 2007551254 A JP2007551254 A JP 2007551254A JP 2008530770 A5 JP2008530770 A5 JP 2008530770A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor structure
- dielectric
- hfsin
- interface layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 23
- 239000000758 substrate Substances 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N silicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- 229910020160 SiON Inorganic materials 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 2
- 229910052799 carbon Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000004544 sputter deposition Methods 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 229910004140 HfO Inorganic materials 0.000 claims 1
- 229910000673 Indium arsenide Inorganic materials 0.000 claims 1
- 229910003811 SiGeC Inorganic materials 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 1
- 125000004429 atoms Chemical group 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 229910003465 moissanite Inorganic materials 0.000 claims 1
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims 1
- 125000004433 nitrogen atoms Chemical group N* 0.000 claims 1
- 125000004430 oxygen atoms Chemical group O* 0.000 claims 1
- -1 oxynitride Chemical compound 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
Claims (27)
- 半導体構造体であって、
半導体基板と、
前記半導体基板上に配置された界面層と、
前記界面層上に配置された高k誘電体と、
前記高k誘電体上に配置されたHfSiNゲート金属と
を備える、半導体構造体。 - 前記半導体基板が、Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP、他のII/IV族又はIII/VI族化合物半導体、有機半導体、或いは層状半導体の1つを含む、請求項1に記載の半導体構造体。
- 前記界面層は、Si原子及びO原子、随意的にN原子を含む、請求項1に記載の半導体構造体。
- 前記界面層は、SiO2、SiON、又はこれらのシリケートを含む、請求項3に記載の半導体構造体。
- 前記界面層は、約4.0から約20までの誘電率と、約0.1nmから約5nmまでの厚さとを有する、請求項1に記載の半導体構造体。
- 前記界面層は、約1原子百分率から約80原子百分率までのSi含有量を有する、請求項1に記載の半導体構造体。
- 前記界面層は、勾配付けされているSi含有量を有する、請求項1に記載の半導体構造体。
- 前記高k誘電体は、4.0より大きい誘電率と、約0.5nmから約10nmまでの厚さとを有する、請求項1に記載の半導体構造体。
- 前記高k誘電体は、酸化物、窒化物、酸窒化物、シリケート、又はこれらの混合物を含む、請求項1に記載の半導体構造体。
- 前記高k誘電体は、Hfベースの材料である、請求項1に記載の半導体構造体。
- 前記界面層はSiO2又はSiONを含み、前記高k誘電体は、HfO2、Hfシリケート、又はHf酸窒化物を含む、請求項1に記載の半導体構造体。
- 前記HfSiNは、4.0eVから4.5eVまでの間の仕事関数を有する、請求項1に記載の半導体構造体。
- 前記HfSiN層の上にSi含有導電性材料をさらに含む、請求項1に記載の半導体構造体。
- 前記界面層、前記高k誘電体及び前記HfSiNゲート金属が、ゲート領域内にパターン形成される、請求項1に記載の半導体構造体。
- HfSiN金属化合物を製造する方法であって、
Hfターゲットと、Ar/N2/Heで希釈されたSi源を含む雰囲気とを準備するステップと、
前記雰囲気中で前記HfターゲットからHfSiN膜をスパッタリングするステップと
を含む、方法。 - nが0、1、2、3、又は4であり、Rが1から約18までの炭素分子を含む脂肪部分である場合に、前記Si源は、式SiH4−nRnを有する、請求項15に記載の方法。
- nが0であり、前記Si源がSiH4である、請求項16に記載の方法。
- 前記Si源は、約70%から約99%までのHeで希釈される、請求項15に記載の方法。
- 前記Ar/N2/Si源は、それぞれ、約1−100/1−100/1−100sccmの流量比を有する、請求項15に記載の方法。
- 半導体構造体を形成する方法であって、
基板の表面上に、高k誘電体及び界面層を含むスタックを準備するステップと、
前記スタック上にHfSiN膜を形成するステップと
を含み、前記HfSiN膜は、Hfターゲットと、Ar/N2/Heで希釈されたSi源を含む雰囲気とを準備し、前記雰囲気中で前記HfターゲットからHfSiN膜をスパッタリングすることによって形成される、方法。 - nが0、1、2、3、又は4であり、Rが1から約18までの炭素分子を含む脂肪部分である場合に、前記Si源は、式SiH4−nRnを有する、請求項20に記載の方法。
- nが0であり、前記Si源がSiH4である、請求項21に記載の方法。
- 前記Si源は、約70%から約99%までのHeで希釈される、請求項20に記載の方法。
- 前記Ar/N2/Si源は、それぞれ、約1−100/1−100/1−100sccmの流量比を有する、請求項20に記載の方法。
- 前記HfSiN層の上にSi含有導電性材料を形成するステップをさらに含む、請求項20に記載の半導体構造体。
- パターン形成されたゲート領域内に、前記HfSiN膜と、前記高k誘電体及び前記界面層を含む前記スタックとをパターン形成するステップをさらに含む、請求項20に記載の方法。
- パターン形成されたゲート領域内に、前記Si含有導電性材料と、前記HfSiN膜と、前記高k誘電体及び前記界面層を含む前記スタックとをパターン形成するステップをさらに含む、請求項25に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/035,369 | 2005-01-13 | ||
US11/035,369 US20060151846A1 (en) | 2005-01-13 | 2005-01-13 | Method of forming HfSiN metal for n-FET applications |
PCT/US2005/043555 WO2006076087A2 (en) | 2005-01-13 | 2005-12-02 | METHOD OF FORMING HfSiN METAL FOR n-FET APPLICATIONS |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008530770A JP2008530770A (ja) | 2008-08-07 |
JP2008530770A5 true JP2008530770A5 (ja) | 2008-11-06 |
JP5160238B2 JP5160238B2 (ja) | 2013-03-13 |
Family
ID=36652441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007551254A Expired - Fee Related JP5160238B2 (ja) | 2005-01-13 | 2005-12-02 | n−FET用途のためのHfSiN金属を形成する方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US20060151846A1 (ja) |
EP (1) | EP1836732B1 (ja) |
JP (1) | JP5160238B2 (ja) |
CN (2) | CN101401211B (ja) |
AT (1) | ATE526684T1 (ja) |
TW (1) | TW200636870A (ja) |
WO (1) | WO2006076087A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060151846A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | Method of forming HfSiN metal for n-FET applications |
JP2006245461A (ja) * | 2005-03-07 | 2006-09-14 | Sony Corp | 半導体装置およびその製造方法 |
US7301219B2 (en) * | 2005-06-06 | 2007-11-27 | Macronix International Co., Ltd. | Electrically erasable programmable read only memory (EEPROM) cell and method for making the same |
JP4455427B2 (ja) * | 2005-06-29 | 2010-04-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7425497B2 (en) | 2006-01-20 | 2008-09-16 | International Business Machines Corporation | Introduction of metal impurity to change workfunction of conductive electrodes |
US7611979B2 (en) * | 2007-02-12 | 2009-11-03 | International Business Machines Corporation | Metal gates with low charge trapping and enhanced dielectric reliability characteristics for high-k gate dielectric stacks |
US7648868B2 (en) * | 2007-10-31 | 2010-01-19 | International Business Machines Corporation | Metal-gated MOSFET devices having scaled gate stack thickness |
EP2123789A1 (en) * | 2008-05-15 | 2009-11-25 | Eifeler Werkzeuge GmbH | A method of producing hard coatings |
US8350341B2 (en) | 2010-04-09 | 2013-01-08 | International Business Machines Corporation | Method and structure for work function engineering in transistors including a high dielectric constant gate insulator and metal gate (HKMG) |
US8633534B2 (en) * | 2010-12-22 | 2014-01-21 | Intel Corporation | Transistor channel mobility using alternate gate dielectric materials |
US8916427B2 (en) * | 2013-05-03 | 2014-12-23 | Texas Instruments Incorporated | FET dielectric reliability enhancement |
KR102392059B1 (ko) * | 2013-07-29 | 2022-04-28 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN106158601A (zh) * | 2015-03-26 | 2016-11-23 | 比亚迪股份有限公司 | SiC基器件的栅介质层结构及栅介质层的形成方法 |
CN105448742B (zh) * | 2015-12-30 | 2019-02-26 | 东莞市义仁汽车租赁有限公司 | 一种碳化硅材料上制备栅介质的方法 |
US10446400B2 (en) * | 2017-10-20 | 2019-10-15 | Samsung Electronics Co., Ltd. | Method of forming multi-threshold voltage devices and devices so formed |
CN110993603A (zh) * | 2019-12-09 | 2020-04-10 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861356B2 (en) * | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
US6313539B1 (en) * | 1997-12-24 | 2001-11-06 | Sharp Kabushiki Kaisha | Semiconductor memory device and production method of the same |
US6413386B1 (en) * | 2000-07-19 | 2002-07-02 | International Business Machines Corporation | Reactive sputtering method for forming metal-silicon layer |
JP2003069011A (ja) * | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 半導体装置とその製造方法 |
US20030111678A1 (en) * | 2001-12-14 | 2003-06-19 | Luigi Colombo | CVD deposition of M-SION gate dielectrics |
US6797525B2 (en) * | 2002-05-22 | 2004-09-28 | Agere Systems Inc. | Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process |
WO2004027824A2 (en) * | 2002-09-18 | 2004-04-01 | Infineon Technologies Ag | Nitride and polysilicon interface with titanium layer |
US6858524B2 (en) * | 2002-12-03 | 2005-02-22 | Asm International, Nv | Method of depositing barrier layer for metal gates |
CN1263147C (zh) * | 2002-12-09 | 2006-07-05 | 旺宏电子股份有限公司 | 具有高介电常数隧穿介电层只读存储器的结构与制造方法 |
US6803611B2 (en) * | 2003-01-03 | 2004-10-12 | Texas Instruments Incorporated | Use of indium to define work function of p-type doped polysilicon |
JP2004221467A (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6852645B2 (en) * | 2003-02-13 | 2005-02-08 | Texas Instruments Incorporated | High temperature interface layer growth for high-k gate dielectric |
JP4489368B2 (ja) * | 2003-03-24 | 2010-06-23 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2005005603A (ja) * | 2003-06-13 | 2005-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4933256B2 (ja) * | 2003-07-31 | 2012-05-16 | 東京エレクトロン株式会社 | 半導体微細構造物を形成する方法 |
US7202186B2 (en) * | 2003-07-31 | 2007-04-10 | Tokyo Electron Limited | Method of forming uniform ultra-thin oxynitride layers |
US6974779B2 (en) * | 2003-09-16 | 2005-12-13 | Tokyo Electron Limited | Interfacial oxidation process for high-k gate dielectric process integration |
JP3790242B2 (ja) * | 2003-09-26 | 2006-06-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7351626B2 (en) * | 2003-12-18 | 2008-04-01 | Texas Instruments Incorporated | Method for controlling defects in gate dielectrics |
US7737051B2 (en) * | 2004-03-10 | 2010-06-15 | Tokyo Electron Limited | Silicon germanium surface layer for high-k dielectric integration |
JP2005317647A (ja) * | 2004-04-27 | 2005-11-10 | Toshiba Corp | 半導体装置及びその製造方法 |
US7098516B2 (en) * | 2004-05-24 | 2006-08-29 | Texas Instruments Incorporated | Refractory metal-based electrodes for work function setting in semiconductor devices |
US8399934B2 (en) * | 2004-12-20 | 2013-03-19 | Infineon Technologies Ag | Transistor device |
US7282773B2 (en) * | 2004-09-14 | 2007-10-16 | Advanced Micro Devices Inc. | Semiconductor device with high-k dielectric layer |
US7361608B2 (en) * | 2004-09-30 | 2008-04-22 | Tokyo Electron Limited | Method and system for forming a feature in a high-k layer |
US20060068603A1 (en) * | 2004-09-30 | 2006-03-30 | Tokyo Electron Limited | A method for forming a thin complete high-permittivity dielectric layer |
JP2006114747A (ja) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | 半導体装置の製造方法 |
US20060151846A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | Method of forming HfSiN metal for n-FET applications |
-
2005
- 2005-01-13 US US11/035,369 patent/US20060151846A1/en not_active Abandoned
- 2005-12-02 WO PCT/US2005/043555 patent/WO2006076087A2/en active Application Filing
- 2005-12-02 EP EP05826298A patent/EP1836732B1/en not_active Not-in-force
- 2005-12-02 AT AT05826298T patent/ATE526684T1/de not_active IP Right Cessation
- 2005-12-02 CN CN2005800465277A patent/CN101401211B/zh not_active Expired - Fee Related
- 2005-12-02 CN CN2010101366125A patent/CN101789370B/zh not_active Expired - Fee Related
- 2005-12-02 JP JP2007551254A patent/JP5160238B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-09 TW TW095100785A patent/TW200636870A/zh unknown
-
2007
- 2007-10-19 US US11/875,524 patent/US7521346B2/en not_active Expired - Fee Related
-
2008
- 2008-06-18 US US12/141,476 patent/US20080245658A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008530770A5 (ja) | ||
JP2008530769A5 (ja) | ||
US10355112B2 (en) | Forming a non-planar transistor having a quantum well channel | |
US9040364B2 (en) | Carbon nanotube devices with unzipped low-resistance contacts | |
US20100181655A1 (en) | Establishing a uniformly thin dielectric layer on graphene in a semiconductor device without affecting the properties of graphene | |
Chen et al. | Band-edge high-performance high-k/metal gate n-MOSFETs using cap layers containing group IIA and IIIB elements with gate-first processing for 45 nm and beyond | |
DE112006004212B4 (de) | Halbleiteranordnungen und Verfahren zur Herstellung derselben | |
US20070269970A1 (en) | Structure and method for forming cmos devices with intrinsically stressed silicide using silicon nitride cap | |
Yeo et al. | Germanium-based transistors for future high performance and low power logic applications | |
US20110233513A1 (en) | Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices | |
JP2009176997A5 (ja) | ||
CN102044566A (zh) | 半导体元件与其制作方法 | |
Liu et al. | Strained GeSn p-channel metal–oxide–semiconductor field-effect transistors with in situ Si 2 H 6 surface passivation: Impact of Sn composition | |
US20170005010A1 (en) | Germanium-Based CMOS Comprising Silicon Cap Formed Over PMOS Region Having A Thickness Less Than That Over NMOS Region | |
WO2012117745A1 (ja) | 半導体基板及びその製造方法 | |
Yu et al. | High mobility compressive strained Si0. 5Ge0. 5 quantum well p-MOSFETs with higher-k/metal-gate | |
Matsuura et al. | Sputter-Deposited-MoS 2${n} $ MISFETs With Top-Gate and Al 2 O 3 Passivation Under Low Thermal Budget for Large Area Integration | |
Kim et al. | Systematic study of work function engineering and scavenging effect using NiSi alloy FuSi metal gates with advanced gate stacks | |
US8846480B2 (en) | Carrier mobility in surface-channel transistors, apparatus made therewith, and system containing same | |
CN106328520A (zh) | 纳米线场效应晶体管及其形成方法 | |
TW202111957A (zh) | 半導體結構 | |
Kim et al. | Scaling and carrier transport behavior of buried-channel In0. 7Ga0. 3As MOSFETs with Al2O3 insulator | |
Yamaguchi et al. | Formation of HfSiON/SiO/sub 2//Si-substrate gate stack with low leakage current for high-performance high-/spl kappa/MISFETs | |
Irisawa et al. | High mobility pn junction-less InGaAs-OI tri-gate nMOSFETs with metal source/drain for ultra-low-power CMOS applications | |
US10374163B2 (en) | Intermetallic contact for carbon nanotube FETs |