JP2008523999A - 重ねられた要素から成る微細構造の集合的な製作方法 - Google Patents

Abstract

本発明は集積回路及び保護カバーのような重ねられた微細構造の集合的製作に関する。
各々が重ねられた第一と第二の要素を備えた個々の構造は集合的に製作される。第一の要素（例えば集積回路チップ）は第一の板（１０）上に用意され、第二の要素（例えば透明カバー）は第二の板（４０）の上に用意される。板はそれらの対向面の主要部分にわたって互いに接着されているが、付着のない限られた区域（ＺＤ_n）では接着されない。個々の構造は次に一方で上端部を経由し、他方で底部を経由して、付着のない区域を通る異なった平行な切断線（ＬＨ１_n、ＬＨ２_n、ＬＤ_n）に沿って切り取られ、切り取り後に第一の要素が第二の要素によって覆われない表面部分（平行な切断線の間にある部分）を保有するようにする。接続端子（ＰＬ_n）は従ってこの場所においてアクセス可能なまま残り得る。
ガラス板で覆われたイメージセンサ又はディスプレイの製作へだけでなく、一般にあらゆる種類の微細加工された構造（ＭＥＭＳ、ＭＯＥＭＳ）にも適用される。
【選択図】 図９

Description

本発明は一般的に重ねられた接着微細構造の集合的な製作に関し、特に集積電子回路、そしてひいては集積電子回路の製作に採用されるプロセスと類似の集合的プロセスを用いて製作される微細加工構造に適用される。これらの微細加工構造は、それらが電気的及び機械的機能（例えば圧力マイクロセンサ、加速度マイクロセンサ等）を含む時にＭＥＭＳの呼び名で知られ、それらが電気的及び光学的機能（イメージセンサ、ディスプレイ）を含む時にＭＯＥＭＳの呼び名で知られる。

本発明をより明確に理解させるため、そして単に例証として、電子イメージセンサの製作への適用はより正確に説明されるであろう。電子イメージセンサは一般的に、例えばデジタルカメラの中核を成すように意図されている。それは高感度の表面に投影された画像を電気信号に変換する。

従来、イメージセンサはシリコン基板上に形成されるモノリシックな電子集積回路である。この基板上に形成されるのは、一方で光検出器のマトリックスであり、他方で「ドライバ」と呼ばれる周辺電子回路である。ドライバはマトリックスを駆動するために用いられ、マトリックスにより出力される信号を抽出及び処理し、そして或る目標によりマトリックス上に投影される画像を電子的形態で表わす。

モノリシック集積回路はそれゆえカメラ内で、マトリックスの光電性の表面で検出される画像を投影する投影光学部品（レンズ又は幾つかの重ね合わせられたレンズ）と組み合わせるように意図される。この投影光学部品はセンサの一部を形成してもよく、すなわちその上面の前方に置かれたセンサと一体化されてもよく、又は別個にカメラの部分を形成してもよい。しかしながら、例えそれが別個であっても、製作中にセンサへ直接取り付けられる透明な保護ウェーハ又は光学フィルターのような、別の光学素子をセンサ自体に備えることは有益であり得る。これは可視域での写真撮影のための場合であるだけでなく、例えばＸ線撮像の分野の場合でもあり、そこにおいてセンサの製作中にシンチレータ素材のウェーハを、及び場合によってはシンチレータと光検出器のマトリックス間の光ファイバー・ウェーハを、センサに取り付けることが望ましいかも知れない。

従って、電子的機能を有する集積回路に、実際の集積回路と同じ基板の部分を最初には形成せず、しかしその製作中にこの基板に取り付けられるべき、機械的又は光学的構造を組み合わせることが有益な例が与えられ得る。最も単純な例はイメージセンサ上の透明なウェーハであり、この単純な場合に関して説明が続くであろうが、しかし本発明は上に述べられた別の構造（レンズ、ファイバー・ウェーハ等）、又は透明か否かに拘わらず単純な保護カバー、あるいは電子回路板の重ね合わせに適用される。集積回路上への保護板又は他の構造のこの移動は今まで問題を引き起こしていたことが見られるであろう。そして本発明はこれらの問題を解決することを目的とする。

従来、集積回路の製作はシリコンの薄片から集団的に行なわれている。行と列の網目内に配置された同一の個々の集積回路の多重度は、連続的な作業すなわち層の付着、これらの層の写真平板術、及び化学エッチング又はイオンエッチングによりこのウェーハ上に形成される。次に、ウェーハは各々が単一の集積回路に相当する個々の「チップ」に切り分けられる。各々のチップは引き続いて個々のパッケージに組み込まれる。

透明のガラス板が集積回路の表面に取り付けられる必要があるとき、後者がその個々のパッケージに組み込まれる前に、この板は最初に（チップ自体の寸法よりも僅かに小さい）所望の寸法に切断され、次にチップの上面に接着される。以下において、チップ又は基板の「上面」あるいは「表面」の用語は、そこからイメージセンサの電子的機能を画定する回路パターンが、連続的な付着及びエッチング作業により形成される表面を指す。これらのパターンのうち、センサを制御し、画像を表わす信号を受けるための、センサ外側との電気接続用の接触端子がある。これらの端子はチップの周辺に位置し、パッケージ上の接続ピンに半田付け出来るように常にアクセス可能でなければならない。このために透明なガラス板はチップの表面よりも小さい寸法に切断される−チップ周辺の端子はガラス板で覆われてはならない。

この製作技術は透明なウェーハが各々のチップに個別に接着されねばならないことを意味する。従って接着ステップは複数のチップのウェーハ全体に対する集合的なステップではない。製作コストを低減するため、このステップは集合的なステップであることが望ましいであろう。更に、接着ステップが切り取り前に集合的に行なわれた場合、接着が切り取りの後のみに行なわれる時とは違って、透明板が切り取り作業から生じる塵埃からチップを保護する。

しかしながら、集合的な製作技術は先験的な困難に遭遇する。ガラス板がウェーハに接着される場合、このガラス板は全てのチップ、すなわち光電性のマトリックスとそのドライバだけでなく、接触端子もまたカバーし、それによってそれらへのアクセスを困難にする。

この困難を解決するための製作技術は既に考案されている。従って、米国特許第６，０４０，２３５号明細書は透明板が接着された後に、端子を切断しそれに続いて端子の切断部分と接触するトレンチに金属を付着させる、斜めの側壁を有するトレンチを製作することから成る技術を提案している。トレンチに付着したこの金属は、アクセス可能な新しい端子を形成するために板の上面にまで達する。この技術は複雑である−それはマイクロエレクトロニクスにおいて従来にない工程ステップを用い、そしてトレンチの内部への接触を確立することは容易でない。

別の技術は、半導体ウェーハの厚さを貫通してチップの表面に形成された回路と接続されたままで、チップの背面に位置するように接触端子を配置することにある。この技術は特に薄膜化半導体基板を有するイメージセンサに用いられて来ている。しかしながら、基板の表面（そこに集積回路の全ての素子が設けられる面）から背面に接触を通じることは難しく、一方で深いエッチングを必要とし、他方で望ましくない基板の両面への付着及びエッチング処理を必要とする。

微細加工された電子機械センサの特定の分野、例えば加速度計において二つのシリコンウェーハを接着するために、例えば米国特許第５，６６８，０３３号明細書のような様々な接着技術もまた提案されている。しかしながら、これらの技術はそれらが接触する前に二つのウェーハの特別なテクスチャリングを要するため、複雑である。

従って板が集合的にウェーハの表面に接着されることを可能にし、一方でしかしながらウェーハが複数のチップに分割された後で、センサの表面を通じてセンサ上の接点への電気的アクセスを可能にする、ウェーハからのより簡単な集合的なチップ製作が必要である。

要約すると、本発明は各々が第一及び第二の重ね合わせられた要素を含む、個々の構造の集合的製作のためのプロセスを提案する。第一の要素は第一の集合的構造上に準備され、第二の要素は第二の集合的構造上に準備される。集合的構造はそれらの対向する表面の主要部分にわたって共に接着されるが、それらの表面は前もって付着のない限られた領域を画定するように準備されている。個々の構造は一方で上部から切り取られ、他方で付着のない区域を通る異なった平行な切断線に沿って、第一の要素が切り取られた後に第二の要素により覆われない（平行な切断線の間にある）表面部分が残るように、下部から切り取られる。

より正確には、本発明はその内の一つが、第二の板に属する第二要素がそこに接着されるべき第一要素の配列を含む二つの板からの、共に接着された二つの重ね合わされた要素から成る構造の集合的な製作のためのプロセスを備え、第一の板は絶縁保護層により保護された電子回路素子を含み、プロセスは次の作業
を含む。
：― 第二の板の下面は第一の板の上面と、それぞれの表面の主要部分にわたって接着さるが、第一の板の絶縁保護層におけるエッチングの窪みにより形成された「切り取りルート」と呼ばれる区域は接着せず、そして
― これらの板は、下部の板要素及び上部の板要素を含む二つの重ねられた要素から成る個々の構造に切り取られ、切り取り作業は、少なくとも切り取りルート内を通る第一の切断線に沿って、その上面側を経由した第二の板の要素の切り取り、及び同じ切り取りルート内を通るが、第一の切断線とは重ならない第二の切断線に沿って、下側を経由した第二の板の要素の下方に位置する第一の板の要素の切り取りを含み、二つの切断線の間にある下方の板要素の一部分が、第一の要素に接着された上部の板要素によって覆われないようにする。

「上部の板」と「下部の板」、又は「上面」と「下面」の用語はこれらの板又はこれらの面の特定の機能性を意味せず、これらの板又は面は能動的又は受動的になり得る。

下部の板要素はそこで、その上面及びこの覆われない部分において、構造へのアクセスのための電気接点（又は幾つかの接点）を含み、二つの切断線の間の横方向スペースは、この接点の幅よりも大きい（典型的には集積回路上の接触端子の幅は数十μｍであり、切断線の間の横方向スペースは少なくとも約１００μｍであり得る）。下部の板要素が集積回路チップの場合、接点はチップの表面、すなわちチップの電子回路を形成するように、その上に付着及びエッチング作業が行なわれる面にある。

第一の板要素は任意の電子的機能を有する集積回路であってもよい。二つの重ねられた要素から成る構造は、純粋に電子又は光電子構造、あるいは同時に機械的と電子的機能（ＭＥＭＳ）又は更に光学的機能（ＭＯＥＭＳ）を有する微細加工された構造である。第二の板の要素は第一の板、すなわち単純で透明な保護用のウェーハ、又はより高度な機能（フィルタリング、カラーフィルター・モザイク、レンズ、マイクロレンズの配列、光ファイバー・ウェーハ、Ｘ線撮像用のファイバー・ウェーハ付き又は無しのシンチレータ構造等）を有するウェーハのいずれかとの要素と組み合わされるべき光学要素であってもよい。

個々の光学構造で覆われた集積回路チップを備えたイメージセンサ又は画像ディスプレイの製作において、第一の要素はセンサ又はディスプレイチップ、第一の板はその上に行と列に配置された同一チップの配列が形成されている半導体ウェーハであり、第二の板は必ずしもエッチングされたパターンを含まない単純な透明板であってもよく、あるいは第二の板は後で見られるように、半導体ウェーハのチップの如く同じ行と列の周期性をもって配置される個々のエッチングされたパターンを含み得ることが理解されるであろう。

一般的に、切り取りルートは数μｍの幅を有し、端子に関しては数十μｍの幅、そしてチップは数ｍｍ、典型的には５〜１０ｍｍの辺を有する。

接着は接着用材料（接着剤、ろう）の供給による接着、又は材料供給のない接着であってもよい。特に、高度に平坦、清浄で粗さの小さい二つの表面間の単純な分子付着による直接接着を用いることは非常に有益である。表面が非常に平らで十分に延性がある場合、板の間の付着力は特に焼き鈍し作業後は非常に大きい。接着されない区域は、この場合板の一つ（又はそれらの両方）の表面における窪みにより、単純に画定される。第一と第二の板の表面は殆ど至る所で接触しているが、しかし板の間の付着が窪みの区域内を除いてどこでも生じるように、窪みにおいては接触しない。接着はまた熱接合、陽極接合、融着等により行なわれてもよい。

切り取りルートに沿った切り取りは原則として機械的鋸により行なわれるが、しかしまたレーザー、化学エッチング、プラズマエッチング、電気的放電加工等を用いて切り取ることも計画され得る。

第一の板の切り取りは、原則として、各切り取りルートに関し二列のチップ間の切り取りルートを通る単一の細い切断線に沿って行なわれる。切断線の幅、すなわち切り取りを行なうのが鋸の場合に鋸歯の幅は小さく、典型的には約３０〜５０μｍの幅である。

しかしながら、第二の板に関して幾つかの可能性がある。
― 二列のチップ間の切り取りルートを通る、第一の板の切断線に平行な（しかし重なっていない）一本の細い切断線に沿った切り取り、
― 又は二列のチップ間の切り取りルートを通る、第一のチップの切断線に平行な、しかし少なくともその内の一本は後者と重なっていない二本の平行な細い切断線に沿った切り取りである；この二番目の場合、第二の板の二本の切断線の間にある部分は、取り除かれて二つの重ねられた要素から成る最終構造の部分を形成しない無駄な部分である。
― あるいは、第一の板の細い切断線の幅よりも大きい切断線の幅を有する、第二の板の切り取りである。この場合、本発明によれば、この切断線は第一の板の切断線に対して横方向に偏位した少なくとも一つの縁を有すると考えられ、第一の板の切断線と重ならない第二の板の切断線を構成するのは、この縁である。ここで再び、切り取り後に、第一の板要素はそれに接着される第二の板要素によって覆われない部分を含む。この覆われない部分は少なくとも一つの外部接続端子を含む。

本発明の他の特徴は添付図面を参照して与えられる次の詳細説明を読むことにより明らかになるであろう。

本発明は、チップとセンサの外側との間の電気接続を可能にするためにアクセス可能なチップ上に接触端子を残している透明なガラス板で覆われた、シリコンチップにより形成されるイメージセンサである、単純な例に関して詳細に説明されるであろう。しかしながら、本発明はこの特定の例には制限されない。

本プロセスは従来の付着及びフォトエッチング・プロセスにより、各々がそれぞれのイメージセンサに対応する行と列における、同一チップの配列がその上に製作されている半導体ウェーハ（原則として単結晶シリコンウェーハ）で始まる。添え字ｎは配列のｎ行のチップに割り当てられ、添え字ｎ−１は片側の隣接チップに割り当てられ、添え字ｎ＋１は反対側の隣接チップに割り当てられる。各チップＰ_nは光電性素子のマトリックス及び関連する電子回路を備えた能動区域ＺＡ_nを有する。この能動区域の周囲及び前記区域の外側に置かれているのは、ウェーハが個々のチップに切り分けられた後に、そして保護パッケージ内でのチップのカプセル化の間に、引き続いてパッケージの端子へ接続されるであろう導電性の接触端子ＰＬ_nである。接触端子と外部端子の間の接続は、片側が接触端子に、他の片側がパッケージに半田付けされた金又はアルミニウムの電線によりなされる。

ここで能動区域と接触端子を含む区域の間になされる識別は、勿論能動区域外に能動素子がないことを意味しない。この識別は単に外部接続端子を含む区域と、それらを含まない区域を識別するために行なわれ、端子を含む区域は、含まない領域の周囲に位置している。

接触端子はチップの一つまたは幾つかの辺に沿って置かれ得る。図１Ａにおいて、端子はチップの隣接する二つの辺に沿ってのみ置かれ、反対側の二つの辺には置かれていない。図１Ｂにおいて、端子は少なくともチップＰ_n上の端子ＰＬ１_nが、チップＰ_nをチップＰ_n-1から分離している側に沿ってチップＰ_n-1上の端子と対向するように、チップの二つの反対側に置かれており、同様に反対側ではチップＰ_n上の端子ＰＬ２_nがチップＰ_nをチップＰ_n+1から分離している側に沿ってチップＰ_n+1上の端子と対向している。一例として、図１ｂはチップの三辺上の端子を示す。製作プロセスは後で見られるように端子の配置に依存する。

図２は拡大図において端子を一つの辺又は二つの隣接する辺のみに有し、反対側には有さない、並べて置かれたチップを伴うシリコンウェーハ１０を通した横断面を示す。図１におけるように、隣接するチップはＰ_n-1、Ｐ_n、Ｐ_n-1で表示され、チップＰ_nの能動区域はＺＡ_nで表示される。能動区域の外側にある接触端子ＰＬ_nは概略的に示されている。能動区域のパターンの詳細は勿論示されていない。これらのパターンは基本的に絶縁層、半導体層、導体層をウェーハの表面（図２の上端にある上面）に付着し、これらの層をフォトエッチングする従来の作業により生産される、何十万もの回路素子を含むかも知れない。表現を単純化するために、各能動区域の回路は図２においてそれぞれ長方形５０により概略的に示されている。

センサが製作された後に、「平坦化」とよばれる作業がウェーハ表面に行なわれてもよい。これは様々な導体層、絶縁層、又は半導体層の付着及びエッチング作業がウェーハ上に凹凸を作り（図２には見えない）、そしてこの凹凸はその表面の主要部分にわたって出来る限り平坦なウェーハ表面に至るように、出来る限り取り除かれることが望ましい。実際に、平坦化作業は本質的にウェーハを凹凸の窪みを埋める数μｍ厚さの保護層３０（一般にシリカ製）で覆うことにあり、次にこの層は外部環境による攻撃に対して十分なセンサの保護を備えるために選ばれた所望の厚さのみを残すように均一にエッチングされる。平坦化は必須ではないが、一般に３０のような絶縁層がウェーハの表面上に使用され、以下においてこの層は「平坦化層」と呼ばれるであろう。

従来、平坦化作業の前又は後に、少なくとも接触端子の中心をむき出しにするように、層３０に開口が作られ、従って導線をその後に半田付けするためにそれらをアクセス可能にする。しかしながら、本発明においては、複数の接触端子だけでなく更に接触端子に隣接する区域を包括する、より広い開口が作られるであろう。より正確には、これらの開口は、チップＰ_nの能動区域ＺＡ_nを隣接するチップの能動区域ＺＡ_n-1又はＺＡ_n+1から分離しているスペースを占める、「切り取りルート」と呼ばれるであろう区域の全幅にわたって広がる。チップＰ_n-1とＰ_nの間の切り取りルートはＺＤ_nで表示される。

図２の点線は、個々のチップへと分割されるために、それに沿ってウェーハが切り取られる切断線ＬＤ_n、ＬＤ_n+1、ＬＤ_n+2を表わしている。切断線の太さは図２において無視し得ると考えられる。実際に、それらは約３０〜５０μｍの幅である。切断線ＬＤ_nはチップＰ_nの端子ＰＬ_nと隣接チップＰＬ_n-1の能動区域の間の切り取りルートＺＤ_nを通る。これらの切断線は切り取りルートに沿って前進することにより動く立て鋸の線状の刃として想像すべきである。実際に、切り取りルートは規則正しい配列におけるチップの行の間、及び列の間にある垂直な帯である。

平坦化層は切り取りルート内において完全に取り除かれる。

図２で示される段階において製作されるウェーハは、従って隣接するチップの能動区域の間にあるチップ、端子、能動区域、及び切り取りルートを含む。能動区域は平らな保護層で覆われている。切り取りルートは端子を包括し、端子をむき出しにするために平坦化層３０を局部的に除去することにより裸にされる。その後の切り取り平面は、一つのチップの端子と隣接するチップの能動区域との間の切り取りルートを通るであろう。

図３は製作の次のステップを示す。チップを保護するため又は他の光学的機能を備えるため、ウェーハはこの保護機能又はこの光学的機能に相当する板で覆われる。この例において、これは単に均一な厚さの透明なガラス板４０であるが、板は半導体の表面に用意されたチップのパターンに相当する機能（例えば光学的機能）のパターンを用意され得ることが理解されるであろう。板の厚さは例えば１ｍｍ程度である。

ガラス板４０の下面及びウェーハ１０の上面は極めて平坦で、分子付着により互いに直接接着されることが出来る。分子付着による接着は、切り取りルート内及び特に端子の上にこぼれる危険性があり、そして２００℃を超える温度に耐えられない接着材料の供給を必要としない点で有利である。接着は実際的にこれらの表面の全区域にわたって行なわれるが、しかし切り取りルートＺＤ内ではそれらが平坦化層３０の表面に対して窪んでいるので、板と接触しないという事実のために接着がない。この段階で、シリコンウェーハ内よりもむしろガラス板において、切り取りルートである同じ区域内に窪みを備えることも又可能であり、そして同じ結果すなわち区域において接着のない結果を得られることは注意するべきである。しかしながら、これはそこでガラス板内にエッチングされた切り取りルートが、ウェーハ上において切り取られるチップと正確な位置合わせをすることを必要とし、そしてこの解決法は、いずれの場合でも接触端子をむき出しにすることが必要なため、平坦化層のエッチングを免除しない。

図４はこのようにして得られた接着構造の切断線を示す。各々の切り取り区域ＺＤ_nにおいて二つの切断線、すなわち下部の半導体ウェーハの既述の切断線ＬＤ_n、及び上部の板の切断線ＬＨ_nがある。これらの線は双方共に切り取りルート内にあるが、互いに対して横方向に偏位している。ウェーハ１０の切断線ＬＤ_nは既に述べたようにチップＰ_n-1の能動区域ＺＡ_n-1とチップＰ_nの端子ＰＬ_nの間を通る。上部の板４０の切断線ＬＨ_nは端子ＰＬ_nと同じチップＰ_nの能動区域ＺＡ_nの間を通る。線と線の間の間隔は接触端子の幅よりも大きい。

切断線ＬＨ_nに沿った切り取りは上部の板の上面を経由して行なわれ、一方で線ＬＤ_nに沿った切り取りは下部の板の下面を経由して行なわれる。

図５はこの二重切り取り作業からもたらされるチップ（下部の板要素）とガラス板（上部の板要素）の重ねられた構造を示す。透明なウェーハは本質的にチップの上面全体を覆い、切り取り部分に相当する箇所を除いてこの前面に強力に付着する。端子ＰＬ_nはガラス板４０又は平坦化層３０のどちらにも覆われず、完全にアクセス可能である。

チップの端子ＰＬ_nを持たない側（図５のチップの右側）において、ガラス板はチップを越えて延びている。

図６は透明板により保護されたチップの、カプセル化パッケージ・ベース６０への取付けを示す。チップはその下面を介してベース（一般にベース上に備えられる導電性の表面）に接着され、そして導線６２は従来の方法でチップ上の端子ＰＬ_nとベース上に備えられる該当の端子６４の間にワイヤで結合され、後者の端子は基本的にこのように生産される構成要素の外部接続用ピンに接続されている。

図４〜図６に示される例において、切断線は非常に細い切断線の幅（５０μｍ未満）を生じる鋸（又は他の切断器具）により得られると考えられ、いずれの場合も下部の板要素上に常に見えることが要求される接触端子の幅よりも小さい。

図７は下部の板要素上に露出したままであることが要求される部分の幅とほぼ等しい、より大きな幅の鋸歯（又は他の切断器具）を用いることにある別の手順の方法を示す。図７は広い切断線の使用により生じる切り取りの開始を示す。下部の板の細い切断線ＬＤ_nは変更されない。上部の板の広い切断帯ＢＨ_nは一方で図４の場合と同じ切断線ＬＨ_nにより形成され、線ＬＤ_nに対して横方向に偏位している縁を含み、他方で線ＬＤ_nに対して偏位し得るか又はし得ない縁ＬＨ’_nを含む。この場合、切断線ＬＨ_nとＬＨ’_nの間の切断帯ＢＨ_nは、上部の板要素により覆われないままであるべき接触端子と重なる。この解決策の利点は、切り取り後に、見える端子を持たない構成要素の側が第一の板の上部に張り出している第二の板の部分を含まないことである。しかしながら、上部の板の下面（張り出しの下部）と接触を取ることも求められる場合には、張り出しを有することが時には望ましいかも知れないことに注意すべきである。

図８は線ＬＨ’_nが線ＬＤ_nと重ねられる時の、切り取り後に生じる構成要素を示す。

図９は図１ｂに示すようにチップがその二つの対向する側に端子を含む場合の、重ねられたウェーハと板を示す。チップＰ_nの左側において端子はＰＬ１_nで表示され、右側においてＰＬ２_nで表示される。この場合、第一のチップの能動区域を第二のチップの能動区域から分離している全体スペース内に再び延びる、チップＰ_nとチップＰ_n-1の間の切り取りルートＺＤ_nは、チップＰ_n-1の端子ＰＬ２_n-1の上方、及び隣接するチップＰ_n-1の端子ＰＬ１_nの上方の双方に延びる。

チップＰ_nとＰ_n-1の間のウェーハの切断線ＬＤ_nは、チップＰ_n-1の端子ＰＬ２_n-1とチップＰ_nの端子ＰＬ１_nの間の切り取りルートＺＤ_nを通る。

上部の板４０の切り取りを画定するため、今度は二つの別個の平行な切断線である、線ＬＨ１_nと線ＬＨ２_nがそれぞれある。一番目はチップＰ_nの能動区域ＺＡ_nと同じチップの端子ＰＬ１_nの間の切り取りルートを通り、一方で二番目はチップＰ_n-1の端子ＰＬ２_n-1と同じチップの能動区域ＺＡ_n-1の間の、同じ切り取りルートＺＤ_nの中にある。切断線ＬＨ１_nとＬＨ２_nは下部の板の切断線ＬＤ_n又はＬＤ_n+1とはいずれの場合も重ならない。

図３及び４に関する説明にあるように、切り取りルート全体を通じた平坦化層３０の局部的な除去による平坦化作業の後に切り取りルートは形成される。これは最初にルート全体にわたりウェーハの表面に窪みを作り、そして二番目に接触端子をむき出しにする。分子付着による接着の間、板の殆ど全体はウェーハに強力に付着するが、切り取りルート内では板とウェーハの付着はない。

ウェーハが切り取りルートに沿って切り取られる時、基本的に最初に上端部を介し、次に底部を介して、二重の上端切り取りは同じ切り取りルートの二つの切断線ＬＨ１とＬＨ２の間にある板の部分である、スクラップを発生する。

図１０は切り取り作業後の二要素構造を示す。各チップを覆うガラス板は一辺又は他の辺のいずれの接触端子もカバーせず、そしてそれは右側又は左側のいずれにもチップを越えて延びない。切断線ＬＨ２_n-1及びＬＨ１_nの間にあるガラス板部分から成るスクラップ又は残留物Ｒ_nは切り取り後の清掃作業の間に取り除かれる。ガラスのスクラップは、付着しない切り取りルート内にそれらが全体的に横たわる、二つの切断線の間にある区域から全て来るため、半導体ウェーハに付着しない。

チップが三辺のみに端子を有する場合（図１ｂの場合）、切り取りは列の切り取りルートに関して図４のように行なわれ、行の切り取りルートに関して図９のように行なわれるであろうことが理解されよう。三辺において、ガラス板は端子をアクセス可能なままにするようにチップを越えて突き出ず、一方でそれは第四辺において突き出てもよい。チップが四辺に端子を有する場合、切り取りは行の切り取り方向に関して及び列の切り取り方向に関して図９のように行なわれ、ガラス板はどの辺からもチップを越えて突き出ないであろう。

二つの対向する辺の内の一つに端子がない場合（図１ａ及び図３〜図５の場合）、それはしかしながら図５に現われているのと異なり、ガラス板がチップを越えて突き出ないことが望ましい。この場合、切り取りは図９及び１０と同じタイプ、すなわち残留物Ｒ_nを残しながらの同じ切り取りルートにおけるガラス板の二重切り取りで十分である。図４と比較して、図９の切断線ＬＨ２_n-1と同様にガラス板の第二の切断線が備えられるが、切断線ＬＤ_nと重ねられ、それによって張り出しを除去することが望ましい。

図９及び図１０に示すようにチップが二つの対向する辺に端子を有する場合、上部の板を図７に示すようなやり方で広い切断線で切り取ることもまた可能である。この場合、二つの隣り合った細い切断線ＬＨ１_nとＬＨ２_n-1を持つ代わりに、一つの広い切断線のみが用いられ、その一つの縁は線ＬＨ１_nにより形成され、もう一つの縁は線ＬＨ２_n-1により形成される。図１１は広い切断線での鋸引きから生じる切り取りの開始を示す。切り取りは端子ＰＬ２_n-1とＰＬ１_nの上の材料を同時に取り除く。この切り取りから生じる構成要素は図１０におけるものと同じである。

一般に、切り取りはレーザー又は鋸で行なわれる。それはウェーハ全体にわたって直線状であり、切り取りルートは個々のチップの行と列の間の長手方向の帯であることが望ましい。切り取りは最初に上端又は底部を経由して行なわれ得る。実際に、手順は次のようであってもよい。最初の切り取りは透明板４０の上面を経由して板４０の厚さ又は僅かに少ない厚さに相当する深さにわたって行なわれる。切り取りは半導体ウェーハの下面を経由して、ウェーハ１０の厚さと等しいか又は僅かに少ない厚さに相当する深さにわたって続けられる。板又はウェーハに切断されない厚み部分が残った場合、個々のチップを形成するために、分離は切断線に沿って板及びウェーハを割ることにより完成される。

上記において、板及びウェーハはこれが望ましい接着の方法であるため分子付着により接着されたと考えられた。これは一方で表面の高度な平坦度のため、及び対向するほぼ全面積が互いに直接接触し、狭い切り取りルートのみがそこで直接の接触をしないと言う事実のために付着は強力であり、そして他方で、プロセスは接着材料が半導体ウェーハの表面を汚染する危険性がない故に、極めて清浄なためである。それらの板を接触させる作業には、一般にその後に付着を完成させる焼き鈍し作業が続く。

板４０を切り取る作業の間、切断線がチップの能動区域の上方にあるため、レーザー又は鋸がチップの表面を損傷しないように注意する必要がある。例え接着が分子付着により行なわれても、これが板の中に（図１２のように、例えば深さ数十μｍの）大きな窪みを切り取りルートの上方に設けることが望ましい理由である。切断深さは従って切削工具が半導体ウェーハに達する危険性がないように調整され得る。これは図７及び１１のように、広い切断線を伴う切り取りが用いられるときに特に有利である。

切り取りルート内における付着を防ぐための浅い窪みと、ウェーハ１０の上面が切削工具により損傷を受けることを防ぐための、板４０内のより深い窪みを組み合わせることもまた可能である。より深い窪み８０は従ってガラス板４０の切断線の所で局部的に限定される。図１３は切り取りルート内に二つの深さを有する窪みを伴うガラス板の構成の一例を示す。板４０内に同じ切り取りルートにおいて二つの切断線がある場合、そこには二つの深い窪みがある。その深さは数十μｍであり得る。

窪みは要求深さに応じて写真平板エッチング又は機械加工、あるいはレーザー加工により作られる。上部の板が下部の板の上に置かれるとき、それらの板は窪みが切り取りルートに対して正しく位置するように位置合わせされる。位置合わせは上部の板が透明である場合は特に簡単である。

本発明はこのように透明ガラス板によるイメージセンサの保護の場合において、より詳細に説明されて来た。本発明はまた二つの重ねられた要素から成るあらゆる種類の別の構造にも適用可能である。上部の板４０は可視光線に対する板の透明性が主要パラメータではなく、しかし膨張係数が同じであることが重要であり、そしてまた上部の板に行なわれる処理が下部の板に行なわれる処理と同じ性質であることが重要であろう適用において、ウェーハ１０と同じ材料の板であり得る。

板はまた光ファイバー・ウェーハであってもよい。

放射線学の場合、上部の構造要素はＸ線をイメージセンサ（下部構造要素）により検出可能な光画像へと変換するシンンチレータ構造を有してもよい。このシンンチレータ構造は光ファイバーがセンサの表面に直角に向いている、並置された光ファイバー・ウェーハと組み合わせられてもよい。この光ファイバー・ウェーハはそのときシンンチレータの材料の層で覆われる。

ガラス板は計画される用途に応じて、溶融シリカ又は他の材料の板に置き換えられ得る。圧電材料は例えば圧電応用のために提供され得る。

ウェーハ上の個々のチップ用の二つの接触端子構成における、上から見たシリコンウェーハを示す。 シリコンウェーハの横断面の拡大視図である。 分子付着により接着されたウェーハと透明ガラス板の重ね合わされた組立品を示す。 重ね合わされた組立品の上部及び下部の切断線を示す。 切り取りから生じた個々の重ね合わされた構造を示す。 構造とパッケージの間の電気接続を有する、パッケージ上の構造の取付けを示す。 接触端子を包括する広い切断線を有する上部の板の切り取りを示す。 そこから生じる個々の重ね合わされた構造を示す。 電子チップがチップの二つの反対側に接触端子を有する場合の、対応する切断線を有する半導体ウェーハと保護板の重ね合わされた組立品を示す。 図７の組立品の切り取りから生じた個々の構造を示す。 広い切断線を有する横断面を示す。 上部の板における窪みにより画定される切り取りルートを有する二つの板を示す。 二つの深さレベルを有する窪みにより画定される切り取りルートを有する二つの板を示す。

Claims (11)

1. 共に接着された二つの重ね合わされた要素から成る構造の集合的な製作のための方法であって、
   その内の一つが、第二の板に属する第二要素がそこに接着されるべき第一要素の配列を含む二つの板（１０、４０）から出発し、第一の板は絶縁保護層により保護された電子回路素子を含み、方法は次の：
   ― 第二の板（４０）の下面が第一の板（１０）の上面と、それぞれの表面の主要部分にわたって接着さるが、第一の板の絶縁保護層におけるエッチングの窪みにより形成された「切り取りルート」（ＺＤ_n）と呼ばれる区域は接着せず、そして
   ― これらの板が、下部の板要素及び上部の板要素を含む二つの重ねられた要素から成る個々の構造に切り取られる、
   作業を備え、切り取り作業が、少なくとも切り取りルート（ＺＤ_n）に沿って通る第一の切断線（ＬＨ_n；ＬＨ１_n）に沿って、上面側を経由した第二の板（４０）の要素の切り取り、及び同じ切り取りルートに沿って通るが、第一の切断線とは重ならない第二の切断線（ＬＤ_n）に沿って、下側を経由した第二の板の要素の下方に位置する第一の板（１０）の要素の切り取りを含み、二つの切断線の間にある下方の板要素の一部分が上部の板要素によって覆われないようにする方法。
2. 切り取り作業が、同じ切り取りルート（ＺＤ_n）を通るが、第一及び第二の切断線と重ならい第三の切断線（ＬＨ２_n-1）に沿って上側を経由した第二の板の切り取りを含み、第一と第三の切断線の間にある部分が、板の切り取りから生じる、二要素の重なる構造の部分を形成しないスクラップ（Ｒ_n）を構成することを特徴とする請求項１に記載の方法。
3. 第二の板の切り取りが第一の板の切り取り幅よりも大きい切断線の幅で行なわれ、より広い切断線の一つの縁が、第一の板の切断線と重ならない第二の板の切断線を構成することを特徴とする請求項１に記載の方法。
4. 下部の板要素が集積回路チップであり、上部の板要素により覆われない下部の板要素の部分が、チップに形成された電子回路へのアクセス用の少なくとも一つの電気接点（ＰＬ_n）を含み、この接点が下部の板要素の上面に位置することを特徴とする請求項１〜３のいずれか一項に記載の方法。
5. ウェーハ同士の互いの接着が直接の接着、特に第一の板の平坦な上面と第二の板の平坦な下面の間の分子付着であり、窪みが局部的に付着を防止することを特徴とする請求項１〜４のいずれか一項に記載の方法。
6. 上部の板要素が下部の板要素を保護するための要素であることを特徴とする請求項１〜５のいずれか一項に記載の方法。
7. 上部の板が透明板、特にガラス又は溶融シリカの板であることを特徴とする請求項１〜６のいずれか一項に記載の方法。
8. 上部の板が個々の光学素子の配列を含み、各光学素子が下部の板に形成されたそれぞれの集積回路チップに対応することを特徴とする請求項１〜７のいずれか一項に記載の方法。
9. 下部の板要素がイメージセンサ又は画像ディスプレイであり、上部の板要素がこのセンサと組み合わされた光学構造であることを特徴とする請求項８に記載の方法。
10. 二つの重ねられた要素から成る構造が放射線のイメージセンサであり、上部の板要素が、ファイバー・ウェーハ及び／又は、Ｘ線をイメージセンサにより検出できる光画像に変換するシンチレータ構造を含むことを特徴とする請求項９に記載の方法。
11. 二つの重ねられた要素から成る構造が、電子的機能と機械的及び／又は光学的機能を組み合わせるＭＥＭＳ又はＭＯＥＭＳタイプの微細加工構造であることを特徴とする請求項１〜１０のいずれか一項に記載の方法。

Images