CN100541766C - 由叠置元件组成的微结构的集体性制造过程 - Google Patents

由叠置元件组成的微结构的集体性制造过程 Download PDF

Info

Publication number
CN100541766C
CN100541766C CNB2005800465934A CN200580046593A CN100541766C CN 100541766 C CN100541766 C CN 100541766C CN B2005800465934 A CNB2005800465934 A CN B2005800465934A CN 200580046593 A CN200580046593 A CN 200580046593A CN 100541766 C CN100541766 C CN 100541766C
Authority
CN
China
Prior art keywords
cut
flat board
flat
chip
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800465934A
Other languages
English (en)
Other versions
CN101124673A (zh
Inventor
P·罗默沃
B·阿斯帕尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spy encourages Da Yituwei semiconductors limited liability company
Soitec SA
Original Assignee
e2v Semiconductors SAS
Tracit Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS, Tracit Technologies SA filed Critical e2v Semiconductors SAS
Publication of CN101124673A publication Critical patent/CN101124673A/zh
Application granted granted Critical
Publication of CN100541766C publication Critical patent/CN100541766C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及叠置微结构，例如集成电路和保护覆盖层，的集体性制造。集体性地制造单个结构，每个单个结构都包含叠置的第一和第二元件。第一元件(例如，集成电路芯片)在第一平板(10)上制造，第二元件(例如，透明覆盖层)在第二平板(40)上制造。两个平板在其相向表面的主要部分上相互粘接，但是不存在粘附的特定区域(ZDn)中不进行粘接。随后，沿着穿过没有粘附的区域的不同的并行切割线(LH1n，LH2n，LDn)，一方面经由上方另一方面经由下方切割所述单个结构，从而在切割之后，第二元件保留有未被第二元件遮盖的表面部分(这些部分位于平行切割线之间)。因此，连接触点(PLn)在该处可以保持可以被接触。本发明可以应用于被玻璃平板覆盖的图像传感器或者显示器的制造，但是更广泛地应用于所有类型的微型机器结构(MEMS，MOEMS)。

Description

由叠置元件组成的微结构的集体性制造过程
技术领域
本发明整体涉及叠置粘接的微结构的集体性制造，尤其应用于集成电路的制造，并且可扩展至采用与集成电路采用的工艺相类似的集体性工艺所制造的微型机器结构。这些微型机器结构在其结合了电和机械功能(例如压力微传感器，加速度微传感器等)时称为MEMS，在其结合了电和光学功能(图像传感器，显示器)时称为MOEMS。
背景技术
为了仅仅通过举例而使得本发明更加清楚的理解，将更精确地描述制造电子图像传感器的应用。电子图像传感器通常用于例如形成数字相机的核心部件。其将投影至其检测表面的图像转换为电子信号。
传统上，图像传感器是在硅衬底上形成的单片电子集成电路。在该衬底的表面上，一方面形成光检测器矩阵，另一方面还形成称为“驱动器”的外围电子电路。驱动器用于驱动该矩阵以及提取并处理电子信号，该电子信号由矩阵输出并且以电子形式表示物镜投影于该矩阵上的图像。
因此，该单片集成电路用于在相机中与投影光学系统(一个透镜或几个叠置的透镜)组合，该投影光学系统将待检测的图像投影至该矩阵的光敏表面上。该投射光学系统可以形成传感器的一部分，即，其可以与位于其上表面前面的传感器集成在一起，或者其可以是独立的并形成相机的一部分。然而，即使其是独立的，在传感器本身上提供另外一种光学元件，例如在传感器制造过程中直接安放在传感器上的透明保护晶片或者光学滤光器，也是非常有用的。这不仅仅可以用于可见光范围内的摄影，也可以用于例如X射线成像领域，在该情况下，最好在传感器的制造过程中将闪烁器物质的晶片以及光学上的在闪烁器与光检测器矩阵之间的纤维光学晶片安放在传感器上。
因此，可以给出多个示例，其中，有用的是将具有电子功能的集成电路与机械或光学结构相结合，该机械或光学结构在最初并没有形成与实际集成电路相同的衬底的一部分，而是在其制造过程中必须附着于该衬底。最简单的示例是在图像传感器上的透明晶片，将继续针对此简单情形进行解释，尽管本发明能够应用于上面提及的其他结构(透镜，纤维晶片等)，或者甚至于是简单的保护覆盖层(不管透明与否)，或者电子电路板的叠置。将会看到的是，将保护平板或者另一个结构转移至集成电路上迄今为止仍然存在很多问题，并且本发明的目的是解决这些问题。
传统上，集成电路的制造是从硅晶片开始集体性地执行的。通过连续操作，即层的沉积、这些层的光刻以及化学蚀刻或离子蚀刻，可以在该晶片上形成按照行和列的阵列排列的大量相同的单个集成电路。接下来，将该晶片切割成单个的“芯片”，其每一个都对应于单个的集成电路。随后将每个芯片安放在单个封装中。
当必须将透明玻璃平板附着至集成电路的前表面上时，在将该集成电路安放在其单个的封装中之前，首先要将该平板切割为期望的尺寸(比芯片自身的尺寸稍小)，然后将其粘接至所述芯片的上表面。以下，术语芯片或衬底的“上表面”或“前表面”指的是这种表面：即，在该表面上通过连续的沉积和蚀刻操作形成了构成图像传感器电子功能的电路部件。在这些部件中，存在多个触点，用于与传感器外部进行电连接、控制传感器以及接收表示图像的信号。这些触点位于所述芯片的外围并且必须保持是可接触到的，以便能够被焊接至封装上的连接管脚。这就是为什么要将透明玻璃平板切割为比芯片的表面更小的尺寸-芯片外围的触点必须不会被玻璃平板所遮盖。
此制造技术意味着透明晶片必须单个地粘接至每个芯片。因此该粘接步骤并不是用于由多个芯片组成的整个晶片的集体性步骤。为了减少制造成本，则希望该步骤是集体性步骤。另外，如果该粘接步骤在切割之前集体性地实行，则该透明平板能够保护芯片免受由切割操作造成的灰尘污染，这和粘接仅发生在切割之后的情况是不同的。
然而，集体性制造技术遇到了基本困难：如果将玻璃平板粘结至晶片，则此玻璃平板将覆盖所有的芯片，即，不仅覆盖光敏矩阵及其驱动器，而且还覆盖所述触点，因此难以接触到它们。
解决此困难的集体性制造技术已经提出。因此，美国专利6040235提出了一项技术，其在于：在粘接了透明平板之后制造具有倾斜侧壁的沟渠，该侧壁切割触点，随后将金属沉积在该沟渠中并与触点的切割部分相接触。该沟渠中沉积的金属最高可以达到所述平板的上表面，以形成可接触到的新触点。此技术比较复杂——其使用在微电子技术中不常用工艺步骤，并且构造在沟渠内的触点并不容易。
另一项技术在于：将触点布置为位于芯片的后表面上，而所述触点仍然通过半导体晶片的厚度而连接至在芯片的前表面上所形成的电路。此技术已经具体应用于具有薄半导体衬底的图像传感器。然而，将触点从衬底(在其表面上生成所有的集成电路元件)的前表面转移至后表面是困难的并且一方面需要深度蚀刻而另一方面需要在衬底两侧都进行沉积和蚀刻处理，这不是所希望的。
在微型机器化的机电传感器(例如加速度计)的特定领域中，已经提出了用于粘接两个硅晶片的各种粘接技术，例如美国专利5668033。然而，这些技术十分复杂，因为这些技术需要在将两个晶片接触之前对这两个晶片形成特定纹理。
因此，存在从晶片开始进行芯片的更为简单的集体性制造的需求，该需求允许将平板集体性地粘接至晶片的前表面，而同时允许在将晶片切分为多个芯片之后经由传感器的前表面电接触至传感器的电触点。
发明内容
总之，本发明提出了一种用于单个结构的集体性制造的工艺，其中每个所述单个结构都包含第一和第二叠置元件。所述第一元件制造在第一集体性结构上，所述第二元件制造在第二集体性结构上。所述集体性结构在其相对的表面的主要部分上粘接在一起，但是其表面是预先制造的，以便形成没有粘接的受限区域。然后，通过一方面从上方、另一方面从下方沿着不同的并行切割线进行切割并且穿过所述没有粘接的区域，来切割所述单个结构，从而使得在所述第一元件被切割之后，表面部分(位于所述平行切割线之间的部分)不会被剩余的第二元件所遮盖。
更精确地，本发明提供了一种用于由两个粘接在一起的叠置元件组成的结构的集体性制造的工艺，所述工艺开始于两个平板，其中一个包括第一元件的阵列，属于第二平板的第二元件必须粘接至所述第一元件，所述第一平板包括受到隔离保护层保护的电子电路元件，所述工艺包含以下操作：
-所述第二平板的下表面粘接至所述第一平板的上表面，所述粘接发生在它们各自表面的主要部分上，但是不粘接被称为“切割路径”的区域，所述“切割路径”是通过在所述第一平板的隔离保护层中蚀刻出缺口(indentation)而形成的；以及
-将所述平板切割为多个单个结构，所述单个结构包含两个叠置元件，包括下平板元件和上平板元件，所述切割操作至少包括：沿着穿过切割路径的第一切割线，经由所述第二平板的元件的顶部对所述第二平板的元件进行切割，以及沿着穿过同一切割路径但与所述第一切割路径不重叠的第二切割线，经由底部对位于所述第二平板的元件之下的所述第一平板的元件进行切割，从而使得下平板元件的、位于两条切割线之间的部分不会被粘接至所述第一元件的上平板元件所覆盖。
术语“上平板”和“下平板”或者“上表面”和“下表面”并不暗示这些平板或这些平面的特殊功能性，这些平板或平面可以是活动的或非活动的。
从而，所述下平板元件可以包括在其上表面上和该暴露部分中的用于接入所述结构的一个电触点(或几个触点)，两条切割线之间的横向间距比该触点的宽度更大(通常集成电路上的触点宽度是几十微米而切割线之间的横向间隔可以至少有一百微米)大的。如果所述下平板元件是集成电路芯片，则所述触点位于该芯片的前表面上，即，在其上执行沉积和蚀刻操作以形成芯片的电子电路的表面。
所述第一平板元件可以是具有任意电子功能的集成电子电路。由两个叠置元件组成的所述结构是纯粹的电子或光电子结构或者是具有机械和电子功能(MEMS)或光学功能(MOEMS)的微型机器结构。所述第二平板的元件可以是将要与所述第一平板的元件相结合的光学元件，即，简单的透明保护晶片或者具有更多复杂功能(滤光、颜色滤光器嵌镶幕(mosaics)、透镜、微透镜阵列、纤维光学晶片、带有或不带有用于X射线成像的纤维晶片的闪烁器结构、等等)的晶片。
在包含被单个光学结构所覆盖的集成电路芯片的图像传感器或图像显示器的制造过程中，需要理解的是，所述第一元件是所述传感器或显示器芯片，所述第一平板是半导体晶片，在其上形成了按照行和列排列相同芯片的阵列，所述第二平板可以是简单的透明平板，不一定包括蚀刻的部件，或者正如稍后将要看到的那样，所述第二平板可以包括蚀刻的单个部件，所述单个部件按照与所述半导体晶片的芯片相同的行列周期进行排列。
通常，所述切割路径宽度为几微米，触点宽度为几十微米，所述芯片的边有几毫米，通常是五到十毫米。
所述粘接可以是附带粘接物质(粘合剂，黄铜)的粘接或没有粘接物质的粘接。具体而言，使用采用在两个高度平坦的、干净的并且低粗糙度的表面之间的简单分子粘接的直接粘接是非常有益的。如果所述表面是高度平坦的并且面积很大，则平板之间的粘接力是很大的，尤其是在退火操作之后。在该情况下，未粘接的区域是通过其中一个(或两个)平板的表面中的缺口而简单地形成的。第一和第二平板上的表面几乎在任何地方都相接触，但是在缺口中不接触，从而使得平板之间的粘附发生在除了缺口中的区域之外的所有地方。所述粘接也可以通过热粘接，阳极粘接，熔融粘接等执行。
沿着切割路径的所述切割原则上由机械锯执行，但是其也可以使用激光、化学蚀刻、等离子蚀刻、电气放电加工等进行切割。
对于每个切割路径，对所述第一平板的切割原则上发生在沿着穿过两行芯片之间的切割路径的一条精确切割线上。该切割线的宽度，即锯条的宽度(如果是用锯来进行切割的)是很小的，通常是大约30至50微米宽。
然而，对于所述第二平板有几种可能性：
-沿着穿过两行芯片之间的切割路径的一条精确切割线进行切割，此线并行于(但不与之重叠)所述第一平板的切割线；
-或者，沿着穿过两行芯片之间的切割路径的两条并行精确切割线进行切割，这两条线并行于所述第一芯片的切割线但其中至少一条不与所述第一芯片的切割线重叠；在该第二种情况下，位于所述第二平板的两条切割线之间的那一部分是小片(scrap)，其被移除并且不形成由两个叠置元件所组成的最终结构的一部分；
-或者，采用宽度比所述第一平板的精确切割线宽度更大的巨大的切口(kerf)宽度进行对所述第二平板的切割。在此情况下，根据本发明，此切口被认为至少具有一条相对于所述第一平板的切割线水平偏移的边缘，并且该边缘构成所述第二平板切割线并且不与所述第一平板切割线相重叠。在此还有，在切割之后，所述第一平板元件包括不被与其粘接的第二平板元件所覆盖的部分。此暴露部分包含至少一个外部连接触点。
附图说明
在参考附图阅读了以下的详细描述后本发明的其他特征将变得现而易见，在附图中：
图1示出了在用于晶片上单个芯片的两种触点配置中，从上方观察的硅晶片；
图2用截面图示出了放大后的硅晶片；
图3示出了通过分子粘合而粘接的晶片和透明玻璃平板的叠置组装；
图4示出了所述叠置组装的上下切割线；
图5示出了由切割生成的单个的叠置结构；
图6示出了将该结构安放在封装中，并且在该结构与该封装之间具有电连接；
图7示出了采用覆盖触点的宽切口的上平板的切割；
图8示出了由此生成的单个叠置结构；
图9示出了在电子芯片具有在该芯片的两个对立边上的触点的情况下，采用相应切割线的半导体晶片和保护平板的叠置组装；
图10示出了由切割图7中的组装而产生的单个结构；
图11示出了采用宽切口的横截面；
图12示出了两个平板，其具有由上平板中的缺口所形成的切割路径；以及
图13示出了两个平板，其具有具有两个深度等级的凹槽所形成的切割路径。
具体实施方式
将针对简单示例详细描述本发明，该示例是由被透明玻璃平板覆盖的硅芯片所形成的图像传感器，所述玻璃平板保留芯片上的触点可以被接触，从而允许芯片和传感器外部之间的电连接。然而，本发明不限于此具体示例。
该工艺由半导体晶片(原则上是单晶硅晶片)开始，在该晶片上采用传统沉积和光蚀刻工艺制造出按照行和列的相同芯片的阵列，每个芯片都对应于相应的图像传感器。下标n分配给阵列中第n行的芯片，下标n-1分配给在一侧的相邻芯片，而下标n+1分配给在另一侧的相邻芯片。每个芯片Pn都具有活动区域ZAn，其包括光敏元件矩阵和相关的电子驱动器。导电触点PLn位于此活动区域外围并且位于此活动区域的外侧，随后，在将晶片切割为单个芯片之后并且在将芯片封装在保护封装过程中，将导电触点PLn连接至该封装上的引出线。触点和外部引出线之间的连接通常由金线或铝线形成，其一端焊接至触点而另一端焊接至封装。
当然，在此造成的在活动区域和包含触点的区域之间的区别并不一定意味着活动区域之外没有活动元件。此区别仅仅是用来区分包含外部连接触点的区域和不包含外部连接触点的区域，包含触点的区域位于不包含触点的区域的外围。
触点可以沿着芯片的一个或几个边布置。在图1A中，触点仅沿着芯片的两个相邻的边布置，而并不是布置在两个对立边上。在图1B中，触点至少位于芯片的两个对立边上，从而使得芯片Pn上的触点PL1n沿着将芯片Pn与芯片Pn-1分离的边而面向芯片Pn-1上的触点，并且采用同样的方式，在对立的边上，芯片Pn上的点PL2n沿着将芯片Pn与芯片Pn+1分离的边而面向芯片Pn+1上的触点。作为示例，图1b示出了在芯片的三个边上的触点。该制造工艺取决于触点的排列，正如稍后将要看到的那样。
图2以放大视图示出了穿过具有并列放置的芯片的硅晶片10的横截面，所述芯片仅在一边或两个相邻的边上具有触点，而不是在两个对立边上。如图1所示，相邻芯片被标记为Pn-1，Pn，Pn+1，芯片Pn的活动区域被标记为ZAn。位于活动区域外的触点PLn已经被示意性地示出。当然，活动区域的部件的细节没有示出。这些部件可以包含成百上千的电路元件，这些电路元件基本上是采用在晶体前表面(在图2中位于上部的上表面)上沉积绝缘层、半导体层和导电层以及这些层的光蚀刻的传统操作而产生的。为简化表述，每个活动区域的电路在图2中通过相应的矩形50示意性地示出。
在传感器被制造之后，可以在晶片的表面上执行称为“平面化”的操作。这是因为对于各种导电层、绝缘层或半导体层的沉积和蚀刻已经造成了晶片上的凹凸(图2中看不到)，并且优选的是尽可能消除该凹凸，以便最终获得的晶片表面在其表面主要部分上尽可能地平坦。在实际中，该平面化操作基本上在于：用厚度为几微米的保护层30(普遍由硅石构成)覆盖晶片，保护层30填充所述凹凸的凹陷处，然后，对该层进行均匀蚀刻，以便将其仅仅保留所期望的厚度，选择该厚度以便为传感器提供用以防止外部环境影响的足够的保护。平面化不是必须的，但是通常在晶片的表面上使用绝缘层(例如30)并且以后将会将该层称为“平面化层”。
传统上，在平面化操作之前或之后，在层30上制造孔洞，以便至少暴露触点的中心并且令其在随后焊接导线的过程中是可接触的。然而，在本发明中，将制造更宽的孔洞，不仅覆盖了触点而且还覆盖了与触点相邻的区域。更精确地，这些孔洞扩展至将被称为“切割路径”的区域的整个宽度，并占据了将芯片Pn的活动区域ZAn与相邻芯片的活动区域ZAn-1或ZAn+1相分离的间隔。芯片Pn-1和Pn之间的切割路径被标记为ZDn。
图2中的虚线表示切割线LDn、LDn+1、LDn+2，沿着这些切割线切割晶片，以便将其分割为单个的芯片。图2中的切口厚度被认为可以忽略不计。在实际中，其宽度通常是30至50微米。切割线LDn在芯片Pn的触点PLn和邻接芯片PLn-1的活动区域之间穿过切割路径ZDn。这些切割线应该被想像为沿着切割路径前移的垂直锯的线刃。在实际中，切割路径是位于规则阵列中芯片的行之间和列之间的垂直带。
将平面化层从切割路径中完全移除。
因此，图2示出的阶段中所制造的晶片包括芯片、触点、活动区域以及位于相邻芯片的活动区域之间的切割路径。活动区域由平坦的保护层所覆盖。切割路径覆盖了触点，并且通过局部移除平面化层30来对其进行清除，以便露出触点。后续的切割平面将在一个芯片的触点与相邻芯片的活动区域之间穿过切割路径。
图3示出了制造的下一步骤。为了保护芯片或者是为了提供另一种光学功能，用与此保护功能或此光学功能相对应的平板覆盖晶片。在此例中，这是简单的有统一厚度的透明玻璃平板40，但是需要理解的是，可以将平板制造为具有与在半导体表面上制造芯片模式相对应的功能模式(比如光学功能)。平板的厚度例如是1mm数量级。
玻璃平板40的下表面和晶片10的上表面是极度平坦的并且可通过分子粘附直接相互粘接。通过分子粘附相粘接是有利的，因为其不需要额外的粘接物质，额外的粘接物质会造成在切割路径中尤其是在触点上溢出的风险，并且不能够承受高于200摄氏度的温度。粘附实际上发生在这些表面的全部区域，但是切割路径ZD中没有粘附，其原因是由于它们相对于平面化层30的表面而被刻印，因此它们没有接触到平板。在此阶段，需要注意的是，还可以在玻璃平板中而不是硅晶片中提供缺口，并且是在相同区域中，即切割路径中，并且获得相同结果，即，在区域中没有粘附。然而，这则需要在玻璃平板中蚀刻切割路径并使其与将要在晶片上切割的芯片之间准确地对齐，并且此解决方案没有省略蚀刻平面化层的步骤，因为在任何情况下都有必要露出触点。
图4示出了由此获得的粘接结构的切割线。在每个切割区域ZDn中有两条切割线，已经提到的在下半导体晶片上的切割线LDn，以及在上平板上的切割线LHn。这些线都位于切割路径中，但是其相互之间横向偏移。晶片10的切割线LDn，如提到的那样，在芯片Pn-1的活动区域ZAn-1与芯片Pn的触点PLn之间穿过。上平板40的切割线LHn在触点PLn与同一芯片Pn的活动区域ZAn之间穿过。线之间的间隔比触点的宽度大。
沿着切割线LHn的切割经由上平板的上表面执行，而沿着线LDn的切割经由下平板的下平面执行。
图5示出了由该双切割操作所产生的芯片(下平板元件)和玻璃平板(上平板元件)的叠置结构。透明晶片基本上覆盖了芯片的整个上表面并且强烈粘附于该整个表面，除了在与切割部分相对应的部分。触点PLn是完全可接触到的，没有被玻璃平板40或平面化层30遮盖。
在芯片的没有触点PLn(图5中芯片的右侧)的另一边，玻璃平板扩展至超出芯片。
图6示出了将芯片安装在封装基座60上，芯片受到其透明平板的保护。芯片通过其下表面粘接至基座(通常是粘接至基座上的导电表面)上，并且在芯片上的触点PLn和基座上的相应触点64之间的导线62是传统的线连接，触点64原则上连接至管脚，用于由此产生的组件进行外部连接。
在图4至图6示出的示例中，切割线被认为是采用锯(或另一种切割工具)获得的，其能够造成非常精确的切口宽度(小于50微米)并且在任何情况下切口宽度都比触点宽度小，期望的是使得触点在下平板元件上保持可见性。
图7示出了另一种处理方法，其包括使用更大宽度锯刃(或另一种切割工具)中，其宽度大约等于在下平板元件上希望保持暴露的部分的宽度。图7示出了通过使用宽切口而得到的切割初始化情况。下平板的精确切割线LDn没有改变。上平板的宽切割带包括：在一侧是由与图4的情况中相同的切割线LHn所形成的边缘，并且该边缘相对于线LDn横向偏移，在另一侧是边缘LH’n，其可以相对于线LDn偏移或者不偏移。在此情况下，在切割线LHn和LH’n之间的切割带BHn覆盖了触点，触点必须保持不被上平板元件所覆盖。此解决方案的优点是，在切割之后，组件的不具有可见触点的边不包括第二平板的在第一平板上方突出的部分。然而，需要注意的是，有时，如果还希望与上平板的下表面相接触(在突出下方)，则优选地是具有该突出。
图8示出了当线LH’n与线LDn重叠时，切割之后所产生的组件。
图9示出了在芯片包含在其两个对立边上的触点的情况下(即图1b所示)叠置的晶片和平板。在芯片Pn的左侧的触点被标记为PL1n而右侧的触点标记为PL2n。在此情况下，芯片Pn和芯片Pn-1之间的切割路径ZDn再次扩展至分离第一芯片的活动区域和第二芯片的活动区域的整个间隔，扩展至芯片Pn-1的触点PL2n-1上方和相邻芯片Pn-1的触点PL1n上方。
在芯片Pn和Pn-1之间的晶片切割线LDn穿过在芯片Pn-1的触点PL2n-1与芯片Pn的触点PL1n之间的切割路径ZDn。
为了形成上平板40的切割，此次有两条不同的平行切割线，分别是线LH1n和LH2n。前者穿过在芯片Pn的活动区域ZAn和同一芯片的触点PL1n之间的切割路径，而后者位于在芯片Pn-1的触点PL2n-1与同一芯片的活动区域ZAn-1之间的同一切割路径ZDn。切割线LH1n和LH2n在两种情况下都不会与下平板的切割线LDn或LDn+1相重叠。
如同在联系图3和4的解释中一样，切割路径是在平面化操作之后，通过在整个切割路径上局部移除平面化层30而形成的。这首先是在整个路径上形成在晶片表面中的缺口，然后裸露出触点。在通过分子粘附的粘接过程中，几乎整个平板都强烈依附于晶片，但是在切割路径中平板和晶片之间没有粘附。
当已经沿着切割路径原则上首先经由顶部然后经由底部切割了晶片时，该双顶部切割产生小片，其是平板的位于同一切割路径中的两条切割线LH1和LH2之间的部分。
图10示出了在切割操作之后的双元件结构。覆盖每个芯片的玻璃平板不覆盖触点，不论在一边或在另一边上，并且其不会在左侧或右侧延伸超出芯片。在切割之后，由位于切割线LH2n-1和LH1n之间的玻璃平板部分所构成的小片或者残余Rn在清洗操作过程中被移除，玻璃小片并不粘附于半导体晶片，因为其完全来自位于两条切割线之间的区域，这两条切割线本身完全存在于非粘附的切割路径中。
如果芯片仅在三条边上有触点(图1b中的情况)，则将会理解的是，对于列切割路径将按照图4中那样执行切割而对于行切割路径将按照图9中那样执行切割。在三条边上，玻璃平板不突出至芯片之外，以便使得触点可接触，而在第四条边上，玻璃平板可以从芯片突出。如果芯片在四条边上都有触点，则对于行切割方向和列切割方向切割都将按照图9中那样执行切割，并且玻璃平板将不在任何一条边上突出至芯片之外。
当两条对立边中的一条边上没有触点时(图1a和图3以及图5中的情况)，则也可以希望玻璃平板不突出至芯片之外，不像图5中出现的那样。在此情况下，按照与图9和10中的类型相同的情况进行切割就足够了，即，在同一切割路径中对玻璃平面进行双切割，留下残余Rn。与图4相比，提供了玻璃平板的第二切割线，与图9的切割线LH2n-1类似，但优选地与切割线LDn重叠，从而消除了突出。
如果芯片在两条对立边上均有触点，如图9和图10所示，则也可以采用如图7所示的方式，采用宽切口切割上平板。在此情况下，不是采用两条相邻的精确切割线LH1n和LH2n-1，而是仅仅使用一个宽切口，该宽切口的一个边缘由线LH1n形成而另一边缘由线LH2n-1形成。图11示出了由具有宽切口的锯产生的切割初始化情况。该切割同时移除了触点PL2n-1和PL1n之上的物质。由该切割产生的组件与图10中相同。
通常，所述切割是采用激光器或锯来执行的。其优选地在整个晶片上是线性的，切割路径是单个芯片行和列之间的纵向带。所述切割可以首先经由顶部执行或首先经由底部执行。在实际中，该过程可以如下：第一次切割经由透明平板40的上表面进行，切割深度与平板40的厚度相对应或略小。接着经由半导体晶片的下表面继续进行切割，切割深度与晶片10的厚度相对应或者略小。如果在平板上或晶片上留下了未切割厚度部分，则通过沿着切割线打破平板和晶片来完成分离，以便形成单个芯片。
在前面，平板和晶片被认为是通过分子粘附而粘接在一起的，这也是粘接的优选方法。这是因为，一方面由于表面的高平面性以及相向表面的几乎全部区域都直接相互接触，只有狭窄的切割路径没有直接接触，从而使得粘附非常牢固；另一方面，由于不存在粘接物质污染半导体晶片表面的风险，因此该过程极为纯净。使得两个平板接触的操作之后通常进行退火操作，该操作完成该粘附。
在切割平板40的操作过程中，必须注意激光器或锯不会破坏芯片表面，因为切割线位于芯片的活动部分之上。这就是为什么即使是采用分子粘附执行该粘接，也最好在平板中提供在切割路径之上提供大缺口(例如图12中，例如深度为几十微米)。因此，可以调节切割的深度以便不会存在切割工具到达半导体晶片的危险。这在如图7和11所示的采用宽切口的切割中尤其有用。
还可以将多个浅缺口组合，用于避免在切割路径中的粘附和在平板40中的更深的缺口，并且用于避免晶片10的上表面被切割工具损坏。因此，更深的缺口80位于玻璃平板40的切割线上。图13示出了在一种玻璃平板的配置实例，其具有在切割路径中的两种深度的缺口。如果在平板40中在同一切割路径中有两条切割线，则存在两个深缺口。该深度可以是几十微米。
缺口是通过光刻蚀刻或通过机械加工或激光加工而制造的，取决于想要的深度。当将上平板放置在下平板之上时，两个平板对齐，从而使得缺口相对于切割路径准确放置。如果上平板是透明的，则该对齐尤其简单。
因此，已经详细描述了在采用透明玻璃平板保护图像传感器的情况下的本发明。本发明还可以应用于所有类型的由两个叠置元件组成的其他结构。在平板对于可见光的透明性不是关键参数而重要的是膨胀系数相同并且重要的是对上平板执行的处理与对下平板执行的处理具有相同的特性的情况下，上平板40可以是采用于晶片10相同材料的平板。
所述平板也可以是纤维光学晶片。
在放射学的情况下，上结构元件可以具有闪烁器结构，其将X射线转换为能够被图像传感器(下结构元件)检测到的光学图像。此闪烁器结构可以与并列的纤维光学晶片相组合，在该纤维光学晶片中，光学纤维垂直于传感器的表面。然后，使用闪烁器物质层覆盖此纤维光学晶片。
所述玻璃平板可以由熔凝硅石平板或其他材料所替代，这取决于所希望的应用。例如，可以提高压电材料，以用于压电应用。

Claims (13)

1、一种用于由两个粘接在一起的叠置元件组成的结构的集体性制造的工艺，所述工艺从两个平板(10，40)开始，其中一个包含第一元件的阵列，属于所述第二平板的第二元件必须粘接至所述第一元件，所述第一平板包括由绝缘保护层保护的电子电路元件，所述工艺包含以下操作：
将所述第二平板(40)的下表面粘接至所述第一平板(10)的上表面，所述粘接是在其各自表面的主要部分上进行的，但是不粘接称为“切割路径”(ZDn)的区域，所述“切割路径”是通过在所述第一平板上的绝缘保护层中蚀刻缺口而形成的；以及
将所述平板切割为单个结构，所述单个结构由两个叠置元件组成，包括有下平板元件和上平板元件，所述切割操作至少包括：沿着穿过切割路径(ZDn)的第一切割线(LHn；LH1n)，经由所述第二平板(40)的顶部对所述第二平板(40)的元件进行切割；以及沿着穿过同一切割路径但不与所述第一切割线重叠的第二切割线(LDn)，经由下方，对位于所述第二平板的所述元件的下方的、所述第一平板(10)的元件进行切割，从而使得所述下平板元件的、位于所述两条切割线之间的部分不被所述上平板元件覆盖。
2、如权利要求1所述的工艺，其特征在于，所述切割操作包括：沿着穿过同一切割路径(ZDn)但不与所述第一和第二切割线重叠的第三切割线(LH2n-1)，经由所述第二平板的上表面切割所述第二平板，位于所述第一和第三切割线之间的、组成小片(Rn)的部分没有形成由切割所述平板而获得的所述双元件叠置结构的一部分。
3、如权利要求1所述的工艺，其特征在于，所述第二平板的切割采用宽度比所述第一平板的切割宽度大的切口执行，所述更宽的切口的一个边缘构成所述第二平板的切割线，其与所述第一平板的切割线不重叠。
4、如权利要求1至3中任意一个所述的工艺，其特征在于，所述下平板元件是集成电路芯片，并且所述下平板元件的未被所述上平板元件所遮盖的部分至少包括一个电触点(PLn)，用于接入到在所述芯片上形成的电子电路，所述触点位于所述下平板元件的上表面上。
5、如权利要求1至3中的任意一个所述的工艺，其特征在于，所述晶片的相互之间的粘接是直接粘接，所述缺口防止局部粘附。
6、如权利要求5所述的工艺，其特征在于，所述直接粘接是所述第一平板的平坦上表面与所述第二平板的平坦下表面之间的分子粘附。
7、如权利要求1至3中的任意一个所述的工艺，其特征在于，所述上平板元件是用于保护所述下平板元件的元件。
8、如权利要求1至3中的任意一个所述的工艺，其特征在于，所述上平板是透明平板。
9、如权利要求8所述的工艺，其中，所述透明平板是玻璃平板或熔融硅石平板。
10、如权利要求1至3中的任意一个所述的工艺，其特征在于，所述上平板包括单个光学元件的阵列，每个光学元件都对应于在所述下平板上形成的相应集成电路芯片。
11、如权利要求10所述的工艺，其特征在于，所述下平板元件是图像传感器或图像显示器，所述上平板元件是与所述传感器相关联的光学结构。
12、如权利要求11所述的工艺，其特征在于，包含两个叠置元件的所述结构是放射图像传感器，所述上平板元件包括纤维晶片和/或闪烁器结构，其能将X射线转换为能够被所述图像传感器检测到的光图像。
13、如权利要求1至3中的任意一个所述的工艺，其特征在于，由两个叠置元件组成的所述结构是MEMS或MOEMS类型的微型机器结构，其组合了电子功能与机械和/或光学功能。
CNB2005800465934A 2004-12-15 2005-12-08 由叠置元件组成的微结构的集体性制造过程 Active CN100541766C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0413345A FR2879183B1 (fr) 2004-12-15 2004-12-15 Procede de fabrication collective de microstructures a elements superposes
FR0413345 2004-12-15

Publications (2)

Publication Number Publication Date
CN101124673A CN101124673A (zh) 2008-02-13
CN100541766C true CN100541766C (zh) 2009-09-16

Family

ID=34952598

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800465934A Active CN100541766C (zh) 2004-12-15 2005-12-08 由叠置元件组成的微结构的集体性制造过程

Country Status (9)

Country Link
US (1) US7737000B2 (zh)
EP (1) EP1825510B1 (zh)
JP (1) JP5145593B2 (zh)
KR (1) KR101197502B1 (zh)
CN (1) CN100541766C (zh)
CA (1) CA2587431C (zh)
DE (1) DE602005015483D1 (zh)
FR (1) FR2879183B1 (zh)
WO (1) WO2006063961A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164532B2 (ja) * 2007-11-14 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
US20090127694A1 (en) * 2007-11-14 2009-05-21 Satoshi Noro Semiconductor module and image pickup apparatus
JP2011224931A (ja) * 2010-04-22 2011-11-10 Disco Corp 光デバイスウエーハの加工方法およびレーザー加工装置
KR101217697B1 (ko) * 2010-08-16 2013-01-02 주식회사 이오테크닉스 웨이퍼 가공방법
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
US9105485B2 (en) * 2013-03-08 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods of forming the same
US9449876B2 (en) * 2014-01-17 2016-09-20 Infineon Technologies Ag Singulation of semiconductor dies with contact metallization by electrical discharge machining
US9466638B2 (en) * 2014-10-07 2016-10-11 Terapede Systems Inc. Seemless tiling and high pixel density in a 3D high resolution x-ray sensor with integrated scintillator grid for low noise and high image quality
US10971541B2 (en) * 2017-12-21 2021-04-06 Varex Imaging Corporation Detector architecture using photodetector arrays on thinned substrates
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL108359A (en) 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
JP2000182915A (ja) * 1998-12-16 2000-06-30 Ricoh Co Ltd 半導体装置およびその製造方法
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
FR2803394B1 (fr) * 1999-12-30 2003-04-25 Thomson Tubes Electroniques Systeme de detection d'image radiologique pour generateur de rayons x a balayage
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6407381B1 (en) * 2000-07-05 2002-06-18 Amkor Technology, Inc. Wafer scale image sensor package
US7307775B2 (en) * 2000-12-07 2007-12-11 Texas Instruments Incorporated Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
JP2002329851A (ja) * 2001-05-01 2002-11-15 Canon Inc 撮像モジュールとその製造方法、および撮像モジュールを備えた撮像機器
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
JP4241160B2 (ja) * 2002-04-22 2009-03-18 富士フイルム株式会社 固体撮像装置の製造方法
DE10232190A1 (de) * 2002-07-16 2004-02-05 Austriamicrosystems Ag Verfahren zur Herstellung eines Bauelements mit tiefliegenden Anschlußflächen
JP2004207460A (ja) * 2002-12-25 2004-07-22 Olympus Corp 半導体装置及びその製造方法
JP4180982B2 (ja) * 2003-06-16 2008-11-12 富士通メディアデバイス株式会社 弾性表面波デバイス、そのパッケージ及びその製造方法
JPWO2005062356A1 (ja) * 2003-12-24 2007-07-19 株式会社日立製作所 装置とその製造方法
FR2880128B1 (fr) * 2004-12-29 2007-02-02 Commissariat Energie Atomique Accelerometre micro-usine a peignes capacitifs

Also Published As

Publication number Publication date
US20090275152A1 (en) 2009-11-05
EP1825510B1 (fr) 2009-07-15
CA2587431C (fr) 2014-06-10
FR2879183B1 (fr) 2007-04-27
JP5145593B2 (ja) 2013-02-20
WO2006063961A1 (fr) 2006-06-22
KR20070110831A (ko) 2007-11-20
FR2879183A1 (fr) 2006-06-16
KR101197502B1 (ko) 2012-11-09
DE602005015483D1 (de) 2009-08-27
CN101124673A (zh) 2008-02-13
CA2587431A1 (fr) 2006-06-22
US7737000B2 (en) 2010-06-15
EP1825510A1 (fr) 2007-08-29
JP2008523999A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
CN100541766C (zh) 由叠置元件组成的微结构的集体性制造过程
US7728398B2 (en) Micro camera module and method of manufacturing the same
JP4064347B2 (ja) 測色の向上したカラー画像センサ及びその製造方法
TWI614883B (zh) 具有黑色遮罩的晶片尺寸封裝之影像感測器封裝及相關封裝方法
US20180076246A1 (en) Cover-glass-free array camera with individually light-shielded cameras
JP2014239446A (ja) ウエハーレベルカメラモジュール及びその製造方法
CN102203652A (zh) 混合集成光学元件
JP4863214B2 (ja) 薄膜化シリコンからなる電子チップの製造方法
JP2006501641A (ja) 光マイクロシステム及びその形成方法
KR100634072B1 (ko) 전기광학장치의 제조방법, 복수 기판의 분단방법,전기광학장치용 기판 및 전기광학장치
JP2009164302A (ja) イメージセンサ及びその製造方法
TWI650851B (zh) 晶圓級光學模組及其製造方法
US5198069A (en) Method for fabricating buttable epitaxial infrared detector arrays by dimensionally controlled cleaving of single crystal substrates
JP4259979B2 (ja) 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法
TW201545220A (zh) 半導體結構的製造方法
JP6167019B2 (ja) 基板の加工方法、及びそれを用いた液晶表示パネルの製造方法
TW201537734A (zh) 半導體結構的製造方法
JP2007208230A (ja) 貼り合わせ基板のダイシング方法
US11444220B2 (en) Light detection device and method for manufacturing light detection device
KR20180119587A (ko) 반도체 수광 모듈 및 반도체 수광 모듈의 제조 방법
CN107077018A (zh) 晶片级制造和组装液晶的电光学装置的电连接的方法
JP2009047949A (ja) 光学素子の製造方法
JP2009141163A (ja) フォトダイオードアレイ製造方法
CN117897757A (zh) 显示面板、显示装置、拼接显示装置
JP2017228729A (ja) 蓋体、撮像素子収納用パッケージおよび撮像装置ならびに蓋体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SOITEC SILICON ON INSULATOR

Free format text: FORMER OWNER: TRACIT TECHNOLOGIES

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101028

Address after: French St aygulf

Co-patentee after: Soitec Silicon On Insulator

Patentee after: E2V Semiconductors

Address before: French St aygulf

Co-patentee before: Tracit Technologies

Patentee before: E2V Semiconductors

CP01 Change in the name or title of a patent holder

Address after: French St aygulf

Co-patentee after: Soitec Silicon On Insulator

Patentee after: Spy encourages Da Yituwei semiconductors limited liability company

Address before: French St aygulf

Co-patentee before: Soitec Silicon On Insulator

Patentee before: E2V semiconductor company

CP01 Change in the name or title of a patent holder