JP2004207460A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004207460A
JP2004207460A JP2002374300A JP2002374300A JP2004207460A JP 2004207460 A JP2004207460 A JP 2004207460A JP 2002374300 A JP2002374300 A JP 2002374300A JP 2002374300 A JP2002374300 A JP 2002374300A JP 2004207460 A JP2004207460 A JP 2004207460A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
bonding layer
gap
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002374300A
Other languages
English (en)
Other versions
JP2004207460A5 (ja
Inventor
Noriyuki Fujimori
紀幸 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2002374300A priority Critical patent/JP2004207460A/ja
Publication of JP2004207460A publication Critical patent/JP2004207460A/ja
Publication of JP2004207460A5 publication Critical patent/JP2004207460A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】高精度で位置合わせされた2枚の基板からなる小型の半導体装置及びその製造方法を提供する。
【解決手段】イメージセンサ104 を多数配列したイメージセンサアレイ基板からなる第2の基板102 に対して、イメージセンサの接続パッド107 部分を除いて選択的に形成される透明接合層103 を介して、平板ガラス基板からなる第1の基板101 を接合し、選択的に形成された接合層間のギャップ109 部分に沿って、第1の基板を部分的に切断・除去し、更に第1及び第2の基板を切断して2枚の基板個片からなる個々の固体撮像装置を得る。
【選択図】 図12

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置、特に2つの基板を接合して構成される半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
【特許文献1】特開2001−305152号公報
【0003】
近年、半導体技術を応用して超小型センサ、アクチュエータなどを基板上へ一括して製作する技術が開発され、一部実用化されている。しかしながら、素子が超小型であるゆえに、素子の特性を確保するための専用構造・構成が必要となることが多い。例えば、半導体素子が光学的な物理量を検出もしくは操作するような場合、加工、組み立て時に混入するゴミ、ケバ等が光を遮り、もしくは散乱させて問題となり、歩留まりを著しく低下させる原因となるため、従来、半導体素子の検出部もしくは走査部周辺を個別にガラスを用いて封止することが一般的に実施されている。
【0004】
しかしながら、ガラスを用いて半導体素子の検出部を封止する場合、半導体素子を切断後、個別にガラスを搭載する必要があり、その際には、手作業で個別に洗浄、接着剤塗布、位置決め、接合を行うため、非常に多くの時間を要していた。
【0005】
そのため、半導体素子を切断する前に第1及び第2の2つの基板を接合して重要個所である検出部を一括して封止するものの一例として、第2の基板である半導体圧力センサが形成されたシリコン基板の検出部上に、第1の基板であるシリコンキャップを接合するようにした半導体センサの製造方法が、特開2001−305152号公報(特許文献1)に開示されている。
【0006】
一方、部品として完成した後の半導体素子が、そのまま製品として使用されることは少なく、実用化、高機能化のために半導体素子へ別な要素を組み付ける、といったことが一般的である。例えば、市販の半導体撮像素子へは、撮像用光学系が組み付けられることが一般的である。
【0007】
【発明が解決しようとする課題】
しかしながら、特開2001−305152号公報に開示されている従来の半導体センサの製造方法には、次のような課題がある。すなわち、従来の半導体センサの製造方法は、素子を切断する前に、第1及び第2の基板を接合して重要個所である検出部を封止するものであるが、あらかじめ一方の基板(シリコンキャップ)へ窪みを設ける、もしくは貫通加工する必要があり、工程が非常に多くなるのと同時に、加工屑がゴミ、ケバとなって基板へ再付着し、素子の特性に影響することがあった。また、接合時には基板に一定の荷重を加えたり、接合雰囲気を減圧したりするが、基板に対する窪み、貫通領域が多い場合は、割れなどに備え、接合工程における基板の扱いが非常に煩雑となり、基板レベルでの一括処理の利点を損なってしまう場合もあった。
【0008】
また、近年の半導体素子の小型化・高精度化に伴い、組み立てに要求される精度が厳しくなっており、例えば半導体撮像素子であるCCDやCMOS型撮像素子に対しては、画素サイズ、イメージエリアサイズの縮小に伴い、撮像光学系の組み立てにおいて、数μmから数十μmオーダでの半導体撮像素子への位置決めが要求される。したがって、位置決め工程に非常に多くの時間が費やされ、場合によっては専用の装置を導入する必要もあった。
【0009】
本発明は、従来の半導体装置並びにその製造方法における上記問題点を解消するためになされたもので、複数の基板を接合して構成するにあたって、位置決めが容易で且つ高精度な位置決めを可能にすると共に、小型で安価に製造できる半導体装置及びその製造方法を提供することを目的とする。
【0010】
請求項毎に目的を述べると、請求項1〜4に係る発明は、複数の基板を接合して構成する半導体装置において、高精度の位置合わせが行われていると共に、更に、小型化及び高歩留まりの可能な半導体装置を提供することを目的とする。請求項5〜8に係る発明は、各種半導体装置に応用可能な最適な半導体装置を提供することを目的とする。請求項9〜14に係る発明は、接合層の最適な厚みや材質あるいは特性を提供することを目的とする。請求項15及び16に係る発明は、半導体装置の最適な製造方法を提供することを目的とする。請求項17〜19に係る発明は、接合層の最適な形成方法を提供することを目的とする。請求項20に係る発明は、本半導体装置の最適な切断方法を提供することを目的とする。請求項21に係る発明は、本半導体装置に他の部品を高精度に嵌合させて新たな半導体装置を実現することを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するため、請求項1に係る発明は、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板を接合する接合層とを少なくとも有する半導体装置において、前記接合層は選択的に形成され、前記接合層の非形成領域には前記第1の基板と前記第2の基板との間にギャップが形成され、前記第1又は第2の基板のいずれか一方をギャップ領域において切断、除去したことを特徴とするものである。
【0012】
請求項2に係る発明は、請求項1に係る半導体装置において、前記接合層の形成領域は、前記第1の基板及び/又は第2の基板に位置決めされて形成されていることを特徴とするものである。
【0013】
以上のように構成された半導体装置によれば、更に個々の素子領域に分割することにより、小型で第1及び第2の基板の位置合わせが高精度になされていると共に高歩留まりで、2つの基板を接合して形成された半導体素子を容易に実現することができる。
【0014】
請求項3に係る発明は、第1の基板と、第2の基板と、前記第1の基板及び第2の基板を接合する接合層とを少なくとも有する半導体装置において、前記第1の基板と第2の基板の少なくとも一方には凹部が形成され、前記凹部形成領域には前記第1の基板と前記第2の基板との間にギャップが形成され、前記第1又は第2の基板のいずれか一方をギャップ領域において切断、除去したことを特徴とするものである。
【0015】
請求項4に係る発明は、請求項3に係る半導体装置において、前記凹部の形成領域は、第1の基板及び/又は第2の基板に位置決めされていることを特徴とするものである。
【0016】
以上のように、少なくともいずれか一方の基板に凹部を形成することにより、請求項1及び2に係る発明の効果に加えて、ギャップ領域において切断、除去する際に、誤切断を防止でき、高歩留まりを実現できる構成が得られる。
【0017】
請求項5に係る発明は、請求項1〜4のいずれか1項に係る半導体装置において、前記第1もしくは第2の基板の一方は、光学ガラス基板であることを特徴とするものである。
【0018】
請求項6に係る発明は、請求項1〜4のいずれか1項に係る半導体装置において、前記第1もしくは第2の基板の一方は、光学素子アレイ基板であることを特徴とするものである。
【0019】
請求項7に係る発明は、請求項1〜4のいずれか1項に係る半導体装置において、前記第1及び第2の基板は、相互に静電力が作用しあい、少なくとも一方の基板の一部が変形、変位する半導体アクチュエータを構成していることを特徴とするものである。
【0020】
請求項8に係る発明は、請求項1〜4のいずれか1項に係る半導体装置において、前記第1及び第2の基板は、相互に電磁力が作用しあい、少なくとも一方の基板の一部が変形、変位する半導体アクチュエータを構成していることを特徴とするものである。
【0021】
以上のような構成により、本半導体装置を固体撮像装置やアクチュエータなどの種々の半導体装置に応用可能となり、短時間で高精度、更には高歩留まりの各種半導体装置が容易に実現できる。
【0022】
請求項9に係る発明は、請求項1〜8のいずれか1項に係る半導体装置において、接合層及び/又はギャップの厚さは、1μm〜 500μmで形成されていることを特徴とするものである。
【0023】
請求項10に係る発明は、請求項1〜9のいずれか1項に係る半導体装置において、前記接合層は、エポキシ系樹脂で形成されていることを特徴とするものである。
【0024】
請求項11に係る発明は、請求項1〜9のいずれか1項に係る半導体装置において、前記接合層は、紫外線硬化型樹脂で形成されていることを特徴とするものである。
【0025】
請求項12に係る発明は、請求項1〜9のいずれか1項に係る半導体装置において、前記接合層は、低融点ガラスで形成されていることを特徴とするものである。
【0026】
請求項13に係る発明は、請求項1〜12のいずれか1項に係る半導体装置において、前記接合層は、光学的な透過性を有していることを特徴とするものである。
【0027】
請求項14に係る発明は、請求項1〜12のいずれか1項に係る半導体装置において、前記接合層は、光学的な遮光性を有していることを特徴とするものである。
【0028】
以上のように、接合層の厚さ、材質及び特性を規定することにより、半導体装置の信頼性が向上すると共に、所望の特性に応じた最適な接合層を形成でき、各種装置への応用が可能となる。
【0029】
請求項15に係る発明は、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板を接合する接合層とを少なくとも有する半導体装置の製造方法において、前記接合層を選択的に形成する工程と、前記接合層の非形成領域にギャップを形成して前記第1の基板と前記第2の基板とを接合する工程と、前記第1の基板あるいは前記第2の基板のいずれか一方を前記ギャップ領域において切断、除去する工程とを少なくとも備えていることを特徴とするものである。
【0030】
請求項16に係る発明は、第1の基板と、第2の基板と、前記第1の基板及び前記第2の基板を接合する接合層とを少なくとも有する半導体装置の製造方法において、前記記第1の基板あるいは前記第2の基板の少なくとも一方に凹部を形成する工程と、該凹部形成領域にギャップを形成して前記第1の基板と前記第2の基板とを接合する工程と、前記第1の基板あるいは第2の基板のいずれか一方を前記ギャップ領域において切断、除去する工程とを少なくとも備えていることを特徴とするものである。
【0031】
以上のような製造方法により、基板レベルで一括して製造、組み立てるため、高精度に位置合わせを行いながら、高歩留まりで容易に且つ安価に、2つの基板を接合して形成する半導体装置を製造することができる。
【0032】
請求項17に係る発明は、請求項15又は16に係る半導体装置の製造方法において、前記接合層は、フォトリソグラフィーによって選択的に形成することを特徴とするものである。
【0033】
請求項18に係る発明は、請求項15又は16に係る半導体装置の製造方法において、前記接合層は、印刷によって選択的に形成することを特徴とするものである。
【0034】
請求項19に係る発明は、請求項15又は16に係る半導体装置の製造方法において、前記接合層は、インクジェットプリント技術によって選択的に形成することを特徴とするものである。
【0035】
以上のような接合層の製造方法により、接合層の寸法あるいは位置等が高精度に形成できると共に、耐湿性が高く、信頼性の向上した半導体装置が実現できる。
【0036】
請求項20に係る発明は、請求項15又は16に係る半導体装置の製造方法において、前記切断、除去工程は、第1の基板あるいは第2の基板のいずれかを基準として位置決めされて行われることを特徴とするものである。
【0037】
このような切断・除去方法により、半導体基板を短時間で高精度に切断でき、高歩留まりで高精度な半導体装置が得られる。
【0038】
請求項21に係る発明は、請求項1〜14のいずれか1項に係る半導体装置において、前記ギャップ領域において切断、除去された第1もしくは第2の基板を基準として、前記切断、除去された第1もしくは第2の基板に他の部品を嵌合したことを特徴とするものである。
【0039】
このような構成により、他の部品を短時間で高精度に本半導体装置に嵌合することが可能となる。
【0040】
【発明の実施の形態】
(第1の実施の形態)
次に、実施の形態について説明する。まず、第1の実施の形態について説明する。第1の実施の形態は、本発明に係る半導体装置を固体撮像装置に適用したもので、図1に本実施の形態に係る固体撮像装置の製造工程を示す。図1において、第1の基板101 及び第2の基板102 は、それぞれ一括して洗浄した後、重ね合わせて接合されている。ここで、第1の基板101 は石英からなる平板ガラス基板、第2の基板102 は、図2の(A),(B)に示すように、固体撮像素子であるイメージセンサ104 が複数形成されたシリコンウエハからなるイメージセンサアレイ基板である。図2の(B)の拡大図に示すように、第2の基板102 に形成されている個々のイメージセンサ104 には、信号処理回路105 ,駆動回路106 ,電気信号接続パッド107 ,受光部であるイメージエリア108 及びそれらを接続する配線パターン(図示せず)が形成されている。なお、イメージセンサ104 はLSI工程にて第2の基板102 上に一括的に製作される。
【0041】
図3は、図1のA−A′線に沿った断面を示す図で、平板ガラス基板からなる第1の基板101 とイメージセンサアレイ基板からなる第2の基板102 の間には、接合層103 が形成されている。接合層103 は、第2の基板102 上のイメージセンサ104 のレイアウトに対応して選択的に形成され、本実施の形態では、図4に示すように信号処理回路105 ,駆動回路106 及びイメージエリア108 の領域に対応して選択的に接合層103 が形成されている。なお、図4は第2の基板102 を搭載する前の第1の基板101 の上面図を示している。一方、図3に示すように、接合層103 の非形成領域には、接合層103 と同じ厚さのギャップ109 が形成されることになる。すなわち、本実施の形態では、イメージセンサ104 のイメージエリア108 ,信号処理回路105 及び駆動回路106 の領域に接合層103 が形成され、電気信号接続パッド107 の領域にはギャップ109 が形成されることになる。
【0042】
次に、平板ガラス基板からなる第1の基板101 とイメージセンサアレイ基板からなる第2の基板102 との接合工程について説明する。まず、接合層103 の形成方法であるが、本実施の形態では、接合層103 を選択的に形成するに際し、第1の基板101 に光透過型のエポキシ系接着材をスクリーン印刷によって形成している。このスクリーン印刷工程においては、まず版を第1の基板101 へ高精度に位置決めしてから、接着剤を印刷して接合層103 を形成している。なお、第2の基板102 に接着剤を印刷してもよい。接合層103 の材質としては、エポキシ樹脂の他には低融点ガラスや紫外線硬化型樹脂を用いることもできる。また、スクリーン印刷の代わりに、圧電素子や加熱素子によって微小領域にインクを加熱して吐出する、いわゆるインクジェットプリント技術を応用して、接合層103 を形成することもできる。
【0043】
次に、第1の基板(平板ガラス基板)101 と第2の基板(イメージセンサアレイ基板)102 の合わせ工程であるが、本実施の形態では第1の基板101 及び第2の基板102 は、それぞれの基板に設けられた合わせマーク(図示せず)を用いて、基板レベルでそれぞれ2μm以下まで高精度に位置決めした後、接合面に均一の荷重を加え、エポキシ樹脂硬化のために熱を加え、第1の基板101 及び第2の基板102 を接合している。印刷直後の接合層103 の厚さは、印刷版の厚さ等によって決まるが、合わせ工程後は接合面に加えられる荷重により変化する。本実施の形態で得られる固体撮像装置においては、接合層103 の厚さが均一であることが特に望まれるため、接合層103 もしくはギャップ109 の領域の一部に、均一な外径の樹脂ボール、もしくは均一な厚さの板材を挟み込んで、基板全域において接合層の厚さを制御しながら、固体撮像装置を形成してもよい。なお、接合層103 の厚さを制御することによって、同時に接合層103 の領域の基板面方向への広がりも制御することができる。
【0044】
次に、図5に示すように市販のダイシング装置を用いたダイシングによって、第1の基板(平板ガラス基板)101 の一部を一方向のみに切断・除去する。このダイシング工程においては、まず第1の基板101 もしくは第2の基板102 のいずれかの合わせマークを基準として用いて、基板平面方向におけるダイシング装置と第1及び第2の基板の接合体との位置決めが行われた後に、切断が行われる。本実施の形態では、第2の基板(イメージセンサアレイ基板)102 のイメージセンサ104 のイメージエリア108 を基準として位置出しが行われ、接合層103 間のギャップ109 部分に沿って切断するように設定される。
【0045】
また、切断のための刃であるダイシングブレード111 の切断高さ設定(基板の高さ方向の位置決め)は、通常、基板吸着ステージ110 の表面(矢印Bで示す)を原点として初期設定される。本実施の形態では、初期設定値に、第2の基板(イメージセンサアレイ基板)102 の厚さと、接合層103 の厚さの半分を加えた値を、ダイシングブレード111 の切断高さとして定めており、具体的には第2の基板(イメージセンサアレイ基板)102 の厚さ 600μmに、接合層103 の厚さ50μmの半分である25μmを加え、 625μmを吸着ステージ110 の表面Bからの切断高さとして設定する。したがって、切断中は常にダイシングブレード111 の切断高さ(刃先)が、図5に示すように、接合層103 の厚さ内に収まっており、第1の基板101 のみが切断される。なお、図5においては、説明の都合上、接合層103 が両端に存在している態様で示している。
【0046】
接合層103 及び第1の基板(平板ガラス基板)101 ,第2の基板(イメージセンサアレイ基板)102 の厚さは、それぞれの面内5点の平均値として接触式の段差計にて測定される。このとき、接合層103 の厚さが十分でないと、第1の基板101 ,第2の基板102 の厚さのばらつき及び表面の凹凸、ダイシングブレード111 の磨耗や基板吸着ステージ110 への吸着傾き等によって、誤切断が発生する可能性がある。すなわち、図5に示した状態と比べ、ダイシングブレード111 の切断高さが狂うこととなり、第1の基板101 を十分に切断できなかったり、もしくは第2の基板102 まで切断してしまう恐れがある。ここで、接合層103 を厚くするほど歩留まりが良く、接合層103 の厚さが最小1μmから最大 500μmの範囲において、良好な結果を得ることが可能になる。
【0047】
なお、ここでは、石英ガラス材からなる第1の基板(平板ガラス基板)101 を透過して、第2の基板(イメージセンサアレイ基板)102 の表面を観察できるため、図5に示したように第2の基板102 を基板吸着ステージ110 にて吸着し、第2の基板102 の表面を、第1の基板101 を通して観察しながら前述のダイシング装置と第1及び第2の基板接合体との位置決めが可能である。しかしながら、第1の基板101 が非透過物である場合、平板ガラス101 の非接合面にあらかじめダイシング工程用の位置決め基準マークを形成しておいてもよいし、赤外線等を用いて接合面を透視して位置決めを行ってもよい。
【0048】
第1の基板(平板ガラス基板)101 の一部を一方向に切断・除去した後の概略態様を示した斜視図が図6で、その断面の様子を示したのが図7である。図示のように、第1の基板101 のうち接合層103 によって支持された部分が残り、ギャップ109 領域であって何も支持されていなかった部分は除去される。このとき、必ずしもギャップ109 領域と切断・除去領域を一致させる必要はなく、図8に示すようにギャップ109 領域に対応する部分の一部を切断・除去し、ギャップ109が最終的な個々の固体撮像装置の一部に残るようにしてもよい。
【0049】
なお、イメージセンサ104 のイメージエリア108 表面には、一般的にマイクロレンズアレイが設けられることが多いが、そのような場合には、マイクロレンズアレイの光学的な集光効果を妨げないために、接合層103 の屈折率をマイクロレンズアレイの屈折率より小さくしてもよいし、図9に示すようにギャップ109 が、第1の基板101 から最終的に形成される平板ガラス領域内にも形成されるように、イメージエリア108 の領域上には接合層103 を設けず、ギャップ109 を意図的に設けることもできる。このとき、ギャップ109 内には接合工程にて不活性ガスを導入、封止することもできる。また、この場合、イメージエリア108 以外での光反射防止のため、接合層103 を遮光性材料とすることもできる。
【0050】
次いで、図10に示すように第1の基板(平板ガラス)101 及び第2の基板(イメージセンサアレイ)102 を一括して横方向に切断し、更に図11の斜視図及び図12の断面図に示すように縦方向に第2の基板102 を切断し、図13の斜視図及び図14の平面図に示すような、接合され個片化された平板ガラス101Aとイメージセンサ素子102Aとからなる個々の固体撮像装置120 が得られる。この切断のとき、イメージセンサ104 のイメージエリア108 は、既に第1の基板(平板ガラス基板)にて覆われているので、ダイシング工程にて発生する切削屑がイメージエリア108 に付着することはない。イメージセンサ104 の表面からは電気信号接続パッド107 のみが露出しており、次工程にてワイヤボンディング等により外部へ電気的に接続される。
【0051】
以上により、イメージセンサ素子102Aと平板ガラス101Aを張り合わせて構成した固体撮像装置120 が完成するが、この固体撮像装置120 を用いて図15の斜視図及び図16の断面図に示すような撮像ユニット121 が精度良く、容易に実現できる。図15及び図16において、123 は非球面レンズなどの光学レンズ、122 は光学レンズ123 を保持する保持枠であり、固体撮像装置120 の形成の際に切断された平板ガラス101Aに、光学レンズ123 を備えた保持枠122 がはめ込まれている。ここで、平板ガラス101Aの切断外形は、前述のようにイメージセンサ104 のイメージエリア108 に対して高精度に位置決めされているため、保持枠122 に保持された光学レンズ123 とイメージエリア108 も、高精度に位置決めされて組み立てることが可能になる。
【0052】
このように、複数の部材、すなわちイメージセンサ素子102Aと平板ガラス101Aとを基板レベルで一括して組み立てを行うことにより、短時間で、高精度な固体撮像装置120 が得られる。また、平板ガラス基板(第1の基板)とイメージセンサアレイ基板(第2の基板)の接合前に、いずれの基板も貫通などの加工を行う必要がないため安価であると共に、組み立て時の洗浄工程も基板レベルで一括して行われるため、短時間で清浄な固体撮像装置が得られる。更に、平板ガラス基板とイメージセンサアレイ基板とが高精度に位置決めできるため、平板ガラスなどの光学素子とイメージセンサの受光エリアとが容易且つ高精度に位置決めされて組み立てることができる。更に、平板ガラス基板とイメージセンサアレイ基板との組み立てを行った後にダイシングを行うため、ダイシング屑がイメージセンサのイメージエリアに付着することなく、高歩留まり及び高信頼性のある固体撮像装置が得られる。
【0053】
なお本実施の形態では、固体撮像装置を構成する平板ガラス及びイメージセンサ素子の外形形状をいずれも矩形として説明したが、矩形状に限定されることはなく、いずれか一方もしくは両方の素子形状を多角形もしくは円形形状とすることも可能である。また、第1の基板として平板ガラス基板を用いたものを示したが、これに限定することはなく、レンズなどの光学素子アレイ基板を用いてもよいことは言うまでもない。
【0054】
また、本実施の形態では、固体撮像装置に組み合わされる他部品として、支持部に支持された光学レンズを嵌合する場合について説明したが、これには限定されず、他の部品でもよいことは言うまでもない。
【0055】
(第2の実施の形態)
次に、第2の実施の形態について説明する。本実施の形態は、本発明を光学的なアクチュエータに適用したもので、図17〜図19に本実施の形態に係るアクチュエータの製造工程を示す。図17は、支持基板上に多数のミラー204 を配列してなるミラーアレイ基板201 を、ギャップをもたせて形成した接合層203 を介して、ミラーアレイ基板201 の各ミラー204 に対応して配列された電極あるいは磁極を備えた駆動部アレイ基板202 に貼り合わせた態様を示す斜視図であり、図18は、ダイシングによりミラーアレイ基板201 を単体のミラーを形成するように切断した態様を示す斜視図であり、図19はその断面図である。
【0056】
ミラー204 は、半導体加工技術を応用展開したマイクロマシニング技術、いわゆるMEMS(Micro Electro Mechanical System )技術によって作製される偏向ミラーや可変形状ミラーであり、電極もしくは磁極からなる駆動部アレイ基板202 とミラーアレイ基板201 は高精度に位置決めされて接合される。なお、ミラーには電極あるいは磁性体が形成されていて、駆動部の電極もしくは磁極と相互に作用して変形あるいは変位する光学的なアクチュエータとして動作する。
【0057】
ここで、本実施の形態に係る光学的なアクチュエータにおいては、第1の実施の形態の固体撮像装置と同様に、ミラーアレイ基板201 と駆動部アレイ基板202との間に形成されるギャップ領域と切断、除去領域とを必ずしも一致させる必要はなく、ギャップ領域がアクチュエータの一部に残るようにしてもよい。また、ミラー領域付近には接合層を設けないようにして、ギャップ領域を意図的に設けることもできるし、またギャップ内には接合工程にて不活性ガスを導入、封止することもできる。
【0058】
更に、電極もしくは磁極と相互に作用する静電引力、電磁力に影響され、一方では、接合層形成時の均一性及び形成後の信頼性も要求されるため、本実施の形態においては接合層の厚さを1μm〜 500μmの間に設定している。
【0059】
なお、本実施の形態では、接合層203 としてポリイミドなどの有機材料あるいは感光性のあるエポキシ系材料を用いる。これらの材料は耐湿性に非常に優れており、高湿環境下における高信頼性が確保される。接合層の形成にあたっては、感光性有機材料あるいはエポキシ系感光系材料を、ミラーアレイ基板もしくは駆動部アレイ基板の全面にスピンコートした後、通常のフォトリソグラフィ工程と同様に、露光及び現像を行って形成する。又は、非感光性の有機材料をミラーアレイ基板あるいは駆動部アレイ基板全面にスピンコートした後、更に通常のフォトレジストをスピンコートして露光、現像を行って、フォトレジストをマスクとしてエッチング除去してもよい。
【0060】
具体的な接合層の材料としては、ダウケミカル社の登録商標である「サイクロテン(CYCLOTENE)」があり、このサイクロテンには、感光性、非感光性のいずれのものもあるため好都合である。あるいはエポキシ系ネガレジストであるマイクロケム社の登録商標である「NANO SU−8」なども同様な特性を有するため、接合層として用いることができる。なお、接合層としては、前述の特性を有しているものであれば、この限りではなく、いずれでも用いることができる。
【0061】
このように本実施の形態によれば、第1の実施の形態における効果に加えて、接合層の形成にフォトリソグラフィ技術を用いるため、接合層が高精度に形成できると共に、接合層の耐湿性が高いため、アクチュエータとしての信頼性も向上する。
【0062】
なお、本実施の形態では、接合層をフォトリソグラフィなどにより選択的に形成したが、第1の実施の形態で説明した固体撮像装置に、本実施の形態で説明した接合層の形成手法を適用できることは勿論である。
【0063】
(第3の実施の形態)
次に、第3の実施の形態について説明する。本実施の形態は、本発明を光スイッチに適用したもので、図20〜図21に第3の実施の形態に係る光スイッチの製造工程を示し、それぞれ封止用ガラス基板の切断前後の様子を示している。図20,図21において、301 は第1の基板となる封止用ガラス基板、302 は第2の基板となる表面に光偏向素子アレイが形成された光スイッチアレイ基板である。本実施の形態が他の実施の形態と異なるのは、封止用ガラス基板301 に、貼り合わせ状態におけるギャップ304 に対応して凹部305 が形成されていることである。ここで、封止用ガラス基板301 の凹部305 は、ドライエッチングあるいはウエットエッチングにより形成する。
【0064】
以上のような構造により、封止用ガラス基板301 の切断は凹部305 部分で行われるため、ダイシングブレードによる切断工程において、切断部の厚さは薄くなり、ダイシングブレードによる誤切断が更に発生しにくくなる。また、一般に光スイッチは接合面側となる第2の基板302 表面に設けられることが多いため、光スイッチ作動時には偏光ミラーの可動範囲が狭く、作動時の制限を受けたり、あるいは表面から突出することも考えられる。このような場合には、凹部305 により表面から突出することもなく、偏光ミラーの可動範囲を広くとることができ、偏光角が大きい安定した動作が得られる。
【0065】
なお、本実施の形態では、第1の基板となる凹部を設けた封止用ガラス基板を用いて形成した光スイッチについて述べたが、光スイッチに用いる封止用ガラス基板に限定されることはなく、第1及び第2の実施の形態で説明した固体撮像装置及びアクチュエータは勿論のこと、他の半導体装置における第1の基板の構成に、上記凹部形成手法を適用できることは言うまでもない。
【0066】
【発明の効果】
以上、実施の形態に基づいて説明したように、請求項1及び2に係る発明によれば、小型で第1及び第2の基板の位置合わせが高精度になされていると共に高歩留まりの可能な、2つの基板を接合して形成されている半導体装置を容易に実現できる。また請求項3又は4に係る発明によれば、誤切断が防止され、より高歩留まりの可能な半導体装置が実現できる。請求項5〜8に係る発明によれば、固体撮像装置やアクチュエータなどの種々の半導体装置に応用可能な半導体装置を実現することができる。請求項9〜14に係る発明によれば、所望の特性に応じた最適な接合層を形成でき、各種半導体装置への応用が可能となる。請求項15又は16に係る発明によれば、高精度に位置合わせを行いながら、高歩留まりで容易に且つ安価に、2つの基板を接合して形成する半導体装置を製造することができる。請求項17〜19に係る発明によれば、接合層の耐湿性が高く、信頼性の向上した半導体装置を製造することができる。請求項20に係る発明によれば、高歩留まりで高精度な半導体装置を製造することができる。請求項21に係る発明は、他の部品を短時間で高精度に半導体装置に嵌合することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る固体撮像装置の製造工程を示す斜視図である。
【図2】図1に示した製造工程図におけるイメージセンサアレイ基板を示す平面図及び単一イメージセンサ部分の拡大図である。
【図3】図1のA−A′線に沿った断面を示す図である。
【図4】図1における接合層を形成した平板ガラス基板を示す平面図である。
【図5】図1に示した基板接合体の平板ガラス基板の一部をダイシングにより切断・除去する態様を示す図である。
【図6】ダイシング工程により平板ガラス基板の一部が切断・除去された態様を示す斜視図である。
【図7】図6に示した態様の断面図である。
【図8】接合層の他の形成態様を示す断面図である。
【図9】接合層の更に他の形成態様を示す断面図である。
【図10】図6及び図7に示した工程に続く製造工程を示す図である。
【図11】図10に示した工程に続く製造工程を示す図である。
【図12】図11に示した工程における断面を示す図である。
【図13】完成した固体撮像装置を示す斜視図である。
【図14】図13に示した固体撮像装置の平面図である。
【図15】図13に示した固体撮像装置を用いて構成した撮像ユニットを示す斜視図である。
【図16】図15に示した撮像ユニットの断面図である。
【図17】本発明の第2の実施の形態に係る光学的アクチュエータの製造工程を示す図である。
【図18】図17に示した基板接合体のミラーアレイ基板の一部を切断・除去した態様を示す斜視図である。
【図19】図18の断面図である。
【図20】本発明の第3の実施の形態に係る光スイッチの製造工程を示す図である。
【図21】図20に示した基板接合体の封止用ガラス基板の一部を切断・除去した態様を示す断面図である。
【符号の説明】
101 第1の基板(平板ガラス基板)
102 第2の基板(イメージセンサアレイ基板)
103,203,303 接合層
104 イメージセンサ
105 信号処理回路
106 駆動回路
107 電気信号接続パッド
108 イメージエリア(受光部)
109 ギャップ
110 基板吸着ステージ
111 ダイシングブレード
120 固体撮像装置
121 撮像ユニット
122 保持枠
123 光学レンズ
201 ミラーアレイ基板
202 駆動部アレイ基板
204 ミラー
301 封止用ガラス基板
302 光スイッチアレイ基板
304 ギャップ
305 凹部

Claims (21)

  1. 第1の基板と、第2の基板と、前記第1の基板と前記第2の基板を接合する接合層とを少なくとも有する半導体装置において、前記接合層は選択的に形成され、前記接合層の非形成領域には前記第1の基板と前記第2の基板との間にギャップが形成され、前記第1又は第2の基板のいずれか一方をギャップ領域において切断、除去したことを特徴とする半導体装置。
  2. 前記接合層の形成領域は、前記第1の基板及び/又は第2の基板に位置決めされて形成されていることを特徴とする請求項1に係る半導体装置。
  3. 第1の基板と、第2の基板と、前記第1の基板及び第2の基板を接合する接合層とを少なくとも有する半導体装置において、前記第1の基板と第2の基板の少なくとも一方には凹部が形成され、前記凹部形成領域には前記第1の基板と前記第2の基板との間にギャップが形成され、前記第1又は第2の基板のいずれか一方をギャップ領域において切断、除去したことを特徴とする半導体装置。
  4. 前記凹部の形成領域は、第1の基板及び/又は第2の基板に位置決めされていることを特徴とする請求項3に係る半導体装置。
  5. 前記第1の基板もしくは第2の基板の一方は、光学ガラス基板であることを特徴とする請求項1〜4のいずれか1項に係る半導体装置。
  6. 前記第1の基板もしくは第2の基板の一方は、光学素子アレイ基板であることを特徴とする請求項1〜4のいずれか1項に係る半導体装置。
  7. 前記第1の基板及び第2の基板は、相互に静電力が作用しあい、少なくとも一方の基板の一部が変形、変位する半導体アクチュエータを構成していることを特徴とする請求項1〜4のいずれか1項に係る半導体装置。
  8. 前記第1の基板及び第2の基板は、相互に電磁力が作用しあい、少なくとも一方の基板の一部が変形、変位する半導体アクチュエータを構成していることを特徴とする請求項1〜4のいずれか1項に係る半導体装置。
  9. 接合層及び/又はギャップの厚さは、1μm〜 500μmであることを特徴とする請求項1〜8のいずれか1項に係る半導体装置。
  10. 前記接合層は、エポキシ系樹脂で形成されていることを特徴とする請求項1〜9のいずれか1項に係る半導体装置。
  11. 前記接合層は、紫外線硬化型樹脂で形成されていることを特徴とする請求項1〜9のいずれか1項に係る半導体装置。
  12. 前記接合層は、低融点ガラスで形成されていることを特徴とする請求項1〜9のいずれか1項に係る半導体装置。
  13. 前記接合層は、光学的な透過性を有していることを特徴とする請求項1〜12のいずれか1項に係る半導体装置。
  14. 前記接合層は、光学的な遮光性を有していることを特徴とする請求項1〜12のいずれか1項に係る半導体装置。
  15. 第1の基板と、第2の基板と、前記第1の基板と前記第2の基板を接合する接合層とを少なくとも有する半導体装置の製造方法において、前記接合層を選択的に形成する工程と、前記接合層の非形成領域にギャップを形成して前記第1の基板と前記第2の基板とを接合する工程と、前記第1の基板あるいは前記第2の基板のいずれか一方を前記ギャップ領域において切断、除去する工程とを少なくとも備えていることを特徴とする半導体装置の製造方法。
  16. 第1の基板と、第2の基板と、前記第1の基板及び前記第2の基板を接合する接合層とを少なくとも有する半導体装置の製造方法において、前記記第1の基板あるいは前記第2の基板の少なくとも一方に凹部を形成する工程と、該凹部形成領域にギャップを形成して前記第1の基板と前記第2の基板とを接合する工程と、前記第1の基板あるいは第2の基板のいずれか一方を前記ギャップ領域において切断、除去する工程とを少なくとも備えていることを特徴とする半導体装置の製造方法。
  17. 前記接合層は、フォトリソグラフィーによって選択的に形成することを特徴とする請求項15又は16に係る半導体装置の製造方法。
  18. 前記接合層は、印刷によって選択的に形成することを特徴とする請求項15又は16に係る半導体装置の製造方法。
  19. 前記接合層は、インクジェットプリント技術によって選択的に形成することを特徴とする請求項15又は16に係る半導体装置の製造方法。
  20. 前記切断、除去工程は、第1の基板あるいは第2の基板のいずれかを基準として位置決めされて行われることを特徴とする請求項15又は16に係る半導体装置の製造方法。
  21. 請求項1〜14のいずれか1項に係る半導体装置において、前記ギャップ領域において切断、除去された第1もしくは第2の基板を基準として、前記切断、除去された第1もしくは第2の基板に他の部品を嵌合したことを特徴とする半導体装置。
JP2002374300A 2002-12-25 2002-12-25 半導体装置及びその製造方法 Pending JP2004207460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002374300A JP2004207460A (ja) 2002-12-25 2002-12-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002374300A JP2004207460A (ja) 2002-12-25 2002-12-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004207460A true JP2004207460A (ja) 2004-07-22
JP2004207460A5 JP2004207460A5 (ja) 2006-02-09

Family

ID=32812359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002374300A Pending JP2004207460A (ja) 2002-12-25 2002-12-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004207460A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523999A (ja) * 2004-12-15 2008-07-10 ウードゥヴェ セミコンダクターズ 重ねられた要素から成る微細構造の集合的な製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523999A (ja) * 2004-12-15 2008-07-10 ウードゥヴェ セミコンダクターズ 重ねられた要素から成る微細構造の集合的な製作方法

Similar Documents

Publication Publication Date Title
JP2011176297A (ja) 撮像モジュール及びその製造方法並びに撮像装置
KR100791730B1 (ko) 반도체 장치 및 그 제조 방법
TWI267150B (en) Cavity structure for semiconductor structure
JP4501130B2 (ja) 撮像装置およびその製造方法
JP4846910B2 (ja) 固体撮像装置
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
TWI305959B (en) Optical device module, and method of fabricating the optical device module
TWI313057B (en) Manufacturing method of semiconductor device
US20100149410A1 (en) Electronic component apparatus
US20190090720A1 (en) Manufacturing method of optical unit for endoscope, optical unit for endoscope, and endoscope
JP2006305655A (ja) 電子部品実装構造体及びその製造方法
US8202382B2 (en) Method for manufacturing micro movable element
US20130341747A1 (en) Chip package and method for forming the same
US8828174B2 (en) Method of manufacturing a plurality of optical devices
US11385404B2 (en) Markup system for optical system, carrier substrate, and method for manufacturing of same
JP2008218744A (ja) 半導体装置の製造方法
US20070284681A1 (en) Apparatus and method for protective covering of microelectromechanical system (mems) devices
JP2009186686A (ja) カメラモジュール及びその製造方法
US9609191B2 (en) Image pickup unit and method for manufacturing the same
JP2003303946A (ja) 固体撮像装置およびその製造方法
JP4947256B2 (ja) 固体撮像装置およびその製造方法
JP2004207460A (ja) 半導体装置及びその製造方法
JP2006080597A (ja) 撮像モジュール及び撮像モジュールの製造方法
JP2006128647A (ja) センサーチップおよびその製造方法
JP2004096638A (ja) 撮像装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20051213

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20051213

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A02 Decision of refusal

Effective date: 20080304

Free format text: JAPANESE INTERMEDIATE CODE: A02