JP2008515283A - クロック生成回路及び方法 - Google Patents

Abstract

【課題】クロック生成回路の消費電力を低下させる。
【解決手段】クロック生成回路は、水晶振動子２８と差動増幅器１６とを備え、差動増幅器１６は、水晶振動子２８の第１ノードに接続された第１入力端子１２と、バイアス信号が印加される第２入力端子２０と、水晶振動子２８の第２ノードに接続された出力端子２４を有し、可変利得手段を備えている。差動増幅器１６の出力端子に接続されたピーク検出器の出力により差動増幅器１６の利得を可変し、起動時には利得を大きくし、通常動作時には利得を小さくする。これにより、消費電力を低下させる。
【選択図】図１

Description

本発明は、電子回路に関し、より詳細には、クロック生成回路及び方法に関する。
なお、本発明は、２００４年９月２４日出願であって、「内部電流制御及び増大された耐ノイズ特性を有する水晶発振器」と題する米国仮特許出願第６０／６１２，８２６号の優先権を主張するものである。

水晶発振器は、産業上広く使用されており、安定した周期の時間変動波形を生成する機能を有している。生成された信号は、電子回路用のタイミング信号又はシステム・タイミング用のクロック信号として使用される。

従来の水晶発振器のソリューションは、起動時及び通常動作時において電流値が固定されている。しかしながら、起動時に必要な電流値は、通常動作時に必要な電流よりも大きく、したがって従来のソリューションは、より大きい電流値のものを使用している。水晶発振器の回路は、水晶発振器が安定した状態で動作して、フル・スイングの周期的波形が起動時から生成されるように、大連流を必要としている。なお、起動時とは、外部及び内部回路が、非安定状態での動作から初期起動されることを意味している。安定した発振動作に到達すると、水晶発振器の回路は、クオーツ水晶振動子自身での損失を補償して振動を保持するために、小さい値の電流を必要としているだけである。水晶発振器の増幅回路の第１の目的は、発振が生じていない起動状態から安定した周期的発振を生じさせることであり、第２の目的は、一旦発振が安定した場合に、周期的発振を維持することである。上記した第１の目的を達成するために必要な電流値は、上記した第２の目的を達成するための電流値よりも一般に数倍大きい。通常、汎用の水晶発振器の技術では、第１の目的を達成するための電流を消費するよう設計されており、安定した発振状態となった後でも、このような電流の消費状態となっている。これにより、安定した発振状態の間、不必要に大きい電流消費が生じており、これは、安定発振に必要な電流よりも起動時の電流が格段に大きいからである。

したがって、利得要素の電流消費を調整できる水晶発振器の回路が望まれている。より良子な電流消費を実現するために、水晶発振器は、起動時から安定した発振状態を得ることができる大電流を消費することが許され、そして、一旦安定した発振が生じたら、該発振を維持するために必要な電流のみが提供されるように、プログラムすることができる。

上記した問題及び他の問題を解決することができるクロック生成回路は、水晶振動子を備えている。また、差動増幅器は、水晶振動子の第１ノードに接続された第１入力端子と、バイアス信号が印加される第２入力端子と、前記水晶振動子の第２ノードに接続された出力端子を有している。差動増幅器は可変利得手段を備えている。クロック生成回路はさらに、差動増幅器の出力端子に接続されたピーク検出回路を備えている。ピーク検出回路の出力は、差動増幅器の利得制御端子に接続されている。ピーク検出回路の出力は、２値信号である。可変利得手段は、制御可能な電流源である。クロック生成回路はさらに２乗回路を備え、該２乗回路は、差動増幅器の出力端子に接続された第１入力端子と、入力端子に接続された第２入力端子とを備えている。

一実施例において、クロック生成回路を動作させる方法であって、起動動作中に、水晶振動子に第１レベルの電流を供給するステップと、動作状態において、水晶振動子に第２レベルの電流を供給するステップとを含んでいる。第１のレベルの電流は、第２レベルの電流よりも大きい。クロック生成回路の出力が所定のレベルを超えているとき、水晶振動子に第２レベルの電流を供給する。水晶振動子の差動増幅器の利得を低減するステップを含んでいる。差動増幅器の利得を低減するステップは、差動増幅器の電流源をターンオフするステップを含んでいる。所定のレベルは、あるレベルを提供するように設定される。水晶振動子の出力はデジタル化される。

一実施例において、クロック生成回路は、水晶振動子を備えている。可変利得回路は、水晶振動子の第１ノードに接続された入力端子と、水晶振動子の第２ノードに接続された出力端子を有する。プログラマブル制御回路は、可変利得回路の利得入力端子に制御信号を供給する。可変利得回路は差動増幅器である。差動増幅器は、可変電流源を備えている。プログラマブル制御回路は、アナログ／デジタル変換回路を有するピーク検出回路を備えている。デコーダは、アナログ／デジタル変換回路に接続されている。２乗回路は、可変利得回路の出力に接続されている入力端子を備えている。

発明の好適な実施の形態

本発明のクロック生成回路は、２つの別の動作領域を有している。電源投入時すなわち起動時においては、クロック生成回路は比較的大容量の電流を流す。一方、標準的な動作モードにおいては、クロック生成回路は、少量の電流を流す。これは、可変利得増幅器及びピーク振幅検出／制御装置によって実現される。電流量を低減させることにより、クロック生成回路の電力消費は低くなる。集積回路における電力消費の問題は、産業上、より重要になってきている。

図１は、本発明の一実施例に係るクロック生成回路１０のブロック図である。クロック生成回路１０の入力端子１２は、差動増幅器１６の非反転入力端子１４に接続されている。該増幅器の反転入力端子１８は、バイアス信号端子（Ｖｂｉａｓ）２０に接続されている。フィードバック抵抗２２が、差動増幅器１６の非反転入力端子１４と出力端子２４との間に接続されている。水晶振動子２８の第１ノード２６は、差動増幅器１６の非反転入力端子１４に接続されている。水晶振動子２６の第２ノード３０は、差動増幅器１６の出力端子２４に接続されている。２乗回路３２の第１入力端子３４は、差動増幅器１６の出力端子２４に接続されている。一実施例においては、２乗回路３２は、差動増幅器である。２乗回路３２の第２入力端子は、入力信号端子１２に接続されている。２乗回路３２の出力端子（Ｘｏｓｃ）３６は、クロック信号を出力する。差動増幅器の出力端子（Ｘｏｕｔ）は、ピーク検出回路３８に接続されている。

図２は、本発明の一実施例に係るクロック生成回路５０の回路図を示している。クロック生成回路５０は、水晶振動子５６の第１ノード５４に接続されている。信号入力端子５２は、フィードバック抵抗５８に接続されている。入力信号端子５２はまた、ｎチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ）ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）トランジスタ６２のゲート６０に接続されている。トランジスタ６２のドレイン６４は、ｐチャネルＦＥＴトランジスタ７０のドレイン６６及びゲート６８に接続されている。トランジスタ７０のソース７２は、電源電圧端子（Ｖｐｗｒ）７４に接続されている。トランジスタ７０のゲート６８は、ｐチャネルＦＥＴトランジスタ７８のゲート７６に接続されている。トランジスタ７８のソース８０は、電源電圧端子７４に接続されている。トランジスタ７８のドレイン８２は、出力端子（Ｘｏｕｔ）８４を構成し、また、フィードバック抵抗５８及び水晶振動子５６の第２ノード８６に接続されている。トランジスタ７８のドレイン８２は、ｎチャネルＦＥＴトランジスタ９０のドレイン８８に接続されている。トランジスタ９０のソース９２は、トランジスタ６２のソース９４に接続されている。トランジスタ９０のソース９２は、ｎチャネルＦＥＴトランジスタ９８のドレイン９６に接続され、また、ｎチャネルＦＥＴトランジスタ１０２のドレイン１００に接続されている。トランジスタ１０２のドレイン１０４は接地されている。トランジスタ９８のドレイン１０８は接地されている。トランジスタ１０２のゲート１１０は、電流供給バイアス信号端子（ＣＳ＿ＢＩＡＳ）１１０に接続されている。トランジスタ９８のドレイン１１２は、デコーダ１１４に接続されている。デコーダ１１４は、レジスタ１１６に接続されている。レジスタ１１６は、アナログ／デジタル変換機（Ａ／Ｄ）１１８に接続されている。Ａ／Ｄ変換機１１８の入力端子１２０は、出力信号端子８４に接続されている。

出力信号端子８４は、２乗回路１２４の入力端子１２２に接続されている。２乗回路１２４の第２入力端子１２６は、入力信号端子５２に接続されている。２乗回路１２４の出力端子（Ｘｏｓｃ）はクロック信号端子となる。

トランジスタ６２，７０，７８，９０，９８，１０２は、入力端子（Ｘｉｎ）５２及びバイアス信号端子Ｖｂｉｓ１３０を有する可変利得差動増幅器を構成する。バイアス信号端子Ｖｂｉｓ１３０は、トランジスタ９０のゲート１３２に接続されている。トランジスタ９８及び１０２は、差動増幅器の電流源を構成する。一実施例においては、トランジスタ９８及び１０２と並列接続される追加の電流源を備えている。

デコーダ１１４、レジスタ１１６及びＡ／Ｄ変換機１１８は、ピーク検出器１３２を構成する。ピーク検出器は電流源９８を制御する。他の実施例においては、ピーク検出器は多数の電流源を制御する。ピーク検出器１３２は、レジスタ１１４を含まないでもよい。更に別の実施例においては、ピーク検出器１３２は、ラッチ回路をトリガするアナログ・コンパレートで置き換えてもよい。ピーク検出器は、電流源がターンオフするスレショルドをプログラムすることができる。レジスタ１１６は、ピーク検出器が複数の電流源を制御することができるようにする。

図３は、本発明の一実施例のクロック生成回路の信号図である。上端の波形１４０は、入力信号端子５２の信号Ｘｉｎの振幅を時間軸上で示している。２番目の波形１４２は、出力信号端子８４の信号（Ｘｏｕｔ）の振幅を時間軸上で示している。３番目の波形１４４は、利得制御信号端子１１２の利得制御信号の振幅を時間軸上で表している。４番目の波形１４６は、クロック信号端子１４８のクロック信号の振幅を時間軸上で示している。初期の起動期間中、電流源（トランジスタ）９８がオンで電流が流れる結果、端子１４４の利得制御信号は高レベル１４８である。その結果、差動増幅器は高利得モードで動作する。出力信号端子１４２の出力信号は、初期状態では低振幅であり、それにより時間遅延を生じる。端子１４２の出力信号がスレショルド１５０を超えると、ピーク検出信号によってそれが検出され、利得信号がオフすなわち低レベル１５２となる。その結果、トランジスタ９８はもはや電流を流さず、端子８４の出力信号（Ｘｏｕｔ）の振幅は低くなる。

２乗回路１２４は、出力信号端子（Ｘｏｕｔ）８４と、入力信号端子５２，１４０に接続された反転入力端子１２６とを備えている。端子８４の出力信号は、端子５２の入力信号から１８０度位相がずれており、その結果、端子１２８のクロック出力Ｘｏｓｃは、２乗波すなわち信号１４６となる。２乗回路１２４はまた、入力端子５２と出力端子８４との間のコモン・モード・ノイズを排除する。

クロック生成回路の動作方法は、起動状態中、水晶発振器に第１レベルの電流を供給する。そして、動作状態の間、水晶発振器に第２レベルの電流を供給する。第１レベルの電流は第２レベルの電流よりも大きい。クロック生成回路の出力が所定レベルを超えると、第２レベルの電流が水晶発振器に供給される。水晶発振器の差動増幅器の利得が低下することにより、電流レベルを低下させる。差動増幅器の利得を低下させるステップは、差動増幅器の電流源をターンオフさせるステップを含んでいる。所定のレベルは、あるレベルに設定される。水晶発振器の出力は、デジタル化されてからそのレベルが検出されてもよい。

上記したように、クロック生成回路は、起動モードよりも動作モードの方が電流及び電力の消費が少ない。さらに、クロック生成回路は、入力信号と出力信号との間のコモン・モード・ノイズを排除する。クロック生成回路は又、動作モードと起動モードとを切り換えるためのスレショルドを調整可能である可能である。

本発明をその特定の実施例に関連して説明したが、多数の変形、変更等が可能であることは、当業者にとって以上の説明を参照すれば明らかであろう。したがって、特許請求の範囲に、これらの変形、変更が含まれることを意図している。

本発明の一実施例のクロック生成回路のブロック図である。 本発明の一実施例のクロック生成回路のブロック図である。 本発明の一実施例のクロック生成回路の信号の図である。

Claims (20)

1. クロック生成回路であって、
   水晶振動子と、
   前記水晶振動子の第１ノードに接続された第１入力端子と、バイアス信号が印加される第２入力端子と、前記水晶振動子の第２ノードに接続された出力端子を有する差動増幅器と
   からなることを特徴とするクロック生成回路。
2. 請求項１記載のクロック生成回路において、前記差動増幅器は可変利得手段を備えていることを特徴とするクロック生成回路。
3. 請求項２記載のクロック生成回路において、該回路はさらに、前記差動増幅器の出力端子に接続されたピーク検出回路を備えていることを特徴とするクロック生成回路。
4. 請求項３記載のクロック生成回路において、前記ピーク検出回路の出力は、前記差動増幅器の利得制御端子に接続されていることを特徴とするクロック生成回路。
5. 請求項４記載のクロック生成回路において、前記ピーク検出回路の出力は、２値信号であることを特徴とするクロック生成回路。
6. 請求項２記載のクロック生成回路において、前記可変利得手段は、制御可能な電流源であることを特徴とするクロック生成回路。
7. 請求項１記載のクロック生成回路において、該回路はさらに２乗回路を備え、該２乗回路は、前記差動増幅器の出力端子に接続された第１入力端子と、入力端子に接続された第２入力端子とを備えていることを特徴とするクロック生成回路。
8. クロック生成回路を動作させる方法であって、
   ａ）起動動作中に、水晶振動子に第１レベルの電流を供給するステップと、
   ｂ）動作状態において、水晶振動子に第２レベルの電流を供給するステップと
   を含んでいることを特徴とする方法。
9. 請求項８記載の方法において、前記第１のレベルの電流は、第２レベルの電流よりも大きいことを特徴とする方法。
10. 請求項８記載の方法において、前記ステップｂ）はさらに、
    ｂ１）前記クロック生成回路の出力が所定のレベルを超えたかどうかを判定するステップと、
    ｂ２）前記クロック生成回路の出力が前記所定のレベルを超えているとき、前記水晶振動子に前記第２レベルの電流を供給するステップと
    を含んでいることを特徴とする方法。
11. 請求項１０記載の方法において、前記ステップｂ２）は、前記水晶振動子の差動増幅器の利得を低減するステップを含んでいることを特徴とする方法。
12. 請求項１１記載の方法において、前記差動増幅器の利得を低減するステップは、前記差動増幅器の電流源をターンオフするステップを含んでいることを特徴とする方法。
13. 請求項１０記載の方法において、前記ステップｂ１）は、前記所定のレベルを設定するステップを含んでいることを特徴とする方法。
14. 請求項１０記載の方法において、前記ステップｂ１）は、前記水晶振動子の出力をデジタル化するステップを含んでいることを特徴とする方法。
15. クロック生成回路であって、
    クロック生成回路であって、
    水晶振動子と、
    前記水晶振動子の第１ノードに接続された入力端子と、前記水晶振動子の第２ノードに接続された出力端子を有する可変利得回路と、
    前記可変利得回路の利得入力端子に制御信号を供給するプログラマブル制御回路と
    からなることを特徴とするクロック生成回路。
16. 請求項１５記載のクロック生成回路において、前記可変利得回路は差動増幅器であることを特徴とするクロック生成回路。
17. 請求項１６記載のクロック生成回路において、前記差動増幅器は、可変電流源を備えていることを特徴とするクロック生成回路。
18. 請求項１５記載のクロック生成回路において、前記プログラマブル制御回路は、アナログ／デジタル変換回路を有するピーク検出回路を備えていることを特徴とする方法。
19. 請求項１８記載のクロック生成回路において、該回路はさらに、前記アナログ／デジタル変換回路に接続されたデコーダを備えていることを特徴とするクロック生成回路。
20. 請求項１５記載のクロック生成回路において、該回路はさらに２乗回路を備え、該２乗回路の入力は、前記可変利得回路の出力に接続されていることを特徴とするクロック生成回路。

Images