JP2008512026A - 2つの供給電圧を比較するためのデバイスおよび方法 - Google Patents

2つの供給電圧を比較するためのデバイスおよび方法 Download PDF

Info

Publication number
JP2008512026A
JP2008512026A JP2007529117A JP2007529117A JP2008512026A JP 2008512026 A JP2008512026 A JP 2008512026A JP 2007529117 A JP2007529117 A JP 2007529117A JP 2007529117 A JP2007529117 A JP 2007529117A JP 2008512026 A JP2008512026 A JP 2008512026A
Authority
JP
Japan
Prior art keywords
current
output
supply voltages
reflected
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007529117A
Other languages
English (en)
Other versions
JP2008512026A5 (ja
Inventor
マーティン、カドナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008512026A publication Critical patent/JP2008512026A/ja
Publication of JP2008512026A5 publication Critical patent/JP2008512026A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

供給電圧(V、V)のための2つの入力(1、2)と、信号を出力するための1つの出力(8)とを含み、2つの供給電圧(V、V)を比較するための、供給電圧(V、V)の大きさにかかわらず、常に、正しい結果を出すデバイス(100)を提供するため、デバイス(100)が、互いに調整された2つの電圧/電流変換器(3、4)と、2つのそれぞれ関連付けられたカレントミラー(5、6)と、反射された電流(3、14)に関する電流比較器(7)と、2つのデジタル出力(10、11)を有する、出力(8)に配置されたインバータ(9)とを有することが、提案される。また、対応する方法も、明記される。

Description

本発明は、供給電圧のための2つの入力と、信号を出力するための1つの出力とを含む、2つの供給電圧を比較するためのデバイスに関し、また、対応する方法にも関する。
集積回路の形態の超小型電子構成要素が、幅広い技術分野で使用されている。電源供給の諸目的で、1つまたは複数の供給電圧が、これらの構成要素に印加される。適切なデバイス群が、正しい供給電圧を選択し、確認するのに使用される。電圧の大きさが、演算増幅器を使用して互いに比較される、電子機器の供給電圧を比較するためのデバイスが、知られている。その場合、そのような演算増幅器は、第1の供給電圧が第2の供給電圧より大きいかどうかを確かめるのに使用されることだけしか可能でないという欠点が、生じる。これらのデバイスは、第2の供給電圧を第1の供給電圧と比較することに関しては、満足の行く結果をもたらさない。
US2003/0128054 A1は、電圧が、差動増幅器およびカレントミラーを使用して比較される、2つの電圧を比較するためのデバイスを開示する。この場合、デバイスに印加される電圧は、トランジスタを使用してそれぞれ電流に変換されて、ダイオード群の形態のカレントミラー群において反射されて、電流の大きさを互いに比較するようにする。使用される出力信号は、ダイオード群の中を流れる電流の1つ、またはダイオード群に印加された電圧、またはそれらの間の差である。
US2004/0032243 A1が、デバイスの入力にそれぞれが印加される2つの供給電圧を比較するためのデバイスを説明する。PMOSトランジスタ群、およびオプションとしてNMOSトランジスタ群が、デバイス内のカレントミラー群として使用され、1つの電圧が、トランジスタ群の各トランジスタに送られる。それら2つの電圧のいずれがより大きいかに依存して、0または1という信号が、デバイスのデジタル出力において出力される。このデバイスは、比較的複雑な設計であり、多数のトランジスタ、および互いに接続されなければならない、さらなる構成要素群を要する。
本発明の目的は、2つの供給電圧を比較するためのデバイスを提供することであり、そのデバイスは、それら2つの電圧のいずれがより大きいかを信頼できる形で確かめるのに使用されることが可能であり、そのデバイスは、単純な設計である。対応する方法が、さらに明記される。
以上の諸目的は、請求項1および請求項6に明記される諸特徴によって達せられる。
本発明の中核の概念は、デバイスが、基本的に、3つのアセンブリ、すなわち、下流のカレントミラーをそれぞれが有する、互いに調整された2つの電圧/電流変換器と、反射された電流に関する電流比較器と、2つのデジタル信号を生成するためのインバータと、から成り、そのインバータが、出力の下流に配置されることに存する。このケースでは、2つの供給電圧がそれぞれ、当業者に知られている形で電圧/電流変換器において電流に変換され、これらの電流が、次いで、やはり当業者に知られているカレントミラー群を介して反射される。2つの変換器は、互いに調整されて、それらの変換器が、同一の形で電流を生じさせるようになる。このことは、それらの変換器のそれぞれに同一の電圧が印加されると、それら2つの変換器はそれぞれ、同一の電流の強さを生じさせることを意味する。供給電圧は、この場合、同期した形で電流に変換される。これらの反射された電流は、次いで、電流比較器に送られ、比較器が、それらの電流の強さを比較して、それらの強さから、供給電圧の大きさの比を推定するようにする。電流比較器は、それ自体知られている任意の形で、または、好ましくは、以下に説明されるとおり、設計されてもよい。出力信号が、電流比較器の出力に存在し、その出力信号は、電流または供給電圧の大きさの比を推定するように既に使用されることが可能である。しかしながら、本発明によれば、インバータが、この出力の下流に、接続される。その出力自体、信号を読み取ることができるだけ十分なドライバ能力を有さないからである。ノードにおける電位に依存して、インバータは、それ自体知られている形で、2つのデジタル出力信号を2つの出力において生じさせ、これら2つの出力がそれぞれ、0または1によって占められると、それら2つの供給電圧のいずれがより大きいかについての情報が、推定される。
本発明の利点は、電圧/電流変換器と、およびカレントミラー群と、電流比較器とから基本的に構成されるトランジスタ群の適切な設計を所与として、非常に正確な切り替えポイントが設定されることが可能であることに存する。このことは、供給電圧のわずかな差でさえ、信頼できる形で確かめられることが可能であることを意味する。さらに、より大きい、またはより小さい供給電圧が、デバイスに、それら2つの入力のいずれで供給されてもよく、本方法は、それら2つの供給電圧のいずれがより大きいかにかかわらず、実行されることが可能である。
本発明の有利な諸実施形態は、従属請求項においてそれぞれ特徴付けられる。
好ましくは、電流比較器は、PMOSトランジスタとNMOSトランジスタとを含む。それぞれのトランジスタの既知の特性のため、このことは、それら2つの異なるトランジスタでは、異なる供給電圧、またはそれらの電圧から生じさせられる電流に応じて、異なる出力信号がそれぞれ生成され、それらの信号が、次に、それらのトランジスタを接続するノードに送られ、そのノードが、出力の役割をすることを意味する。インバータは、この出力の下流に接続される。
1つの有利な実施形態によれば、電圧/電流変換器において生じさせられた電流は、第1の供給電圧に関連する電流が、PMOSトランジスタの中を流れ、第2の供給電圧に関連する電流が、NMOSトランジスタの中を流れて、明確な出力信号を得るようにするような形で、それらの変換器の下流に接続されたカレントミラー群を介して、それぞれ反射される。
適切に設計されたトランジスタ群により、第2の供給電圧の電位が、ノードに存在すること、さもなければ、ノードが、接地であることが、いずれの供給電圧がより大きいかに応じて可能である。この出力における信号は、このため、十分に異なり、下流のインバータが、正しいデジタル結果を送出することを確実にする。
供給電圧の大きさの比を比較するため、トランジスタのミラー比が、設定されることが可能であることが提案される。そして、電圧/電流変換器において生じさせられた電流は、そのミラー比でそれぞれ反射される。例えば、それらのトランジスタのミラー比は、1:1から1:2までに設定されることが可能である。このため、例えば、第2の可変の供給電圧がいつから、第1の供給電圧の半分より大きいのかが、確かめられることが可能である。このケースでは、線形特性を有する電圧/電流変換器が使用されるものと理解され、このことは、変換器において生じさせられる電流が、供給電圧に比例することを意味する。
2つの供給電圧を比較するためのデバイスは、好ましくは、集積回路に関連付けられ、または集積回路に組み込まれさえして、その集積回路に外部から供給される供給電圧の大きさを比較して、対応する出力信号を送出するようにされることが当業者には明白である。このため、所望される用途に、例えば、電力を電子構成要素に供給するのに適切な供給電圧を選択することが可能である。本発明によるデバイスおよび方法は、とりわけ、チップ上に配置された集積回路を含む、ますます使用されるスマートカードにおいて使用されてもよく、その集積回路により、様々な機能が実行される、または制御されることが可能である。この目的で、これらのスマートカードは、読み取り装置に挿入され、チップが、読み取り装置からの様々な供給電圧にさらされる。
本発明は、図面に示される実施形態の実施例に関連してさらに説明されるが、その実施例に、本発明は、限定されない。
図1に示された、2つの供給電圧V、Vを比較するためのデバイス100が、2つの入力1、2を有し、入力1、2に、供給電圧V、Vが、それぞれ印加される。互いに調整された2つの電圧/電流変換器3、4において、電流I、Iが、供給電圧V、Vから、それぞれ生じさせられ、変換器3、4は、好ましくは、線形であり、供給電圧V、Vを、電流I、Iから直接に推定することができるようになっている。カレントミラー5、6が、変換器3、4の下流にそれぞれ配置され、これらのカレントミラーは、トランジスタ群によって、当業者に知られている方法で形成される。
反射された電流I、Iが、電流I、Iの大きさに関して、電流比較器7において、それ自体知られている方法で互いに比較され、電流比較器7は、好ましくは、第1の電流I、または第1の供給電圧VのためのPMOSトランジスタと、第2の電流I、または第2の供給電圧VのためのNMOSトランジスタとを有し、電流Iまたは電圧V、および電流Iまたは電圧Vは、これらのトランジスタをそれぞれ通過させられる。これら2つのトランジスタは、互いにノードを介して接続される。したがって、供給電圧Vまたは接地の電位が、電流比較器7の出力8におけるこのノードに、それら2つの供給電圧V、Vのいずれがより大きいかに応じて、存在する。
インバータ9が、出力8の、つまり、そのノードの下流に接続され、このインバータは、0または1という値を、2つのデジタル出力10、11を介して、そのノードにおける電位に応じてそれぞれ出力する。供給電圧V、Vの大きさの比が、このため、これらの出力10、11における値から推定されることが可能である。
カレントミラー5、6におけるトランジスタのミラー比が、可変であるように設定された場合、供給電圧V、Vの大きさの相対比率もまた、推定されることが可能である。例えば、第1のカレントミラー5におけるトランジスタの、第2のカレントミラー6におけるトランジスタに対するミラー比が、1:1から1:2までに設定された場合、デジタル出力信号が変化することにより、供給電圧Vがいつ、供給電圧Vの半分より大きいかが、確かめられることが可能である。
デバイスを示す概略図である。
符号の説明
1 入力
2 入力
3 電圧/電流変換器
4 電圧/電流変換器
5 カレントミラー
6 カレントミラー
7 電流比較器
8 出力
9 インバータ
10 出力
11 出力
100 デバイス
供給電圧
電流

Claims (10)

  1. 供給電圧(V、V)のための2つの入力(1、2)と、信号を出力するための1つの出力(8)とを含む前記2つの供給電圧(V、V)を比較するためのデバイス(100)であって、
    前記デバイス(100)は、互いに調整された2つの電圧/電流変換器(3、4)と、2つのそれぞれ関連付けられたカレントミラー(5、6)とを有し、
    反射された電流(I、I)のための電流比較器(7)が備えられ、
    2つのデジタル出力(10、11)を有するインバータ(9)が、前記出力(8)に配置されることを特徴とするデバイス(100)。
  2. 前記電流比較器(7)は、PMOSトランジスタと、NMOSトランジスタとを含むことを特徴とする請求項1に記載のデバイス。
  3. 前記反射された電流の1つ(I)は、前記PMOSトランジスタを通過させられることが可能であり、前記反射された電流の他方(I)は、前記NMOSトランジスタを通過させられることが可能であることを特徴とする請求項2に記載のデバイス。
  4. 電位(V)または地電位が、前記電流比較器(7)の前記出力(8)において生じさせられることが可能であることを特徴とする請求項1から3のいずれかに記載のデバイス。
  5. 前記カレントミラー(5、6)のミラー比が、設定されることが可能であることを特徴とする請求項1から4のいずれかに記載のデバイス。
  6. デバイス(100)において、供給電圧(V、V)が、2つの入力(1、2)に印加され、信号が、出力(8)において出力される前記2つの供給電圧(V、V)を比較する方法であって、
    前記供給電圧(V、V)は、互いに調整された2つの電圧/電流変換器(3、4)において電流(I、I)に変換され、これらの電流は、2つのカレントミラー(5、6)において反射されて、電流(I、I)を形成し、前記反射された電流(I、I)は、電流比較器(7)において比較され、デジタル出力信号が、2つのデジタル出力(10、11)を有するインバータ(9)における前記出力(8)において生成されることを特徴とする方法。
  7. 前記電流比較器(7)において、前記電流(I、I)は、PMOSトランジスタおよびNMOSトランジスタを通過させられることを特徴とする請求項6に記載の方法。
  8. 前記第1の反射された電流(I)は、前記PMOSトランジスタを通過させられ、前記第2の反射された電流(I)は、前記NMOSトランジスタを通過させられることを特徴とする請求項7に記載の方法。
  9. 前記供給電圧(V)の電位、または地電位が、前記電流比較器(7)の前記出力(8)において生じさせられることを特徴とする請求項6から8のいずれかに記載の方法。
  10. 前記カレントミラー(5、6)のミラー比が、設定されることを特徴とする請求項6から9のいずれかに記載の方法。
JP2007529117A 2004-09-02 2005-08-30 2つの供給電圧を比較するためのデバイスおよび方法 Withdrawn JP2008512026A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04104217 2004-09-02
PCT/IB2005/052831 WO2006025018A2 (en) 2004-09-02 2005-08-30 Device and method for comparing two supply voltages

Publications (2)

Publication Number Publication Date
JP2008512026A true JP2008512026A (ja) 2008-04-17
JP2008512026A5 JP2008512026A5 (ja) 2008-10-16

Family

ID=36000425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529117A Withdrawn JP2008512026A (ja) 2004-09-02 2005-08-30 2つの供給電圧を比較するためのデバイスおよび方法

Country Status (4)

Country Link
EP (1) EP1790076A2 (ja)
JP (1) JP2008512026A (ja)
CN (1) CN101053155A (ja)
WO (1) WO2006025018A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239471A (ja) * 2008-03-26 2009-10-15 Panasonic Corp Mos集積回路、及びそれを備えた電子機器
JP2014112786A (ja) * 2012-12-05 2014-06-19 Nippon Telegr & Teleph Corp <Ntt> ピークホールド回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017102499B4 (de) * 2017-02-08 2021-06-17 Infineon Technologies Ag Elektrische Bauelemente, integrierte Schaltungen und Verfahren zum Überwachen von Spannungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146613A (ja) * 1984-08-10 1986-03-06 Nec Corp レベル検出回路
GB2225910A (en) * 1988-12-08 1990-06-13 Philips Electronic Associated Processing sampled analogue electrical signals
JP2586723B2 (ja) * 1990-10-12 1997-03-05 日本電気株式会社 センスアンプ
SE502429C2 (sv) * 1994-02-21 1995-10-16 Ellemtel Utvecklings Ab Signalmottagande och signalbehandlande krets
US6037890A (en) * 1997-09-30 2000-03-14 Intel Corporation Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator
JP2000019200A (ja) * 1998-07-01 2000-01-21 Mitsubishi Electric Corp 電位検出回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239471A (ja) * 2008-03-26 2009-10-15 Panasonic Corp Mos集積回路、及びそれを備えた電子機器
JP2014112786A (ja) * 2012-12-05 2014-06-19 Nippon Telegr & Teleph Corp <Ntt> ピークホールド回路

Also Published As

Publication number Publication date
WO2006025018A3 (en) 2006-07-13
CN101053155A (zh) 2007-10-10
WO2006025018A2 (en) 2006-03-09
EP1790076A2 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
KR100281898B1 (ko) 데이터의 듀티 사이클을 보정하는 듀티 사이클 보정회로 및 그방법
JP4922248B2 (ja) Ac接続を用いたレベル・シフトするためのシステムおよび方法
JP4786608B2 (ja) 磁界検出装置
US7489181B2 (en) Circuit which can be programmed using a resistor and which has a reference current source
US6933755B2 (en) Output driving circuit for maintaining I/O signal duty ratios
JP7251015B2 (ja) ハイサイドドライバのための逆方向電流保護を提供する回路
US20020075035A1 (en) Circuit for providing a logical output signal in accordance with crossing points of differential signals
JP2008512026A (ja) 2つの供給電圧を比較するためのデバイスおよび方法
US20070210773A1 (en) Automatic configuration for linear mode of switching power supply
US20010048327A1 (en) Variable drive current driver circuit
US6236268B1 (en) High-gain amplifier having a limited output dynamic range
US7227399B2 (en) Detector of differential threshold voltage
US7692453B2 (en) Detector of differential threshold voltage
WO2003044550A1 (fr) Testeur de semi-conducteur
US7274916B2 (en) Differential signal receiver and method
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
JP2007535744A (ja) カレントミラー回路
US6930530B1 (en) High-speed receiver for high I/O voltage and low core voltage
JP3914463B2 (ja) コンパレータ
CN114487762A (zh) 一种芯片及其UserID检测电路
US6566912B1 (en) Integrated XOR/multiplexer for high speed phase detection
US9436191B2 (en) Voltage regulation system for integrated circuit
Lee A low voltage auto-reconfigured power-on-reset/bandgap reference circuit
JP3297361B2 (ja) ヒステリシスを有する半導体集積回路
US6414539B1 (en) AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080827

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091105