JP2008511051A - 薄い半導体回路を基体から取り外す方法 - Google Patents

Abstract

薄い半導体回路（１）を基体（２）から取り外す方法を提供するために、半導体回路（１）は、特に、金コンタクトと電気的に接触するための端子（３）を備え、薄い半導体回路（１）が、例えば、チップカード上に損傷を受けることなく直接取り付けられ得る方法を用いて、はんだスズ（６）が支持基板（４）に塗布され、支持基板（４）が電気端子（３）にはんだ付けされ、そして、半導体回路（１）の基体（２）が除去されることが提案される。

Description

本発明は、電気コンタクトのための端子、特に、金を備える薄い半導体回路を基体から取り外す方法に関する。

抵抗、コンデンサ及びトランジスタ等で構成され、シリコンウェハ上にフォトリソグラフィー法で形成される半導体回路は、チップと呼ばれ、現代の電気装置及び電子装置の多様な機能を制御する電子部品として用いられる。「チップ」という用語は、ここでは、個々の部品又は個別の半導体を意味するものとして理解される。

特に、いわゆるチップカード又は「スマートカード」内のチップを使用するためには、チップカードの中へチップが集積されるように、通常では、製造されたチップ上にシリコンウェハ自体によって形成されるチップの基体からチップが取り外される必要がある。通常では、電子部品が多くの層が互いに重なるように形成されるチップは、２０μｍ以下の厚さを有するので、固有の低い安定性しか有していない。それ故に、チップは、ウェハから取り付け場所へ移されるときに、チップ自身の重さを受けて壊れる可能性がある。

チップ又は半導体回路を基体から取り外すために、損傷なくチップを取り外すことができる複雑な方法が知られている。例えば、接着膜がチップ上に設けられ、チップが基体から取り外される。熱又は紫外線の効果を受けて、所望の場所で膜からチップを離すために、膜はそれらの接着効果を失う。しかしながら、そのような膜は、取り扱うことが困難であり、極めて高価である。

ＤＥ１９８４２４１９Ａ１は、膜構造体が基板から分離される工程を含む半導体素子の形成方法を開示する。その文献では、請求項１に記載されるように、分離層及び膜構造体が支持基板上に形成され、分離層が除去される。しかしながら、これは、プロセス技術の観点で高い費用が必要であり、分離層の除去中の半導体回路又はチップへの損傷は排除されていないので、不良品の増加が製造中に発生する可能性がある。

本発明の目的は、２０μｍ以下の厚さを有する薄い半導体回路又はチップが、チップカード上への直接の損傷なく移動することができるような薄い半導体回路を基体から取り外す方法を提供することである。

この目的は、請求項１に記載の特徴によって達成される。

本発明の中心概念は、基体、例えば、シリコンウェハを除去できるようにするために、それ自体は知られている方法で製造された半導体回路、又はシリコンウェハ上に形成され、電気コンタクトのための端子を備えるチップが、はんだ付け処理を用いて追加の支持基板に取り付けられることである。本発明の文脈の範囲内では、基体の除去は、所望の方法又は好ましくは下記の方法で行われる。半導体回路の一部のための支持基板がはんだスズの層を備えるような支持基板に半導体回路を取り付けるためには、後続の処理中に半導体回路に電力を供給するために、どんな場合でも設けられていなければならない半導体回路の電気端子が用いられる。はんだ付け処理は、好ましくは、チップも支持基板もどちらも溶融しないが、２１８度という通常のはんだスズの溶融温度を十分に超える２５０度の温度で行われる。加熱は、支持基板及び／又はチップの基体の全表面を本質的に支えるような当業者に知られている加熱板によって行われる。より耐久性があるので、好ましくは、金端子又は「金バンプ」として策定される電気端子のはんだ付けは、傷つきやすいシリコン化合物から作られる実際の半導体回路が損傷を受けないことを保証する。

本発明の利点は、電気端子を経由して半導体回路に接続される支持基板のおかげで、半導体回路又はチップが基体の除去中に十分な機械的安定性を与えられることであるので、半導体回路は、この工程及び後続の処理工程中に損傷を受けない。その方法は、特に、２０μｍの最大厚を有する半導体回路の場合に有利であるが、原理上は、より厚い半導体回路で行われ得る。

本発明の有利な実施形態は従属項で特徴付けられる。

支持基板は、好ましくは、ガラスの型式及び材料厚の適切な選択が与えられ、十分な機械的安定性を有するガラスが用いられる。さらに、ガラスから作られる支持基板は、電気端子のはんだ付け中にはんだスズと溶融しないほど十分に耐熱性がある。

支持基板に塗布されるはんだスズの層の接着性を改善するために、支持基板に直接塗布され、はんだスズ層によって覆われる銅層が用いられる。半導体技術において知られている全ての方法が支持基板に個々の層を塗布するために用いられても良い。

支持基板への電気端子のはんだ付け中に機械的影響及び加熱効果から半導体回路又はチップを保護するために、後続のチップを固定し、保護するのを助けるようなポリマー層が半導体回路の電気端子の間に塗布される。このポリマー層、好ましくは、４〜５μｍの厚さを有するポリマー層は、例えば、フォト−ＢＣＢ、ポリイミド等のような当業者に知られている材料で構成される。電気端子は覆われないまま残る。

追加の実施形態では、電気端子への支持基板のはんだ付け中に、電気端子がはんだスズの層の中へ浸されることを保証するために、支持基板及び半導体回路の基体がほんの小さな圧力で互いに圧迫される。電気的短絡回路を防止するために、その圧力、並びに互いに対する支持基板及び基体の移動は、電気端子、例えば、金端子がはんだスズより下に配置される銅層に接続しないほど小さくなるように選択されなければならない。

その方法の好ましい一実施形態では、半導体回路の基体を除去するために、特に、シリコンウェハの形成において策定されるその基体は、接地され、水酸化カリウム（ＫＯＨ）でエッチングされる。これらの方法工程は、半導体技術の分野の当業者に知られている。この目的を達成するために、いかなる損傷も研磨処理の結果として半導体回路自身に引き起こされることがないようにするために、基体を研磨するための適切な研磨剤を選択することができる。基体の残留物は、その後、水酸化カリウムでエッチングすることによって除去される。

その上に、この裏面を安定させ、保護するためにも、上記のようなポリマーが、基体が除去された半導体の裏面に同様に塗布されることが提案される。

半導体回路又はチップの追加の取り扱いに関しては、チップカードの中又は上にチップを固定するために、はんだ付けされた半導体回路を備える支持基板は、所望の位置、例えば、プラスティックから作られたチップカードの領域内に組み込まれる。このために、支持基板と半導体回路の間にはんだ付けされた接続が再び加熱されるので、半導体回路は、知られている固定方法を用いてチップカードの上又は内に順々に固定されても良い。例えば、半導体回路は、チップカードのプラスティック材料の過熱された領域の中へ圧迫されても良く、その後に、はんだ付けされた接続が解放されても良い。

本発明は、さらに、添付の図面に示された実施形態の例を参照して説明されるが、実施形態の例は本発明を限定するものではない。

図１〜６は、抵抗、トランジスタ及びコンデンサ等から構成される半導体回路１、例えば、チップの断面を示す。半導体回路１は、当業者に知られているフォトリソグラフィー方法を用いて、好ましくは、シリコンウェハである基底２上に、特に、多層に形成される。多層構造体は、他よりも上に配置される基体２上の半導体回路１の素子によって図１に明らかになる。半導体回路１は、２０μｍ以下の厚さを有する。

例えば、Ｔｉシリサイド又は他のシリサイドがＳｉコンタクトと接触するために用いられる。薄い金属基体はその上に形成され、例えば、ＴｉＰＴＡｕ層は、約０．２μｍの厚さでその上にスパッタされる。この層は、後に、電力を供給する役目を果たす。電気コンタクト３は、好ましくは、いわゆる金バンプの形で、半導体回路１と接触するために設けられなければならない。この目的のために、図２に示されるような半導体回路１には、はじめに、後続の電気コンタクト３が除去されるフォトレジスト９の約８μｍの厚い層が設けられる。ガルバニック溶液内では、これらの隙間には、８〜１０μｍ以下の厚さを有する金層が充填され、フォトレジスト９は、半導体技術で普通に用いられる方法で再び除去される。

電気コンタクト３は、エッチングで解放された分離パスの策定が不利に作用しないような方法で隣接したチップと交互配置されても良い。どの残留ＴｉＰｔＡｕ層も、エッチング剤によって均一に除去され、又はバックスパッタされる。金バンプを備える半導体回路１を設けることは、当業者が精通しているプロセスである。

さらに、図３から明らかなように、４〜５μｍの厚いポリマー層７、例えば、フォト−ＢＣＢ又はポリイミドは、後続の薄いチップを安定させ、保護するために塗布され、電気コンタクト３は、覆われないまま残る。

図４は、支持基板４、好ましくは、十分な強度、耐温度性及び曲げ強度を有するガラス板を示す。接着性を改善するために、銅層５及びその後のはんだスズ６は、半導体技術において知られている方法を用いて支持基板４に塗布される。

支持基板４と半導体回路１の間の接続は、図５の図から明らかになる。このために、はんだスズ６の融点は通常は２１８度であるが、支持基板４及び／又は基体２の少なくとも一方は、好ましくは、加熱板を用いて約２５０度に加熱される。ほんの小さな圧力が、支持基板４及び基体２にその後に加えられるので、電気コンタクト３は、電気コンタクト３及び銅層５の間の電気的短絡回路をもたらすことなく、はんだスズ６の中に浸る。

電気コンタクト３を経由して支持基板４に接続される実際の半導体回路１を覆わないために、基体２は、その後に、適切な手段を用いて接地され、例えば、水酸化カリウム（ＫＯＨ）でエッチングされる。

半導体回路１は、この場合には、先の図面に比べて上下逆であるが、半導体回路１を安定させ、保護するために、上記ポリマーのポリマー層８は、覆われていない裏面に同様に塗布される。

追加の半導体回路１の取り扱いに関しては、はんだスズ６と電気コンタクト３の間のはんだ付けされた接続を解放し、半導体回路１を例えばチップカード内に取り付けるために、支持基板４が再び加熱されても良い。

基体上の半導体回路を示す。 レジストを備える半導体回路を示す。 電気端子を備える半導体回路を示す。 支持基板を示す。 半導体回路にはんだ付けされた支持基板を示す。 取り外された支持基板を備える半導体回路を示す。

符号の説明

１ 半導体回路
２ 基体
３ 電気コンタクト
４ 支持基板
５ 銅層
６ はんだスズ
７ ポリマー層
８ ポリマー層
９ フォトレジスト

Claims (8)

1. 薄い半導体回路を基体から取り外す方法であって、
   前記半導体回路は、特に、金コンタクトと電気的に接触するための端子を備え、
   はんだスズの層が支持基板に塗布され、
   前記支持基板が前記電気端子にはんだ付けされ、
   前記半導体回路の前記基体が除去されることを特徴とする薄い半導体回路を基体から取り外す方法。
2. 前記支持基板としてガラスが用いられることを特徴とする請求項１に記載の方法。
3. 前記支持基板と前記はんだスズの間に銅層が挿入されることを特徴とする請求項１又は２に記載の方法。
4. 前記電気端子の間にポリマー層が塗布されることを特徴とする請求項１乃至３の何れか１項に記載の方法。
5. 前記支持基板及び前記半導体回路は圧力を受けてはんだ付けされることを特徴とする請求項１乃至４の何れか１項に記載の方法。
6. 特に、シリコンウェハである前記基体は、接地され、水酸化カリウム（ＫＯＨ）でエッチングされることを特徴とする請求項１乃至５の何れか１項に記載の方法。
7. 前記半導体回路の裏面にポリマー層が塗布されることを特徴とする請求項１乃至６の何れか１項に記載の方法。
8. 前記支持基板は、加熱効果を受けて前記半導体回路から再び除去されることを特徴とする請求項１乃至７の何れか１項に記載の方法。

Images