JP2008509389A - 論理回路、及びその試験方法 - Google Patents

Abstract

論理回路であって、−少なくとも１つの第１の組み合わせ論理回路４２、−データ入力ｄ及びデータ出力ｑを有し、前記データ出力ｑは前記第１の組み合わせ論理回路４２の入力と接続される第１のデータラッチ４４、−前記第１のデータラッチ４４のデータ入力ｄと接続された出力ｑを有する第２のスキャン可能なデータラッチ４３、及び−前記第１の組み合わせ論理回路４２の出力と接続された入力ｄを有する第３のスキャン可能なデータラッチ４７、を有し、前記第２のスキャン可能なデータラッチ４３は、第１のクロックｃｌｋ１により駆動されるよう適応され、前記第１のデータラッチ４４及び前記第３のスキャン可能なデータラッチ４７は、第２のクロックｃｌｋ２により駆動されるよう適応され、前記第１及び第２のクロックｃｌｋ１及びｃｌｋ２は、重複しないクロック信号である、論理回路。

Description

本発明は、スキャン試験可能な論理回路及びスキャン試験可能な論理回路の試験方法に関する。

特許文献１は、図１に示されるようなＬＳＳＤ設計ルールによる従来の回路設計を開示している。ＬＳＳＤは、レベル・センシティブ・スキャン設計の略である。回路は、２つの異なる種類のラッチ１４及び１６を有する。ラッチ１６は、標準的なＤラッチである。Ｄラッチは、入力ｄ（データ入力）及び出力ｑ（データ出力）を有する。更に、Ｄラッチ１６は、図１にｃｌｋ２として示されるクロック入力を有する。クロック入力ｃｌｋ２がＬｏｗである限り、出力ｑは、図１のＤラッチ１６の入力における値を引き継がない。ラッチは「不透明」であり、ラッチ１６からの出力ｑは不変のままである。クロック入力ｃｌｋ２がＨｉｇｈ状態の場合、Ｄラッチは透過である。この場合、出力ｑは、Ｄラッチの入力における値を引き継ぐ。このように、Ｄラッチを介した情報の転送は、クロックｃｌｋ２のレベルと同期する。

図１のラッチ１４は、スキャン可能又は試験可能なラッチである。これは、情報が試験のために外部から当該ラッチに導入されて良いことを意味する。ラッチ１４はまた、ｄ入力（データ入力）、出力ｑ及び図１にｃｌｋ１として示されるクロック入力を有する。更に、ラッチ１４は、入力ｔｉ及び入力ｔｅを有する。ｔｅは試験イネーブルの略であり、ｔｉは試験入力の略である。スキャン可能なラッチへの試験イネーブル入力ｔｅがＬｏｗ状態である限り、図１のラッチ１４は、図１のラッチ１６と全く同様に機能する。試験イネーブル入力ｔｅがＬｏｗである限り、ラッチ１４への入力ｔｉは、ラッチ１４の出力ｑに如何なる影響も及ぼさない。試験イネーブルｔｅがＨｉｇｈ状態になると、試験入力ｔｉは、出力ｑにラッチされて良い。このように、情報は、外部情報源からラッチ１４へ導入されて良い。

図１の参照符号１０及び１２は、組み合わせ論理回路を示す。図１において、ＰＩは、組み合わせ論理回路１０への情報入力を示し、参照符号ＰＯは、組み合わせ論理回路１２からの情報出力を示す。図１のクロックｃｌｋ１及びｃｌｋ２は、重複しないクロックである。これは、クロック２がＬｏｗである場合のみクロック１がＨｉｇｈであることを意味する。逆も同様である。図１のラッチ１４及び１６は、シフトレジスターを表す。情報は、ラッチ１４及び１６を連続して通じてシフトされる。

図１の参照符号１０及び１２は、組み合わせ論理回路を表す。組み合わせ論理要素は、少なくとも１つの出力チャネル及び１つ以上の入力チャネルを有する素子であり、全てのチャネルは離散状態により特徴付けられる。如何なる瞬間においても各出力チャネルの状態は、同一の瞬間の入力チャネルの状態により完全に決定される。対照的に、順序論理回路は、１つ以上の入力及び１つ以上の出力を利用する回路設計である。これら入力及び出力の状態は、定められたルールにより関連付けられ、部分的に前の状態に依存する。順序回路の出力は、現在の入力及び前の入力に依存する。組み合わせ論理回路の出力を組み合わせ論理回路の入力へフィードバックすることにより、組み合わせ論理回路は、順序回路に変わる。出力の状態は、入力の前の状態に依存する。

論理システムの機能部分は、組み合わせ及び順序回路の両者で形成される。組み合わせ回路の試験及び試験パターンを計算するために計算手順が利用可能であるが、このような手順は、順序回路に適用することが困難であり、及び複雑な順序論理回路の試験パターンを生成する問題のための如何なる解決策も確立されていない。従って、論理システム内の全ての順序回路が、組み合わせ回路に効率的に変換され、回路網の試験手順を達成することが必要である。これは、図１の回路のラッチ１４及び１６を挿入することによりなされる。図１の組み合わせ論理回路１０を試験するため、組み合わせ論理回路への入力は、所定の点において適切な時間に知られていなければならず、及び出力は同時に測定されなければならない。組み合わせ論理回路１０の入力は、入力ＰＩを有する。入力ＰＩは、帰還ループにより供給される入力と同様に、外部的に決定されて良い。帰還入力は、ラッチ１４を介し、試験入力をラッチ１６へシフトすることにより定められる。クロック２及びクロック１がＨｉｇｈの場合、ラッチ１６の出力は、組み合わせ論理回路１０へ入力される。この場合、ラッチ１４の試験イネーブル入力ｔｅは、Ｌｏｗに変化し、従って組み合わせ論理回路の出力はラッチ１４へ入力される。ラッチ１４の出力は、組み合わせ論理回路１０の所定の入力に対する応答を表す。このように、組み合わせ論理回路はサブシステムを表し、試験され得る。更に、ラッチ１４及び１６は、組み合わせ論理回路１２への入力を、別の時点において試験のために決定するために利用されて良い。組み合わせ論理回路１２は、論理サブシステムを表す。そして組み合わせ論理回路の出力は、出力ＰＯにおいて直接測定され得る。

図１の回路は、レベル・センシティブ論理システムを表す。如何なる許容された入力状態の変化に対する定常状態の応答も、システム内の回路及び配線遅延に依存しない場合、論理システムは、レベル・センシティブである。また、入力状態の変化が１つ以上の入力信号の変化を有する場合、応答は、入力信号が変化する順序に依存してはならない。定常状態応答は、全ての論理ゲート出力、特にフリップフロップ又は帰還ループのような内部記憶要素の出力の最終的な値である。レベル・センシティブ・システムは、一連の許容された入力状態の変化の結果として、システムを新しい内部状態で安定化させるため、変化の間に十分な時間ラップを有し動作すると考えられる。「許容された入力状態の変化」の語は、入力変化の制限に関連する。これらの制限は、ほぼ例外なく信号のシステムクロックに適用される。

図１の回路は、以上の記述によるレベル・センシティブ・スキャン設計を表す。クロック信号ｃｌｋ１及びｃｌｋ２は、ラッチ１４及び１６を設定する十分な持続期間を有する。クロック信号ｃｌｋ１及びｃｌｋ２のＨｉｇｈの期間は、当該ラッチに格納された値が変化するために十分でなければならない。更に、クロック信号ｃｌｋ１及びｃｌｋ２がＨｉｇｈからＬｏｗへ変化する前の時間間隔は、全てのラッチが変化し、帰還接続により起動された組み合わせ論理回路を通じて伝達するために十分でなければならない。このような動作は、レベル・センシティブ・システムの要件を満たし、及び回路パラメータへの依存が最小限である。

図１の回路は、レベル・センシティブ論理システムの例である。図１の回路は、順序論理システムである。図１の順序論理回路は、組み合わせ論理回路のための自動的に生成された試験パターンを用い、当該順序論理回路の組み合わせ論理サブシステムを試験することにより、試験され得るよう設計される。従って、順序試験生成の問題は、組み合わせ試験生成の問題に縮減され得る。順序論理回路は、組み合わせパターンのみを用い試験されて良く、以下のルールに従うことにより設計されて良い。

回路の組み合わせサブシステムへの入力は、データ入力ＰＩにより直接制御されるか、又は図１のようなラッチ１４及び１６を有するシフトレジスター（ｓｒｌ）の出力により制御されなければならない。更に、組み合わせ論理サブシステムの出力は、直接観察可能であるか、又は図１のようなラッチ１４及び１６を有するシフトレジスターの入力から観察可能でなければならない。閉ループの場合、シフトレジスターは、入力の制御及び図１に示されたような組み合わせ回路の出力を観察するために用いられて良い。このように、組み合わせ論理システムは、互いに独立に試験され得る。

図２は、従来のＬ１Ｌ２回路を示す。この回路設計は、特許文献２に開示されている。この回路は、組み合わせ試験パターンのみを用いて試験され得るよう設計される。この設計は、ＬＳＳＤ回路の上述のルールに従う設計と異なる。図２の回路は、３個の組み合わせ論理回路１０、２２及び２６を有する。組み合わせ論理回路１０は、ラッチ１４及び１６を介し組み合わせ論理回路１０の入力と接続される出力を有する。従って、組み合わせ論理回路１０、ラッチ１４及び１６は、組み合わせ回路１２と同様に、図１の回路構成に相当する。図２の回路は、組み合わせ論理回路２２及び２６だけ図１の回路と異なる。組み合わせ論理回路２２の出力は、ラッチ２４を介し、組み合わせ論理回路２６の入力と接続される。組み合わせ論理回路２６の出力は、ラッチ２８を介し、組み合わせ論理回路２２の入力と接続される。留意すべき点は、図２の回路の下の新たな部分が閉ループを構成することである。組み合わせ論理回路２２及び２６は、閉ループの部分である。以上に説明されたＬＳＳＤ設計ルールに対応するため、図２の回路がどのように変更される必要があるかを検討する。

組み合わせ論理回路２２及び２６を有する閉ループにより、図２の回路の下部は、順序論理回路を構成する。ＬＳＳＤ設計ルールによると、このような順序回路は、閉ループにシフトレジスターラッチを挿入することにより、試験可能になる。図１のシフトレジスターは、組み合わせ論理回路２２の出力と接続されなければならない。シフトレジスターは、組み合わせ論理回路２６の入力を制御するために用いられる。組み合わせ論理回路２６の他の入力は、入力ＰＩにより制御されて良い。更に、対応するラッチの対は、組み合わせ論理回路２６の出力を観察し、同時に組み合わせ論理回路２２への帰還入力を制御しなければならない。従って、図２の回路は、図１のようにラッチ１４及び１６の対を、それぞれラッチ２４及び２８の代わりに有する。図２の回路は、ＬＳＳＤ設計ルールにより要求されるより少ないラッチを有するので、複雑さが少ない。回路は、２つのスキャン可能なラッチ２４及び２８を有する。ラッチ２４及び２８は、異なるクロックｃｌｋ１及びｃｌｋ２で駆動される。

組み合わせ論理回路２６は、以下のように試験され得る。組み合わせ論理回路２６への入力は、ラッチ２４の出力と同様に入力ＰＩにより直接制御される。ラッチ２４の出力は、ラッチ２４の試験入力ｔｉ及び試験イネーブル入力により外部から制御されて良い。入力は、クロックｃｌｋ１のＨｉｇｈの期間の間に変化する。組み合わせ論理回路２６の出力は、ラッチ２８において直ちに生じるクロックｃｌｋ２のＨｉｇｈの期間の間に、ラッチ２８へ入力される。この場合、ラッチ２８の試験イネーブル信号は、Ｌｏｗである。このように、組み合わせ論理回路２６の所定の入力に対する反応が、試験され得る。組み合わせ論理回路２２の試験は、相応して動作する。この場合、ラッチ２８及び２４は役割を変える。ラッチ２８は、組み合わせ論理回路２２の入力を制御するために用いられ、また組み合わせ論理回路２２からの出力を受信する。更に、組み合わせ論理回路２２への入力は、図２のラッチ１６の出力により定められる。

留意すべき点は、図２のラッチ１６が冗長でないことである。図２の組み合わせ論理回路１０は、ラッチ１４のみを用いて試験され得ない。なぜなら、組み合わせ論理回路１０の出力は、組み合わせ論理回路１０の入力を駆動するからである。組み合わせ論理回路の入力が、ラッチ１４のみによって決定される場合、続いて生じる回路１０の出力は、回路１０の入力を直ちに変更することなく、ラッチ１４へ入力されてはならない。ラッチ１４のクロックがＨｉｇｈの場合、ラッチ１４への入力は、ラッチ１４の出力へ直ちに転送され、そして従って論理回路１０の入力を駆動する。論理回路１０の入力は、試験中、所定の状態を有さない。

図３は、図２の変更を示す。図２及び図３の同一の構成要素は、同一の参照符号により示される。図２と比較して異なる点は、図３の回路では、接続３２及び３０が追加されていることである。図３の組み合わせ論理回路１０は、３個の入力を有する。追加の入力３０は、ラッチ２８の出力により駆動される。ラッチ２８は、スキャン可能である。従って、組み合わせ論理回路１０への入力は、クロックｃｌｋ２のＨｉｇｈの期間の間、ラッチ２８、１６及び入力ＰＩにより制御され得る。

論理回路の試験を組み合わせ論理回路の試験に縮減するため、試験される論理回路を有する各組み合わせ論理回路の入力及び出力信号は、所定の時間期間の間、制御されなければならない。回路は全体として、当該論理回路の構成要素である組み合わせ論理回路を試験することにより試験される。組み合わせ試験のための論理回路設計のＬ１Ｌ２設計ルールは、以下のように纏められる。

組み合わせ論理回路が、外部から制御されない入力及び／又は出力を有する場合、これら入力及び出力は、ラッチに接続されなければならない。入力を制御するラッチ及び特定の組み合わせ論理回路の出力を受信するラッチは、異なる重複しないクロックにより駆動されなければならない。２つの隣接するラッチは、異なる重複しないクロックにより駆動されなければならない。以下のラッチ（スレーブラッチ）は、スキャン不可能なデータラッチ（Ｄラッチ）であって良い。または、ラッチはスキャン可能なラッチでなければならない。例えば図１では、ラッチ１６はラッチ１４により駆動される。従って、ラッチ１６は、単にスキャン不可能なデータラッチ（Ｄラッチ）であって良い。

図４ａは、スキャン試験可能に作られた回路の例を示す。図４ａの回路は、２つの組み合わせ論理回路４０及び４２を有する。両方の論理回路とも２つの入力及び１つの出力を有する。更に、図４ａの回路は、３つのスキャン不可能なデータラッチ４４、４６及び４８を有する。この議論では、これらラッチのクロック信号は、未だ選択されておらず、回路の機能動作により影響されないと考える。組み合わせ論理回路４０の出力は、ラッチ４４を介し、組み合わせ論理回路４０の入力へ供給される。組み合わせ論理回路４０の第２の入力は、データラッチ４８により制御される。組み合わせ論理回路４０を上述のＬ１Ｌ２設計ルールに従いスキャン試験可能にするため、組み合わせ論理回路の入力及び出力は、所定の時間期間の間、制御可能でなければならない。図４ａのラッチ４４及び組み合わせ論理回路４０の周囲の閉ループは、図１及び図２の上部に示された閉ループに相当する。Ｌ１Ｌ２設計ルールによると、２つのラッチは、この閉ループ内に存在しなければならない。従って、スキャン可能なラッチ４３は、図４ｂの回路に挿入される。ラッチ４３及び４４は、異なる重複しないクロック信号であるクロック１及びクロック２により駆動される。組み合わせ論理回路４０の出力が、クロック１のＨｉｇｈの期間の間、ラッチ４３へ入力されるが、ラッチ４４の出力により駆動される組み合わせ論理回路４０への入力は、不変のままである（クロック２はＬｏｗである）。組み合わせ論理回路４０の出力は、ラッチ４３に記録されて良い。同時に組み合わせ論理回路４０の上側の入力は、定められた値を有する。組み合わせ論理回路４０の下側の入力は、図４ｂのスキャン可能なラッチ４７により駆動されて良い。

ラッチ４７及び４８の対は、この場合、図４ｂに示されるように用いられなければならない。なぜなら、上述の設計ルールによると、同一のクロックによりクロックを供給される如何なる２つのラッチも互いに従わないからである。ラッチ４７のみが図４ｂの下側の線に存在する場合、この要件は満たされない。ラッチ４７がｃｌｋ１でクロック供給される場合、ラッチ４７及び４３は、同一のクロック信号を有する。これは許されない。一方ラッチ４７がｃｌｋ２を有する場合、ラッチ４４及び４７及び４７は、同一のクロック信号を有する。これもまた許されない。従って、第２のラッチ４８は、図４ｂに示されるように、回路に挿入されなければならない。

組み合わせ論理回路４２を試験するため、回路の入力及び出力は、所定の時間期間の間、制御されなければならない。組み合わせ論理回路４２の下側の入力は、ラッチ４４により制御されて良い。ラッチ４４はまた、組み合わせ論理回路４０を試験するために用いられる。組み合わせ論理回路４２の出力は、ラッチ４７により観察されて良い。ラッチ４７はまた、ラッチ４８の入力を制御するために用いられる。組み合わせ論理回路４２の上側の入力だけは、試験のために制御されたままである。この目的のため、スキャン可能なラッチ４５は、図４ｂの回路に挿入される。しかしこの場合も、ラッチの対４５及び４６は、回路内で用いられなければならない。なぜなら、単一のラッチが、クロック２で駆動されるラッチ４４及びクロック１で駆動されるラッチ４７と隣接しているからである。従って、Ｌ１Ｌ２設計ルールは、図４ｂに示されるような回路構成を要求する。

この特定の例では、Ｌ１Ｌ２試験は、通常のＬＳＳＤ試験になんら利点を有さない。一般に、Ｌ１Ｌ２試験により得られる利点が大きくなるのは、回路が少数の小さい帰還ループを有し、及びより多くのパイプライン構造を有する場合である。特定のハンドシェイク制御では、回路は、標準的にこのような小さい帰還ループを多く有する。これは、Ｌ１Ｌ２最適化がＬＳＳＤ最適化に及ぼす影響を低減する。図４ｂの例は、Ｌ１Ｌ２設計ルールが有意な量の追加ラッチを有する回路設計を生じ得る場合を示す。Ｌ１Ｌ２設計ルールに従い試験可能な図４ａの回路を作るため、３個の追加ラッチが導入されなければならない。従って、回路の面積及び電力消費は高く、及び速度は比較的遅い。
米国特許第３７６１６９５号明細書 米国特許第４２９３９１９号明細書 チャールズ・エル・サイツ（Ｃｈａｒｌｅｓ Ｌ． Ｓｅｉｔｚ）、システム・タイミング（Ｓｙｓｔｅｍ ｔｉｍｉｎｇ）、イントロダクション・トゥー・ブイエルエスアイ・システムズ（Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ ＶＬＳＩ Ｓｙｓｔｅｍｓ）、アディソン・ウェスリー（Ａｄｄｉｓｏｎ− Ｗｅｓｌｅｙ）、１９８０年、７章、ｐ．１２−３４

本発明の目的は、速く、従来のスキャン試験可能な回路より小型で低消費電力の論理回路を提供することである。更に、本発明の目的は、本発明による論理回路をスキャン試験させる試験方法を提供することである。

本発明の目的は、請求項１に記載の論理回路により解決される。本発明による論理回路は、第１の組み合わせ論理回路を有する。論理回路は、データ入力及びデータ出力を備える第１のデータラッチを更に有する。第１のデータラッチのデータ出力は、第１の組み合わせ論理回路の入力と接続される。論理回路は、出力を備える第２のスキャン可能なデータラッチを更に有する。第２のスキャン可能なデータラッチは、第１のデータラッチのデータ入力に接続される。第１及び第２のデータラッチは、ラッチの対を形成する（例えば、図１のラッチのように）。論理回路は、入力を備える第３のスキャン可能なデータラッチを更に有する。第３のスキャン可能なデータラッチは、第１の組み合わせ論理回路の出力に接続される。第２のスキャン可能なデータラッチは、第１のクロックにより駆動されるよう適応される。第１のデータラッチは、第３のスキャン可能なデータラッチと同様に、第２のクロックにより駆動されるよう適応される。第１及び第２のクロックは、重複しないクロック信号である。留意すべき点は、この回路がＬ１Ｌ２設計ルールに従わないことである。第１及び第３のデータラッチは、同一のクロック信号により駆動されるが、互いに隣接している。これは、上述の第２のＬ１Ｌ２設計ルールによると許されない。にもかかわらず、本発明による論理回路は、スキャン試験可能である。

本発明による論理回路２６は、以下のように試験され得る。つまり、始めに、試験データは第２のスキャン可能なデータラッチに入力される。これは、第１のクロックのＨｉｇｈの期間の間に行われる。データは第２のスキャン可能なデータラッチに入力される。この場合、第２のスキャン可能なデータラッチの試験イネーブル入力は、第２のスキャン可能なデータラッチが試験入力からデータを受信するよう駆動される。第１のクロックがＬｏｗになると、試験データは、第２のデータラッチの出力から読み出し可能である。クロック１及び２は重複しないので、第２のクロックは、第１のクロックのＬｏｗの期間の間、Ｈｉｇｈの期間を有する。この場合、論理回路の第１のデータラッチは、透過である。従って、第２のデータラッチの出力における試験データは、試験されるべき第１の組み合わせ論理回路の入力へ直ちに転送される。第１のデータラッチは冗長である。ラッチは論理遅延を示すが、これは試験を妨げない。第１の組み合わせ論理回路は、第２のクロック信号の隣接するＨｉｇｈの期間の間、第２のスキャン可能なデータラッチにより駆動される。同時に、つまり、第２のクロック信号の隣接するＨｉｇｈの期間の間、試験されるべき第１の組み合わせ論理回路の出力は、第３のスキャン可能なデータラッチに格納されて良い。第１のデータラッチは、第１の組み合わせ論理回路の試験の間、冗長であるが、このラッチの提供は、試験に必要とされるラッチの数を低減させ得る。これは、特に図４ｂの回路で真である。特に、第１及び第２のラッチが、単一の追加の組み合わせ論理回路を有する閉ループの部分である場合、追加の第２の組み合わせ論理回路は、第１及び第２のデータラッチの両方を用いて試験されるだけで良い。第１のデータラッチは、第２の組み合わせ論理回路を試験するために必要である。第１のデータラッチは、第１の組み合わせ論理回路が試験される場合、冗長である。両方の組み合わせ論理回路が試験される必要があるので、第１のデータラッチは、回路内で必要な構成要素である。しかし図５のようにラッチ４７がクロック２をクロック供給される場合、ラッチ４６及び４８は、図４ｂから除去されて良い。クロック２でクロック供給されるラッチ４７は、クロック信号が回路の機能要件により影響されない場合のみ、許される。ハンドシェイク回路では、これは一般的な場合でなく、提案された方法が有効である。従来の同期回路では、しかしながら、しばしばクロック信号は既に決定され、提案された方法は用いられ得ない。

請求項１に記載の回路設計は、回路からより多くのダミーラッチを除去させる。これは、特に、短い帰還ループが多いとして知られているハンドシェイク回路に適切である。本発明による回路設計及び試験方法は、ハンドシェイク回路に実装されて良い。ハンドシェイク回路設計は、次第にデジタルＩＣに適してきている。この技術の主な特徴は、低電力及び低電磁気放射特性である。

本発明による回路設計による最適化は、ラッチに基づく回路内のスレーブラッチ（スキャン不可能なラッチ）の数を低減するために用いられて良い。これは、回路面積を低減し、回路の速度を向上し、及びまた電力消費を低減する。多くの小さい帰還ループを有する回路では、利益が大きい。

本発明の好適な実施例は、図を参照して説明される。

図５に示された本発明の実施例は、図４ａの回路のスキャン試験可能な変更を有する。

留意すべき点は、図５の回路は４個のラッチ４３、４４、４５及び４７のみを有するが、図４ｂの従来技術によるスキャン試験可能な回路は６個のラッチを有することである。図５の回路と図４ｂの回路の重要な違いは、組み合わせ論理回路４２に加えてラッチ４３、４４、４７の構成である。これら構成要素の構成の間の唯一の違いは、ラッチ４７のクロック供給にある。図５のラッチ４７はクロック２でクロック供給されるが、図４ｂのラッチ４７はクロック１でクロック供給される。従来技術のＬ１Ｌ２設計ルールによると、ラッチ４７は、ラッチ４４と同一のクロックで制御されてはならない。本発明の論理回路によると、クロックｃｌｋ_１及びｃｌｋ_２が重複しないクロックである場合、このような構成は明らかに許される。ラッチ４４は、組み合わせ論理回路４２の試験の間、冗長である。クロック１によりクロック供給されるラッチ４３の出力は、クロック２のＨｉｇｈの期間の間、組み合わせ論理回路４２の入力へ転送される。なぜなら、ラッチ４４は、クロック２のＨｉｇｈの期間の間、透過であるからである。従って、論理ゲート４２の下側の入力は、通常、スキャン可能なラッチ４３を用い定められて良い。図５ｂの組み合わせ論理回路４２の上側の入力は、別のスキャン可能なラッチ４５に接続される。クロック２のＨｉｇｈの期間の間のラッチ４５の出力は、スキャン可能なラッチ４５に格納された情報と等しい。従って、組み合わせ論理回路４２へのデータ入力は、クロック２のＨｉｇｈの期間の間、試験のために定められて良い。クロック２のＨｉｇｈの期間の間の組み合わせ論理回路の出力は、クロック２のＨｉｇｈの期間の間、スキャン可能なラッチ４７へ入力される。これは、スキャン可能なラッチ４７の試験イネーブル入力（ｔｅ）が試験入力（ｔｉ）をディスエーブルし、及びスキャン可能なラッチ４７の通常のデータ入力ｄをイネーブルする場合、達成される。このように、組み合わせ論理回路４２は、本発明により試験され得る。

留意すべき点は、そうでなければ、図５の回路が従来のＬ１Ｌ２スキャン設計ルールを満足することである。図５の組み合わせ論理回路４０、ラッチ４３更にラッチ４４を有する閉ループは、図１の回路の実現である。組み合わせ論理回路４０、ラッチ４３、４４及び４５、組み合わせ論理回路４２更にラッチ４７を有する閉ループは、Ｌ１Ｌ２スキャン設計ルールに従う。周辺のラッチは、常に異なるクロックでクロック供給される。閉ループ内の如何なる２つの隣接ラッチも、同一のクロックでクロック供給されない。

図６は、本発明の第２の実施例を示す。図６の回路は、２つの部分を有する。第１の部分は、描かれた実線により互いに接続された全ての構成要素を有する。回路のこの部分は、図３の従来の回路に正に対応する。回路の第２の部分は、破線により互いに接続される部品を有する。従来の設計ルールによると、これらの接続は許されない。しかし本発明の回路では、これらの接続は許される。

図３では、ラッチ１６の出力は、組み合わせ論理回路１０及び２２に接続される。しかし、ラッチ１６の出力は、組み合わせ論理回路２６に接続されない。なぜなら、ラッチ２８及び１６は、同一のクロック２で駆動されるからである。ラッチ１６が組み合わせ論理回路２６の入力と接続される場合、ラッチ１６及び１８は、互いに隣接していると考えられる。従来の設計ルールによると、隣接するラッチは、同一のクロックでクロック供給されてはならない。一方、図６では、ラッチ１６の出力は、組み合わせ論理回路２６の入力と接続される。本発明は、このような接続を明らかに許す。図６のラッチ１４、１６、組み合わせ論理回路２６及びラッチ２８の構成は、図５のラッチ４３、４４、組み合わせ論理回路４２及びラッチ４７の構成に相当する。更に、組み合わせ論理回路６０、ラッチ６２及びラッチ６４は、図６の回路に設けられる。これら新しい構成要素の構成は、１つの例外を除いて、図６に示される回路の上側部分の組み合わせ論理回路１０、ラッチ１４及びラッチ１６の構成に相当する。つまり、ラッチ１４に相当するラッチ６２は、クロック１の代わりにクロック２でクロック供給され、及びラッチ１６に相当するラッチ６４は、クロック２の代わりにクロック１でクロック供給される。ラッチ６４の出力は、各組み合わせ論理回路（１０、２２、２６及び６０）の入力と接続される。また、図６では、ラッチ１６の出力は、各組み合わせ論理回路の入力と接続される。本発明によると、ラッチの対１４、１６又はラッチの対６２、６４のようなラッチの対の出力は、組み合わせ論理回路の出力と接続されたラッチに関係なく、これら組み合わせ論理回路の入力と接続されて良い。図６から分かるように、本発明の論理回路は、図３の従来技術による試験可能な回路より多くの接続を許す。

図７ａは、重複しないクロックを生成する従来の回路を示す。このような回路は、例えば非特許文献１から知られている。

回路は、たすきがけのＮＯＲゲート７１、７２の対に基づく。ＮＯＲゲート７１、７２は、重複しない周期の継続時間を決定する遅延要素（ｄ_１及びｄ_２）と結合される。回路は、クロック周期を決定する外部参照クロックにより制御される。

ラッチ−クロック信号ｃｌｋ_１及びｃｌｋ_２の立ち上がりは、遅延要素ｄ_１及びｄ_２により遅延され、立ち下がりは参照クロックの後に直ちに続く。遅延要素により導入される遅延は、クロック周波数のほんの一部でなければならず、実際にはクロック周期の２５％より小さい。本発明による論理回路の試験方法は、冗長なスレーブラッチが、異なるクロックで動作する２つのマスターラッチの間に存在することを許す。図８ａに図示されるように、スレーブラッチ８５は、受信マスターラッチ８７と同一のクロックによりクロック供給されなければならない。このスレーブラッチ８５は、マスターラッチ８４からマスターラッチ８７へのこの経路では冗長である。しかし、スレーブラッチ８５の存在は、回路を通じる異なる経路の試験のために必要とされ得る。示されるように、スレーブラッチは、スレーブラッチの総数を最小化するｃｌｋ_１及びｃｌｋ_２内の分割をさせ、ｃｌｋ_１でクロック供給されるマスターラッチと同様にｃｌｋ_２でクロック供給されるマスターラッチをも駆動し得る。全てのスキャン要素がラッチである限り、システムは動作することを保証される。しかしながら、受信マスターラッチが、図８のようにスキャンＣ要素である場合、追加の要件を満たす必要がある。この要件は、Ｃ要素８７の入力が安定であり且つＣ要素８７のクロック入力がＨｉｇｈである全時間の間に安定のままである必要があるということである。この時間の間、Ｃ要素８７は、通常の非スキャンＣ要素として動作し、Ｃ要素８７の入力における変化の影響は、当該要素の内部状態を直ちに更新する。

図８ｂに問題が図示される。図８ａの回路は、スキャン連鎖（図に示されない）を介し、ｘ＝０、ｙ＝ｃ＝１及びｚ＝０のように初期化される。正常動作では、Ｃ要素は、ｃｌｋ_１がアクティブになった時、Ｃ要素の入力ｃにおけるｘの値を見なければならない。正常な動作は、従って、先ずｘからｃへ伝幡し、結果としてｃ＝０を生じ、そして次にＣ要素８７のクロックをイネーブルし、及びｄ＝１且つｃ＝０なのでＬｏｗを維持する。図８ｂの回路の実際の動作は、しかしながら、スレーブラッチ８５及びＣ要素８７に同時にクロック供給する。この場合、Ｃ要素８７がイネーブルされ、その間ｃはＨｉｇｈのままであり、従って出力ｚもＨｉｇｈになる。論理遅延ｃがＬｏｗになった後、出力はＨｉｇｈを維持する。なぜならＣ要素８７の内部状態が更新されたからである。この問題の解決策は、スレーブラッチに用いられるクロック信号を、スキャンＣ要素に用いられるクロック信号から分離することである。Ｃ要素のクロックの立ち上がりは、スレーブラッチのクロックの立ち上がりに対して遅延される必要がある。

これは、信号がスレーブラッチを通じスキャンＣ要素の入力へ伝幡し、その間Ｃ要素のクロックがアクティブでないことを許す。この目的のための適切なクロック発生器の実際の実施例は、図９ａに示される。タイミング図は図９ｂに示される。

この動作を達成するために遅延要素の別のセットを追加する代わりに、図９ａの設計は、既に存在する遅延要素ｄ_１、ｄ_２を再利用する。同一の遅延要素ｄ_１、ｄ_２は、重複しない周期を生成するために用いられ、またＣ要素の更に遅延されたクロック信号ｃｌｋ_１Ｃ、ｃｌｋ_２Ｃを得るために用いられる。参照クロックのアクティブエッジに対し、通常のクロック信号ｃｌｋ_１、ｃｌｋ_２は、１遅延素子分だけ遅延している。またＣ要素のクロックｃｌｋ_Ｃ１、ｃｌｋ_Ｃ２は、両方の遅延要素分だけ遅延している。このクロック発生器を有するので、回路は、論理遅延がクロック発生器内の遅延要素の遅延より小さい限り、正常に動作する。

Ｃ要素の新しいクロックは、元のクロックと接続された１つの入力及び当該クロックを遅延したもう１つの入力を有するＡＮＤゲート９３、９４により生成される。立ち上がりのみが遅延される。立ち下がりは同一のままである。なぜなら立ち下がりは、元の立ち下がりを超え、クロック信号（例えばｃｌｋ_２Ｃ及びｃｌｋ_１の間）の重複しない周期を減少させることが許されないからである。

ハンドシェイク回路での使用を可能にするため、２つの更なる機能が回路で対応されることが望ましい。両機能は、図１０に図示されたように、提案されたクロック発生器内で容易に統合され得る。

非同期モードの対応は、両方のクロック信号をアクティブにすることにより達成される。新しい制御信号「試験モード（ＴｅｓｔＭｏｄｅ）」が追加される。制御信号「ＴｅｓｔＭｏｄｅ」は、「ＴｅｓｔＭｏｄｅ」がＬｏｗである時、回路のＬ１及びＬ２の両方の部分をＨｉｇｈにする２つのＡＮＤゲート１０７、１０８を制御する（非同期回路動作を示す）。試験モードのＡＮＤゲート１０７、１０８は、たすきがけのＮＯＲゲート１０１、１０２と結合され得る。

統合された逆多重化。用いられるスキャンＣ要素は、ＬＳＳＤ型のクロック信号を必要とする。これは、スキャン入力（クロックｃｌｋ_１ＣＳ、ｃｌｋ_２ＣＳ）又は通常のデータ入力（クロックｃｌｋ_１ＣＥＮ、ｃｌｋ_２ＣＥＮ）が当該要素によりキャプチャーされる必要があるか否かに依存して、２つの分離クロックが用いられることを意味する。通常モードイネーブル信号ｃｌｋ_１ＣＥＮ及びｃｌｋ_２ＣＥＮを生成する、逆多重化のＡＮＤゲート１０３、１０４は、３入力ＡＮＤゲートへのＣ要素クロックのＡＮＤゲートに結合される。

スキャンシフトのために用いられる他の２つのクロック信号ｃｌｋ_１ＣＳ及びｃｌｋ_２ＣＳを生成するＡＮＤゲート１０５、１０６は、第３の入力を必要としない。なぜならスキャンシフトの間、３章に記載された問題は、決して生じ得ないからである。

留意すべき点は、本発明の保護範囲は、本願明細書に記載の実施例に限定されないことである。また同様に、本発明の保護範囲は、請求項の参照符号により限定されない。「有する」の表現は、請求項に記載された以外の部分を排除するものではない。要素に付される単数表記の語は、当該要素の複数の存在を排除するものではない。本発明は、新しい特徴又は特徴の組み合わせのそれぞれに存在する。

レベル・センシティブ・スキャン設計（ＬＳＳＤ）に従う、従来の論理回路を示す。 Ｌ１Ｌ２スキャン設計に従う、従来の論理回路を示す。 従来のＬ１Ｌ２スキャン設計ルールに従う、別の従来の論理回路を示す。 従来のＬＳＳＤ又はＬ１Ｌ２スキャン設計試験を用いて試験され得ない、従来の論理回路である。 ＬＳＳＤと同様にＬ１Ｌ２スキャン設計に従う、図４ａの変更である。 本発明による、論理回路の第１の実施例を示す。 本発明による、論理回路の第２の実施例を示す。 クロック信号を生成する従来の回路を示す。 図７ａの回路により生成されるクロック信号を示す。 本発明による、スキャン試験可能な回路の一部を図示する。 図８ａの回路部分で生じる信号を示す。 クロック信号を生成する改良された回路を示す。 図９ａの回路により生成されるクロック信号を示す。 クロック信号を生成する更に改良された回路を示す。

Claims (6)

1. 論理回路であって
   −少なくとも１つの第１の組み合わせ論理回路；
   −データ入力及びデータ出力を有し、前記データ出力は前記第１の組み合わせ論理回路の入力と接続される第１のデータラッチ；
   −前記第１のデータラッチの前記データ入力と接続された出力を有する第２のスキャン可能なデータラッチ、及び
   −前記第１の組み合わせ論理回路の出力と接続された入力を有する第３のスキャン可能なデータラッチ、を有し、
   前記第２のスキャン可能なデータラッチは、第１のクロックにより駆動されるよう適応され、前記第１のデータラッチ及び前記第３のスキャン可能なデータラッチは、第２のクロックにより駆動されるよう適応され、前記第１及び第２のクロックは、重複しないクロック信号である、論理回路。
2. 前記組み合わせ論理回路の入力と接続された前記第１のデータラッチは、スキャン不可能なデータラッチである、請求項１記載の論理回路。
3. 前記第１のデータラッチの出力は、第２の組み合わせ論理回路の入力と接続され、及び前記第２の組み合わせ論理回路は、前記第２のスキャン可能なデータラッチのデータ入力と接続される、請求項２記載の論理回路。
4. 前記第１の組み合わせ論理回路の入力と接続された出力を有する第４のデータラッチを更に有し、前記第４のデータラッチは、前記第１のクロック信号により駆動されるよう適応される、請求項１、２又は３記載の論理回路。
5. 前記第４のデータラッチのデータ入力は、前記第１のデータラッチのデータ出力と接続される、請求項４記載の論理回路。
6. 方法であって、前記請求項の１つに記載の論理回路の前記第１の組み合わせ論理回路を試験し、前記方法は：
   −前記第１のクロックのＨｉｇｈの期間の間、試験データを、試験入力を介し、前記第２のスキャン可能なデータラッチへ入力する段階；
   −前記第２のクロックのＨｉｇｈの期間を保証する間、前記試験データを前記第１の組み合わせ論理回路へ転送する段階；
   −前記第２のクロックのＨｉｇｈの期間を保証する間、前記第１の組み合わせ論理回路の出力を、前記第３のスキャン可能なデータラッチに格納する段階；及び
   −前記第３のスキャン可能なデータラッチに格納された情報を読み出す段階、
   を有する、試験方法。

Images