JP2008506264A - 2次元シリコン制御整流器 - Google Patents

2次元シリコン制御整流器 Download PDF

Info

Publication number
JP2008506264A
JP2008506264A JP2007520483A JP2007520483A JP2008506264A JP 2008506264 A JP2008506264 A JP 2008506264A JP 2007520483 A JP2007520483 A JP 2007520483A JP 2007520483 A JP2007520483 A JP 2007520483A JP 2008506264 A JP2008506264 A JP 2008506264A
Authority
JP
Japan
Prior art keywords
scr
cathode
anode
width
anodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007520483A
Other languages
English (en)
Inventor
モーン,ラッセル
チン,コンソン
ジョズウィアク,フィリップ,チェスワフ
アーマー,ジョン
マーゲンス,マルクス,パウル,ジョセフ
Original Assignee
サーノフ コーポレーション
サーノフ ヨーロッパ ベーファウベーアー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーノフ コーポレーション, サーノフ ヨーロッパ ベーファウベーアー filed Critical サーノフ コーポレーション
Publication of JP2008506264A publication Critical patent/JP2008506264A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436Lateral thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/87Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Rectifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

2次元シリコン制御整流器(2DSCR)は、格子じま模様のパターンを形成するアノードおよびカソードを持つ。かかるパターンは、所定のSCR面積内のアノード乃至カソードの接触長さ(アクティブ領域)を最大にし、すなわち、SCR幅を有効に増大させる。物理的なSCR面積を増大させると、前記SCRの前記電流処理能力が増大する。

Description

関連出願の相互参照
本出願は、参考として本明細書に組み込まれている2004年7月7日に出願された米国特許仮出願第60/585934号の利点を請求する。
本発明の実施形態は、一般に、集積回路(IC)内のシリコン制御整流器(SCR)レイアウトに、より詳細には、SCRレイアウトの幅/面積比を最大にするSCRレイアウトに関する。
シリコン制御整流器(SCR)は、スイッチ抵抗経路が望まれる多くの応用先で広範囲に使用されていることがわかっている。たとえば、SCRは、ICの出力また入力パッドと接地の間に配置された静電放電(ESD)回路またはデバイス内で具体的に使用されていることがわかっている。ESD回路は、保護されている回路が正常に動作しているとき、SCRによる高抵抗経路を提供し、ESD事象が発生したとき、パッドから接地への低抵抗経路を提供する。ESD事象により、SCRがトリガーされて低抵抗状態になり、それによって、ESDのために生じた電流が、パッドから、接地へ短絡される。このように、保護されている回路は、ESD事象によって損傷を受けない。
SCRをこのように使用したESD回路の多くの変形形態が存在する。参考として本明細書に組み込まれている、本願の譲受人に譲渡された米国特許第6768616号、第6791122号、第6850397号、および第6909149号は、いくつかのかかるESD回路を説明している。
従来のSCRでは、SCRによって処理することができる電流の量は、SCRの幅に比例する。図1は、片面SCR100の簡単な上面図を示す。このSCRは、アクティブ領域106に沿ってお互いに当接するアノード102およびカソード104を含む。当技術分野でよく知られているように、SCR100は、一般に、PNPNデバイスで形成され、その詳細はよく知られており、この簡単な図では示されていない。SCR100は、長さL、および幅Wを持つ。SCR100がトリガーされないとき、SCRは、アノード102からカソード104への高抵抗経路を持つ。逆に言えば、SCR100が、トリガーされて低抵抗状態になったとき、電流Iは、SCR100の幅Wに沿って、すなわちアクティブ領域106沿って、アノード102からカソード104へ流れる。SCR幅Wが広くなればなるほど、アクティブ領域106が広くなり、SCRの電流処理能力がたかくなる。SCR100の深さは、IC製作パラメータによって固定されるので、SCRの電流処理能力は、単に、SCR幅Wによって制御される。ESD回路では、ESD回路設計者が、ESD事象からの適切な程度のESD保護をもたらすSCR幅を選択する。
SCRの物理的な幅を増大させることなく、電流処理能力を増大させるために、両面SCRを使用することができる。図2は、第1のアノード202、カソード204、および第2のアノード206を含む両面SCR200の簡単な上面図を示す。2つのアノード202、206は、アクティブ領域208、210に沿って、カソード204に当接する。SCRがアクティブであるとき、電流は、両方のアノード202、206から、カソード204中に流れる。このように、このSCRの有効幅は、片面SCRの2倍の有効幅となる。片面SCRと同様に、ESD設計者は、SCR200の物理的な幅Wを調整することによって、電流処理の程度を制御する。
SCRを形成する回路の領域が、SCR幅に対する空間が制限されている場合、設計者は、所望の電流処理能力に必要なSCRの幅を得ることができない場合がある。その結果、設計に支障をきたすことになる。
米国特許仮出願第60/585934号 米国特許第6768616号 米国特許第6791122号 米国特許第6850397号 米国特許第6909149号
したがって、SCRの物理的な幅を増大させることなく、SCRの電流処理能力を増大させる、すなわち、所定のSCR面積に対しての電流処理を増大させることが当技術分野において必要である。
本発明は、格子じま模様のパターンを形成するアノードおよびカソードを持つ2次元シリコン制御整流器(2DSCR)である。かかるパターンは、所定のSCR面積内のアノード乃至カソード接触長さ(アクティブ領域)を最大にし、すなわち、SCR幅を実質的に増大させる。物理的なSCR面積を増大させると、SCRの電流処理能力が増大する。
本発明の先に説明した特徴を詳細に理解することができるように、先に簡単に要約した本発明のより具体的な説明を、実施形態を参照して行うことができ、その一部は添付の図面で説明される。しかし、添付の図面は、本発明の典型的な実施形態だけを説明しており、したがって、本発明が他の同様に有効な実施形態を認めることができるように、その範囲を限定しているとみなすべきではないことに留意されたい。
本発明は、格子じま模様のパターンで配置したアノードおよびカソードを持つ2次元シリコン制御整流器(2DSCR)である。かかるパターンにより、SCRの有効幅が増大し、電流処理能力がSCRの面積によって、すなわち、2次元状態で制御されることが可能になる。
図3は、格子じま模様のパターンで配置された複数のアノード302およびカソード304を含む2DSCR300の簡単な上面図を示す。各アノード302およびカソード304は、実質的に、アノードおよびカソード領域のアクティブ・エッジの長さが実質的に同等である正方形となっている。かかる構造は、機能的な均一性をもたらす。しかし、ある設計では、矩形のまたは他の形のアノードおよびカソード領域を使用することができるように、非対称機能が望まれる場合がある。
アノードおよびカソードは、格子じま模様のパターンを形成するように、交互に、お互いに隣接して、行および列状態で位置付けられている。パターンの上方の1つの層または複数の層(しかし、図3には示されていない)では、相互接続構造を用いて、すべてのアノード302を相互接続し、またすべてのカソード304を相互接続し、実用的なSCRデバイスを作製する。かかる相互接続構造は、当技術分野ではよく知られている。
トリガーされていないとき、アノード・カソード接合部(すなわち、アノードとカソードの間のアクティブ領域)は、高抵抗状態で動作する。しかし、トリガーされたとき、この接合部は低抵抗で動作し、電流は複数のアノードから、複数のカソード中に流れる。SCR300内の個々のアノードまたはカソードの位置に応じて、アノードまたはカソードは、電流を伝える2乃至4つの側面を持つ。たとえば、コーナー要素308(アノードまたはカソード)は、付近の要素と接触する2つの側面を持ち、中央の要素310は、隣接するものと接触する4つの側面を持ち、縁部の要素312は、隣接するものと接触する3つの側面を持つ。各接触縁部に沿ってアクティブ領域が形成され、電流が流れる。示された実施形態では、アクティブ領域を形成し、電流の流れを促進する(長さSの)45個の側面がある。簡単な例を使用すると、各側面がS単位の長さであると仮定すれば、2DSCRは45S単位の等しい幅を持つ。従来の片面SCRでは、幅は8S単位となり、両面SCRは16S単位の幅を持つ。本発明は、SCRの面積全体を使用して、SCRの有効幅を増大させるので、有効幅は、これまでに得られたものよりはるかにより大きくなる。しかし、この簡単な実施例では、電流は、アノードまたはカソードの側面全体に沿って流れるものとみなされた。SCRのNおよびPウェルの構造のため、アクティブ領域を形成する接合領域は、側面長さSの一部を消費する。
図4は、図3のSCR300に関する、Nウェル410、416内の2つのP型アノード402、408、およびPウェル414、412内の2つのN型カソード400、404を示す。さらに、SCRの動作を改善するために、トリガー・タップ(図示せず)を用いることができ、それをアノードおよびカソード領域内に位置付けることができる。かかるトリガー・タップは、本願の譲受人に譲渡された米国特許第6768616号、第6791122号、第6850397号、および第6909149号内で、詳細に開示されている。
実際のSCR幅は、アノードまたはカソードがウェル縁部からとなる距離に相当しなければならない。P型ウェル412/414から、N型カソード400/404までの距離は、Lnと称され、N型ウェル410/416から、P型アノード402/408への距離は、Lpと称される。両方の距離が等しいとき、それらは連結されて、距離LnLpを形成する。図4の簡単なレイアウトでは、ウェル縁部が、SCR幅に貢献するように示されている。これらの距離を用いると、SCRの実際の幅になる。電流の流れに貢献する実際の要素幅(Saa)は、ウェル縁部の長さS引く2LnLp、すなわちSaa=S―2LnLpである。お互いに隣接するすべての要素の幅Saaを合計すると、2DSCRの全有効幅がもたらされる。
LnLp調整後、グラフを形成するために、SCR300の全有効幅が、SCRの面積に応じて計算された。図5は、X軸およびY軸によって境界づけられたXY平面によって表されたSCRの面積、ならびにZ軸によって表されたSCR幅に関するグラフ500を示す。面502は、従来の片面SCRのSCR幅を表す。その一方、面504は、本発明の2DSCRに関するSCR幅を表す。はっきりと示されているように、XおよびYのある最小値では、2DSCRの幅は、従来のSCRよりはるかに急速に増大する。したがって、所与のSCRが2DSCRを使用している場合、より大きい有効幅を生じさせることができる。このグラフでは、S=2.82um、LnLp=0.31umである。
2DSCR対従来のSCRに関する幅の大幅な増大量を強調するために、図6は、図5の面502と504の間の差604に関するグラフ600を示す。Z平面は、参照できるように面602として示されている。
図7は、XY平面を見下ろすように、SCR幅間の差に関するグラフ700を示す。この実施例では、S=2.82um、LnLp=0.31umである。8umより大きいSCR面積のXおよびY寸法では、2DSCRレイアウトは、従来の両面SCRレイアウトより大きいSCR幅をもたらす。実用的なSCRでは、XまたはYの寸法は全体的に20umより大きく、2DSCRレイアウトは、SCRのほとんどすべての実用的な実装形態において有利である。
図8は、XY平面を見下ろすように、SCR幅間の差に関するグラフ800を示しており、ただし、この実施例では、S=1.0um、LnLp=0.1umである。このより小さい寸法の状態では、SCR面積のXおよびY寸法が2.5umより大きいとき、2DSCRは、従来のSCRに比べて有利であるということに留意されたい。
図9は、SCR面積が一定、たとえば、10um×10umである場合のSに応じたSCR幅に関するグラフ900を示す。かかるグラフを使用すると、固定された面積およびLnLpの場合のSの最適値を確認することができる。図9のグラフでは、面積は100um、LnLp=0.3umである。最適の幅は、1.15umである。この図式解法を使用して、面積およびLnLpの値の対に対する最適な幅の値を見つけることができる。例:
Figure 2008506264
図10は、Sに応じたSCR幅に関するグラフ1000を示しており、ただし、面積は一定に保たれている。各曲線は、0.1umから0.5umまでの範囲のLnLpのそれぞれ異なる値に対応する。LnLpの値が増大するに伴い、SCR幅を最適化するSの値も増大する。
図11は、TSMC0.13um製作プロセスを使用して作製された、アノード1110、1116を持つ2つのウェル1102、1106、およびカソード1112、1114を持つ2つのウェル1104、1108を含む2DSCRレイアウト1100である。TSMCの0.13umプロセスは、広く使用されているディープ・サブミクロンIC製作プロセスである。レイアウト1100は、S=2.82um、LnLp=0.31umを持つ。このパターンは、より多くのウェルを追加して、所望のSCR幅を実現することによって、XとYの両方の方向で拡張させることができる。また、このレイアウト1100では、各アノードおよびカソード領域の中央部は、トリガー・タップ1118、1120、1122、1124を有する。これらのトリガー・タップは、アノード、カソード、またはその両方のいずれかに配置することができる。
実際性のために、製作ルールは、共通の層内のコーナー間の接点形状、すなわち、コーナーのウェルを禁止することがある。製作性を改善するために、ある導電型ウェルのコーナーを変更して、許容できる幾何学的形状、たとえば、多角形を作製することができる。図12は、TSMCの0.13um製作プロセスを使用して製作可能であるアノード1210、1216を持つ2つのウェル1202、1208、およびカソード1212、1214を持つ2つのウェル1204、1206を含む2DSCRレイアウト1200を示す。示された実施形態では、Nウェルはコーナー(領域1218)で接続される。当然、代替実施形態では、Pウェルを同様にコーナーで接続することができる。このレイアウト1200では、トリガー・タップ1220、1222、1224、1226は、アノード領域およびカソード領域の中央に示される。あるいは、タップは、アノード、カソード、またはその両方のいずれかに存在することができる。他の代替形態では、トリガー・タップを、ウェルのコーナー領域1228に付加することができる。トリガー・タップのタイプおよび位置は、SCRの適用を支援するように選択される。
前記の説明は、本発明の実施形態を対象とするものであるが、本発明の他の実施形態を、その基本的な範囲から逸脱することなく考案することができ、その範囲は、以下の特許請求の範囲によって決定される。
従来の片面SCRの簡単な上面図である。 従来の両面SCRの簡単な上面図である。 本発明の2次元SCR(2DSCR)の簡単な上面図である。 図3の2DSCRの4つのウェルに関する上面図である。 従来の片面SCRと比べた2DSCRの幅/面積比に関するグラフを示す図である。 従来の両面SCRと比べた2DSCRの幅/面積比に関するグラフを示す図である。 従来の両面SCRと比べた2DSCRの幅/面積比に関する上面図(ただし、S=2.82um、LnLp=0.31umである)である。 従来の両面SCRと比べた2DSCRの幅/面積比に関する上面図(ただし、S=2.0um、LnLp=0.1umである)である。 2DSCRのSに応じたSCR幅に関するグラフを示す図である。 複数のLnLp値を使用する、2DSCRのSに応じたSCR幅に関するグラフを示す図である。 本発明に従って作製されたSCRの例示的レイアウトの上面図である。 本発明に従って作製されたSCRの第2の例示的レイアウトの上面図である。

Claims (10)

  1. シリコン制御整流器(SCR)であって、
    複数のアノードと、
    複数のカソードと、を含み
    ただし、前記アノードとカソードが、集積回路のある領域内に、格子じま模様のパターンで配置されている、シリコン制御整流器。
  2. 前記複数のアノードとカソード内の前記アノードとカソードのそれぞれが、実質的に正方形の平面形状を持つ、請求項1に記載のSCR。
  3. 前記複数のアノードとカソード内の前記アノードとカソードが、多角形の平面形状を持つ、請求項1に記載のSCR。
  4. アノードから、カソードまでの電流の流れに貢献するアクティブ領域の幅が、要素の物理的な長さ引く2LnLpによって画定され、ただし、前記要素が、アノードまたはカソードのいずれかであり、LnがP型ウェルからN型カソードまでの距離であり、LpがN型ウェルからP型アノードまでの距離である、請求項1に記載のSCR。
  5. 前記幅の合計が前記SCRの有効幅をもたらす、請求項4に記載のSCR。
  6. シリコン制御整流器(SCR)の電流処理能力を変更する方法であって、ただし、前記SCRが、複数のアノードと複数のカソードを含み、前記アノードとカソードが、集積回路のある領域内に、格子じま模様のパターンで配置され、前記方法が、
    前記領域の長さおよび幅を変更して、前記SCRの前記電流処理能力を変更するステップを含む、方法。
  7. 前記複数のアノードとカソード内の前記アノードとカソードのそれぞれが、実質的に正方形の平面形状を持つ、請求項6に記載の方法。
  8. 前記複数のアノードとカソード内の前記アノードとカソードが、多角形の平面形状を持つ、請求項6に記載の方法。
  9. アノードからカソードまでの電流の流れに貢献するアクティブ領域の幅が、要素の物理的な長さ引く2LnLpによって画定され、ただし、前記要素がアノードまたはカソードのいずれかであり、LnがP型ウェルからN型カソードまでの距離であり、LpがN型ウェルからP型アノードまでの距離である、請求項6に記載の方法。
  10. 前記幅の合計が前記SCRの有効幅をもたらす、請求項9に記載の方法。
JP2007520483A 2004-07-07 2005-07-07 2次元シリコン制御整流器 Withdrawn JP2008506264A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58593404P 2004-07-07 2004-07-07
PCT/US2005/024040 WO2006014515A2 (en) 2004-07-07 2005-07-07 Two-dimensional silicon controlled rectifier

Publications (1)

Publication Number Publication Date
JP2008506264A true JP2008506264A (ja) 2008-02-28

Family

ID=35787634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007520483A Withdrawn JP2008506264A (ja) 2004-07-07 2005-07-07 2次元シリコン制御整流器

Country Status (3)

Country Link
US (1) US7414273B2 (ja)
JP (1) JP2008506264A (ja)
WO (1) WO2006014515A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073993A (ja) * 2011-09-27 2013-04-22 Semiconductor Components Industries Llc 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800128B2 (en) 2008-06-12 2010-09-21 Infineon Technologies Ag Semiconductor ESD device and method of making same
CN102339850A (zh) * 2010-07-19 2012-02-01 中国人民解放军国防科学技术大学 一种八边形网格状mosfet功率管版图结构
US8456785B2 (en) 2010-10-25 2013-06-04 Infineon Technologies Ag Semiconductor ESD device and method
US8906751B2 (en) 2011-01-06 2014-12-09 International Business Machines Corporation Silicon controlled rectifiers (SCR), methods of manufacture and design structures
FR2974685A1 (fr) * 2011-04-27 2012-11-02 St Microelectronics Sa Dispositif semi-conducteur de protection contres des décharges électrostatiques, en particulier du type modèle composant charge (cdm)
FR2975224B1 (fr) 2011-05-12 2013-07-26 St Microelectronics Sa Dispositif de protection haute performance contre des decharges electrostatiques
FR3001085A1 (fr) 2013-01-15 2014-07-18 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement
US9356013B2 (en) 2013-07-05 2016-05-31 Intel IP Corporation Semiconductor devices and arrangements for electrostatic (ESD) protection
US9129809B2 (en) * 2013-08-05 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon controlled rectifier for high voltage applications
US10211200B2 (en) * 2017-02-01 2019-02-19 Indian Institute Of Science Low trigger and holding voltage silicon controlled rectifier (SCR) for non-planar technologies
CN110299355A (zh) * 2018-03-23 2019-10-01 中芯国际集成电路制造(上海)有限公司 基于九宫格可控硅晶闸管结构的静电保护器件及形成方法
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US10700187B2 (en) * 2018-05-30 2020-06-30 Silanna Asia Pte Ltd Tiled lateral thyristor
EP4187601A1 (en) * 2021-11-29 2023-05-31 Nexperia B.V. A semiconductor device and a method of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974461A (en) * 1974-06-14 1976-08-10 Moog Music, Inc. Wide dynamic range voltage controlled filter for electronic musical instruments
US4106384A (en) * 1976-05-21 1978-08-15 Kimball International, Inc. Variable filter circuit, especially for synthesizing and shaping tone signals
NL7902238A (nl) * 1978-04-27 1979-10-30 Kawai Musical Instr Mfg Co Inrichting voor het opwekken van een vocaal geluids- signaal in een elektronisch muziekinstrument.
US4649785A (en) * 1980-04-15 1987-03-17 Chapman Emmett H Musical timbre modification method
US6097066A (en) 1997-10-06 2000-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge protection structure for semiconductor devices
US6365924B1 (en) 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
TW451451B (en) 1999-10-02 2001-08-21 Winbond Electronics Corp Circular silicon controlled rectifier device
EP1368875A1 (en) * 2001-03-16 2003-12-10 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073993A (ja) * 2011-09-27 2013-04-22 Semiconductor Components Industries Llc 半導体装置

Also Published As

Publication number Publication date
US20060011939A1 (en) 2006-01-19
WO2006014515A3 (en) 2006-12-07
WO2006014515A2 (en) 2006-02-09
US7414273B2 (en) 2008-08-19

Similar Documents

Publication Publication Date Title
JP2008506264A (ja) 2次元シリコン制御整流器
CN106449638B (zh) 半导体元件和半导体元件的制造方法
US8008723B2 (en) Semiconductor device including a plurality of diffusion layers and diffusion resistance layer
US8305722B2 (en) Dual-directional electrostatic discharge protection method
JP5662257B2 (ja) 半導体装置
CN107871735B (zh) 半导体静电保护电路器件
KR101711262B1 (ko) 집적 회로의 레이아웃
US9984978B2 (en) Body-bias voltage routing structures
EP3240028B1 (en) Contact pad structure and method for fabricating the same
JP2005530337A (ja) 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス
JP2016523454A (ja) フィールドプレート・トレンチ・fet、及び、半導体構成素子
JP2007235095A (ja) 半導体装置および半導体基板の製造方法
JP2016040807A (ja) 半導体装置
US8080847B2 (en) Low on resistance CMOS “wave” transistor for integrated circuit applications
US7763939B2 (en) Low on resistance CMOS transistor for integrated circuit applications
US6894321B2 (en) ESD protection circuit with plural thyristors
US7049699B1 (en) Low RC structures for routing body-bias voltage
JP4781620B2 (ja) 静電気放電保護素子
JP2009076733A (ja) 半導体装置
JP2012064796A (ja) 半導体装置の製造方法および半導体装置
US20160292339A1 (en) Semiconductor device and laylout method thereof
CN115117164A (zh) 半导体装置
JP2008172174A (ja) 半導体装置
CN102956716B (zh) 垂直式二极管元件及二极管阵列

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100119