KR101711262B1 - 집적 회로의 레이아웃 - Google Patents

집적 회로의 레이아웃 Download PDF

Info

Publication number
KR101711262B1
KR101711262B1 KR1020140166485A KR20140166485A KR101711262B1 KR 101711262 B1 KR101711262 B1 KR 101711262B1 KR 1020140166485 A KR1020140166485 A KR 1020140166485A KR 20140166485 A KR20140166485 A KR 20140166485A KR 101711262 B1 KR101711262 B1 KR 101711262B1
Authority
KR
South Korea
Prior art keywords
metal
cell
line
jog
metal line
Prior art date
Application number
KR1020140166485A
Other languages
English (en)
Other versions
KR20150061594A (ko
Inventor
팅웨이 치앙
후이종 주앙
리춘 티엔
시앙젠 쳉
웨이유 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150061594A publication Critical patent/KR20150061594A/ko
Application granted granted Critical
Publication of KR101711262B1 publication Critical patent/KR101711262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

셀 레이아웃은, 제1 금속 라인과 커플링되고 제1 금속 라인에 대해 직교하는 제1 조그를 포함하는 VDD 파워를 위한 제1 금속 라인을 포함한다. 제2 금속 라인은 VSS 파워를 위한 것이며, 이는, 제2 금속 라인과 커플링되고 제2 금속 라인에 대해 직교하는 제2 조그를 포함한다. 셀 레이아웃은 상측 셀 경계, 하측 셀 경계, 제1 셀 경계 및 제2 셀 경계를 포함한다. 상측 셀 경계 및 하측 셀 경계는 X 방향을 따라 연장된다. 제1 셀 경계 및 제2 셀 경계는 Y 방향을 따라 연장된다. 상측 셀 경계는 제1 금속 라인의 일부에 형성된다. 하측 셀 경계는 제2 금속 라인의 일부에 형성된다. 제1 셀 경계는 제1 조그의 일부 및 제2 조그의 일부에 형성된다.

Description

집적 회로의 레이아웃{LAYOUT OF AN INTEGRATED CIRCUIT}
본 개시내용은 집적 회로에 관한 것이며, 보다 구체적으로는 집적 회로의 레이아웃에 관한 것이다.
VLSI(very-large-scale integration) 기술에서의 경향은, 더 좁은 상호접속 라인 및 더 작은 접점으로 귀결되고 있다. 더욱이, 집적 회로 디자인은 보다 복잡해지고 더욱 밀집되고 있다. 성능을 개선하기 위해 더 많은 디바이스가 집적 회로에 압축되고 있다.
집적 회로의 디자인에 있어서, 사전에 결정된 기능을 갖는 표준 셀(standard cell)이 사용되고 있다. 표준 셀의 레이아웃은 셀 라이브러리(cell library)에 저장된다. 집적 회로를 디자인할 때, 표준 셀들의 각각의 레이아웃은 셀 라이브러리로부터 검색되며, 집적 회로 레이아웃 상의 하나 이상의 원하는 위치에 배치된다. 다음으로, 상호접속 트랙을 이용하여 표준 셀을 서로 접속시키기 위해 라우팅(routing)이 행해진다.
본 발명의 목적은, 집적 회로, 보다 구체적으로는 집적 회로의 레이아웃을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 셀 레이아웃으로서,
제1 금속 라인과 커플링되고 제1 금속 라인에 대해 직교하는 제1 조그를 포함하는 VDD 파워를 위한 제1 금속 라인,
제2 금속 라인과 커플링되고 제2 금속 라인에 대해 직교하는 제2 조그를 포함하는 VSS 파워를 위한 제2 금속 라인,
X 방향으로의 상측 셀 경계 및 하측 셀 경계, 그리고
Y 방향으로의 제1 셀 경계 및 제2 셀 경계
를 포함하며,
상측 셀 경계는 제1 금속 라인의 일부에 형성되고,
하측 셀 경계는 제2 금속 라인의 일부에 형성되며,
제1 셀 경계는 제1 조그의 일부 및 제2 조그의 일부에 형성되는 것인 셀 레이아웃이 마련된다.
본 발명의 일 실시예에 따르면, 셀 레이아웃으로서,
제1 금속 라인과 커플링되고 제1 금속 라인에 대해 직교하는 제1 조그를 포함하는 VDD 파워를 위한 제1 금속 라인,
제2 금속 라인과 커플링되고 제2 금속 라인에 대해 직교하는 제2 조그를 포함하는 VSS 파워를 위한 제2 금속 라인,
X 방향을 따르는 상측 셀 경계 및 하측 셀 경계, 그리고
Y 방향을 따르는 제1 셀 경계 및 제2 셀 경계
를 포함하며,
상측 셀 경계는 제1 금속 라인의 일부에 형성되고,
하측 셀 경계는 제2 금속 라인의 일부에 형성되며,
제1 셀 경계는 제1 조그의 일부에 형성되고,
제2 셀 경계는 제2 조그의 일부에 형성되는 것인 셀 레이아웃이 마련된다.
본 발명의 일 실시예에 따르면, 집적 회로 레이아웃으로서,
제1 셀 및 제2 셀로서, 제1 셀 및 제2 셀 각각은 금속 층 내에 제1 파워 라인의 금속 라인 및 제2 파워 라인의 금속 라인을 포함하는 것인 제1 셀 및 제2 셀,
금속 층 내의 제1 셀 및 제2 셀 각각의 제1 파워 라인의 금속 라인과 커플링되며 이 금속 라인에 대해 직교하는 제1 금속,
금속 층 내의 제1 셀 및 제2 셀 각각의 제2 파워 라인의 금속 라인과 커플링되며 이 금속 라인에 대해 직교하는 제2 금속,
제1 금속의 일부에 의해 형성되는, 제1 셀 및 제2 셀 각각에 대한 제1 셀 경계, 그리고
제2 금속의 일부에 의해 형성되는, 제1 셀 및 제2 셀 각각에 대한 제2 셀 경계
를 포함하며,
제1 셀 및 제2 셀은 X 방향으로 서로에 대해 이웃하고,
제1 셀의 제1 금속 및 제2 셀의 제1 금속은 수직하게 Y 방향으로 정렬되는 것인 집적 회로 레이아웃이 마련된다.
본 발명에 따르면, 집적 회로, 보다 구체적으로는 집적 회로의 레이아웃을 얻을 수 있다.
도 1은 일부 실시예에 따른 레이아웃(100)의 평면도이다.
도 2는 일부 실시예에 따른 레이아웃(200)의 평면도이다.
도 3은 일부 실시예에 따른 레이아웃(300)의 평면도이다.
도 4a는 일부 실시예에 따른 레이아웃(400A)의 평면도이다.
도 4b는 일부 실시예에 따른 셀의 레이아웃(400B)의 평면도이다.
도 5a는 일부 실시예에 따른 레이아웃(500A)의 평면도이다.
도 5b는 일부 실시예에 따른 셀의 레이아웃(500B)의 평면도이다.
도 6a는 일부 실시예에 따른 레이아웃(600A)의 평면도이다.
도 6b는 일부 실시예에 따른 셀의 레이아웃(600B)의 평면도이다.
도 7은 일부 실시예에 따른 레이아웃(700)의 평면도이다.
개시내용의 다양한 실시예의 제조 및 이용이 이하에서 상세하게 설명된다. 그러나, 이들 실시예는 광범위한 특정 상황에서 구체화될 수 있는 다수의 적용 가능한 창의적인 혁신을 제공한다는 것을 이해할 것이다. 설명되는 특정 실시예는 단순히 예시적인 것이며, 본 개시내용의 범위를 제한하지 않는다.
일부 실시예는 이하의 특징들 및/또는 장점들 중 하나 혹은 이들 특징 및/또는 장점의 조합을 포함한다. 셀 레이아웃은 제1 금속 라인 및 제2 금속 라인을 포함한다. 제1 금속 라인은 VDD 파워를 위한 것이며, 이는, 제1 금속 라인과 커플링되고 제1 금속 라인에 대해 직교하는 제1 조그(jog)를 포함한다. 제2 금속 라인은 VSS 파워를 위한 것이며, 이는, 제2 금속 라인과 커플링되고 제2 금속 라인에 대해 직교하는 제2 조그를 포함한다. 셀 레이아웃은 또한 상측 셀 경계, 하측 셀 경계, 제1 셀 경계 및 제2 셀 경계를 포함한다. 상측 셀 경계 및 하측 셀 경계는 X 방향을 따라 형성된다. 제1 셀 경계 및 제2 셀 경계는 Y 방향을 따라 형성된다. 상측 셀 경계는 제1 금속 라인의 일부에 형성된다. 하측 셀 경계는 제2 금속 라인의 일부에 형성된다. 제1 셀 경계는 제1 조그의 일부 및 제2 조그의 일부에 형성된다. 제1 금속 라인은 제1 조그와 함께 제1 L형 금속 라인을 형성하고, 제2 금속 라인은 제2 조그와 함께 제2 L형 금속 라인을 형성한다. 제1 L형 금속 라인 및 제2 L형 금속 라인은 셀 레이아웃의 동일한 측의 각각의 코너에 형성된다.
도 1은 일부 실시예에 따른 레이아웃(100)의 평면도이다. 레이아웃(100)은 표준 셀 라이브러리의 셀의 대응하는 기능을 수행하기 위해 배치된다. 단순화를 위해, 레이아웃(100)은 단지 예시 목적을 위해 필요한 구성요소만을 포함한다. 셀은, X 방향을 따르는 기준 라인(140 및 142)에 의해 지시되고 Y 방향을 따르는 기준 라인(144 및 146)에 의해 지시되는 셀 경계들을 갖는다. 셀 경계는 셀의 셀 영역을 한정한다. 도 1에서, 반도체 기판, 활성 영역, 게이트 전극 층 및 다양한 금속 층이 중첩된다. 반도체 기판(102)은 실리콘 기판 또는 다른 적절한 반도체 기판이다. P형 활성 영역(110) 및 N형 활성 영역(112)이 반도체 기판(102) 내에 형성된다. P형 활성 영역(110)은 하나 이상의 P형 트랜지스터를 형성하도록 배치된다. 마찬가지로, N형 활성 영역(112)은 하나 이상의 N형 트랜지스터를 형성하도록 배치된다. 일부 실시예에 있어서, 활성 영역(110) 및 활성 영역(112)과 같은 활성 영역은 또한 본 명세서에서는 OD로 불린다[산화물 디멘젼 영역(oxide-dimensioned region) 또는 때때로 산화물 정의 영역 또는 산화물 형성 영역을 지칭함].
게이트 전극(114)들은 P형 활성 영역(110) 및 N형 활성 영역(112) 위에 배치되며, 서로 평행하게 배치되고 등간격으로 배치된다. 게이트 전극(114)은 폴리실리콘으로 또는 금속, 금속 합금, 및 금속 규소화물과 같은 다른 전도성 재료로 형성된다. 예시 목적으로, 단지 하나의 게이트 전극만이 표시된다. 일부 실시예에 있어서, 게이트 전극(114)과 같은 게이트 전극은 또한 본 명세서에서는 PO라고 불린다.
X 방향을 따라 연장되는, 금속 1 라인(120) 및 금속 1 라인(122)은 각각 VDD 전압 및 VSS 전압을 위한 파워 라인이다. 셀 경계(140)는 X 방향을 따라 연장되는 금속 1 라인(120)의 일부에 형성된다. 셀 경계(142)는 X 방향을 따라 연장되는 금속 1 라인(122)의 일부에 형성된다. 일부 실시예에 있어서, 금속 1 라인은 본 명세서에서 M1이라고 한다. 위에서 아래로의 순서로, 금속 1 라인(120) 및 금속 1 라인(122)은 각각 대응하는 P형 트랜지스터 및 N형 트랜지스터의 각각의 소스 영역[OD(110) 및 OD(112)에 있음]에 전도성 라인 및 전도성 비아(도시되어 있지 않음)를 통해 접속된다. 위에서 아래로의 순서로, 금속 1 라인은 대응하는 게이트 전극(114)에 전도성 라인 및 전도성 비아(도시되어 있지 않음)를 통해 접속된다.
일부 실시예에 있어서, 금속 2 라인은 Y 방향을 따라 연장되도록 배치된다. 예를 들면, Y 방향을 따라 연장되는 금속 2 라인(134) 및 금속 2 라인(136)은 P형 활성 영역(110) 및 N형 활성 영역(112) 위에 배치된다. 일부 실시예에 있어서, 금속 2 라인은 또한 X 방향을 따라 연장되도록 배치된다. 예를 들면, X 방향을 따라 연장되는 금속 2 라인(130) 및 금속 2 라인(132)은 각각 금속 1 라인(120) 및 금속 1 라인(112) 위에 배치된다. 그 결과로서, 금속 2 라인(130) 및 금속 2 라인(132)은 금속 2 라인(134, 136)에 대해 직교한다. 위에서 아래로의 순서로, 금속 2 라인은 대응하는 금속 1 라인에 전도성 비아 1(도시되어 있지 않음)을 통해 접속된다. 일부 실시예에 있어서, 금속 1 라인(120) 및 금속 1 라인(122)은 상측 금속 라인(도시되어 있지 않음)에 있는 각각의 파워 메쉬(power mesh) 및 그라운드 메쉬(ground mesh)에 각각의 금속 2 라인(130 및 132)을 통해 접속된다. 일부 실시예에 있어서, 금속 2 라인은 본 명세서에서 M2라고 한다.
일부 실시예에 있어서, 수평인 금속 2 라인(130)과 수직인 금속 2 라인(134 및 136) 사이의 거리(150)는, 셀의 제조를 위해 사용되는 사전에 정해진 제조 공정과 관련된 사전에 결정된 디자인 규칙의 세트에 의해 정해진다. 그 결과로서, 디자인 규칙 위배를 방지하도록 상기 거리(150)가 충족되어야 할 필요가 있다. 셀 경계(140)는 수직 금속 2 라인(134, 136)으로부터 대략 거리(150)만큼 또는 그보다 멀리 떨어지도록 형성될 필요가 있다. 마찬가지로, 디자인 규칙 위배를 방지하기 위해 수평 금속 2 라인(132)과 수직 금속 2 라인(134 및 136) 사이의 거리(152)가 충족되어야 할 필요가 있다. 셀 경계(142)는 수직 금속 2 라인(134, 136)으로부터 대략 거리(152)만큼 또는 그보다 멀리 떨어지도록 형성될 필요가 있다. 이러한 상황에 있어서, 사전에 정해진 디자인 규칙의 세트를 충족하기 위해 셀의 에어리어 페널티(area penalty)를 겪게 된다.
도 2는 일부 실시예에 따른 레이아웃(200)의 평면도이다. 도 1에서의 레이아웃(100)과 비교하면, 레이아웃(200)은, 금속 1 라인(210 내지 224) 및 금속 2 라인(230 내지 236)이 도 1에서의 각각의 요소와 상이하다는 점을 제외하고는 유사한 요소를 포함한다. X 방향을 따라 연장되는 금속 1 라인(210)은 VDD 전압을 위한 파워 라인이다. 셀 경계(140)는 X 방향을 따라 연장되는 금속 1 라인(210)의 일부에 형성된다. 더욱이, 금속 1 라인(210)은 Y 방향으로 연장되는 2개의 조그(212 및 214)를 포함한다. 조그(212 및 214)는 금속 1 라인(210)에 커플링되며 금속 1 라인에 대해 직교한다. 셀 경계(144)는 Y 방향을 따라 연장되는 조그(212)의 일부에 형성된다. 셀 경계(146)는 Y 방향을 따라 연장되는 조그(214)의 일부에 형성된다. 일부 실시예에 있어서, 금속 라인은 조그의 적소에 사용된다. 단순화를 위해, 용어 조그 및 금속 라인은 본 개시내용에서 상호교환적으로 사용되며 이러한 사용은 본 개시내용과 함께 첨부된 청구범위의 범위를 한정하지 않는다.
일부 실시예에 있어서, 금속 1 라인(210)은 상측 금속 라인(도시되어 있지 않음)에 있는 각각의 파워 메쉬에 금속 2 라인(230 및 232)을 통해 접속된다. 금속 2 라인(230 및 232)은, 각각 조그(212 및 214) 위에 배치되며 이들 조그와 평행하게 된다. 이러한 상황에 있어서, 금속 2 라인(230 및 232)은 금속 2 라인(134 및 136)과 평행하게 되며, 금속 2 라인(134, 136)에 이웃하며 이 금속 2 라인과 직교하는 수평의 금속 2 라인은 없다. 그 결과로서, 도 2에서는 셀 경계(140)와 금속 2 라인(134, 136) 사이에서 필요한 간격을 제한하기 위해 도 1에 나타낸 바와 같은 디자인 규칙의 간격 체크를 하지 않는다.
마찬가지로, X 방향을 따라 연장되는 금속 1 라인(220)은 VSS 전압을 위한 파워 라인이다. 셀 경계(142)는 X 방향을 따라 연장되는 금속 1 라인(220)의 일부에 형성된다. 더욱이, 금속 1 라인(220)은 Y 방향으로 연장되는 2개의 조그(222 및 224)를 포함한다. 조그(222 및 224)는 금속 1 라인(220)에 커플링되며 이 금속 1 라인에 대해 직교한다. 셀 경계(144)는 Y 방향을 따라 연장되는 조그(222)의 일부에 형성된다. 셀 경계(146)는 Y 방향을 따라 연장되는 조그(224)의 일부에 형성된다. 일부 실시예에 있어서, 금속 1 라인(220)은 상측 금속 라인(도시되어 있지 않음)에 있는 각각의 그라운드 메쉬(도시되어 있지 않음)에 금속 2 라인(234 및 236)을 통해 접속된다. 금속 2 라인(234 및 236)은, 각각 조그(222 및 224) 위에 배치되며 이 조그들과 평행하게 된다. 이러한 상황에 있어서, 금속 2 라인(234 및 236)은 금속 2 라인(134 및 136)과 평행하게 되며, 금속 2 라인(134, 136)에 이웃하며 이 금속 2 라인과 직교하는 수평의 금속 2 라인은 없다. 그 결과로서, 도 2에서는 셀 경계(142)와 금속 2 라인(134, 136) 사이에서 필요한 간격을 제한하기 위해 도 1에서와 같은 디자인 규칙의 간격 체크를 하지 않는다. 전술한 이유로, 도 2의 셀 영역은 도 1의 대응하는 셀 영역에 비해 더욱 컴팩트하다.
일부 실시예에 있어서, 금속 1 라인(210) 및 조그(212, 214)는 X 축에 대한 플립핑(flipping) 이후에 U형 금속 라인을 형성한다. 일부 실시예에 있어서, 금속 1 라인(220) 및 조그(222, 224)는 U형 금속 라인을 형성한다.
일부 실시예에 있어서, 조그(212)의 조그 길이(L1)는 조그(214)의 조그 길이(L2)와 동일하다. 일부 실시예에 있어서, 조그(212)의 조그 길이(L1)는 조그(214)의 조그 길이(L2)보다 짧다. 일부 실시예에 있어서, 조그(212)의 조그 길이(L1)는 조그(214)의 조그 길이(L2)보다 길다. 일부 실시예에 있어서, 조그(222)의 조그 길이(L3)는 조그(224)의 조그 길이(L4)와 동일하다. 일부 실시예에 있어서, 조그(222)의 조그 길이(L3)는 조그(224)의 조그 길이(L4)보다 짧다. 일부 실시예에 있어서, 조그(222)의 조그 길이(L3)는 조그(224)의 조그 길이(L4)보다 길다.
일부 실시예에 있어서, 조그(212)의 조그 길이(L1)는 조그(222)의 조그 길이(L3) 또는 조그(224)의 조그 길이(L4)와 동일하다. 일부 실시예에 있어서, 조그(212)의 조그 길이(L1)는 조그(222)의 조그 길이(L3) 또는 조그(224)의 조그 길이(L4)보다 짧다. 일부 실시예에 있어서, 조그(212)의 조그 길이(L1)는 조그(222)의 조그 길이(L3) 또는 조그(224)의 조그 길이(L4)보다 길다.
일부 실시예에 있어서, 조그(214)의 조그 길이(L2)는 조그(222)의 조그 길이(L3) 또는 조그(224)의 조그 길이(L4)와 동일하다. 일부 실시예에 있어서, 조그(214)의 조그 길이(L2)는 조그(222)의 조그 길이(L3) 또는 조그(224)의 조그 길이(L4)보다 짧다. 일부 실시예에 있어서, 조그(214)의 조그 길이(L2)는 조그(222)의 조그 길이(L3) 또는 조그(224)의 조그 길이(L4)보다 길다.
도 3은 일부 실시예에 따른 레이아웃(300)의 평면도이다. 단순화를 위해, VDD 파워 라인 및 VSS 파워 라인에 대해 단지 금속 1 라인만을 도 3에 도시하고 있다. 금속 1 라인(320)은 조그(322 내지 328)와 함께 VDD 파워 라인을 위한 것이다. 금속 1 라인(330)은 조그(332 내지 348)와 함께 VSS 파워 라인을 위한 것이다. 금속 1 라인(350)은 조그(352 내지 358)와 함께 VDD 파워 라인을 위한 것이다. 금속 1 라인(370)은 조그(372 내지 378)와 함께 VSS 파워 라인을 위한 것이다.
레이아웃(300)은, X 방향 및 Y 방향을 따라 함께 이웃하는 셀들(310 내지 318)을 포함한다. 레이아웃(300)은 단지 9개의 셀만을 도시하고 있지만, 다양한 실시예의 범위 내에서 임의의 갯수의 셀들이 존재하게 된다. 각각의 셀(310 내지 318)은 도 2에서의 대응하는 요소들과 같이 VDD 파워 라인 및 VSS 파워 라인에 대해 유사한 금속 1 라인 구조를 포함한다. 예를 들면, 셀(310)에서 조그(322 및 324)를 갖춘 금속 1 라인(320)은 도 2에서의 조그(212 및 214)를 갖춘 금속 1 라인(210)과 유사하다. 셀(310)에서 조그(332 및 324)를 갖춘 금속 1 라인(330)은 도 2에서의 조그(222 및 224)를 갖춘 금속 1 라인(220)과 유사하다. 단순화를 위해, 셀들(310 내지 318)의 크기는 동일하게 되어 있다. 일부 실시예에 있어서, 셀(310) 및 셀(311)은 Y 축에 대해 이웃하게 된다. 셀(310)의 VDD 파워 라인 및 VSS 파워 라인은 각각 셀(311)의 VDD 파워 라인 및 VSS 파워 라인에 커플링된다. 더욱이, 셀(310)의 VDD 파워 라인 및 VSS 파워 라인의 각각의 가장 우측의 조그들은 셀(311)의 VDD 파워 라인 및 VSS 파워 라인의 각각의 가장 좌측의 조그들과 커플링되어 각각의 조그(324 및 334)를 형성한다.
일부 실시예에 있어서, 셀(310) 및 셀(313)은 X 축에 대해 이웃하게 된다. 이웃하기에 앞서, 셀(310)의 VSS 파워 라인이 셀(313)의 VSS 파워 라인과 커플링되도록 하기 위해 셀(313)은 우선 X 축에 대해 플립핑되도록 배치된다. 일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(322)은 VDD 파워 라인을 위한 금속 1 라인(352)과 물리적으로 분리된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(332)은 VSS 파워 라인을 위한 금속 1 라인(342)과 커플링된다. 일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(322, 352) 및 VSS 파워 라인을 위한 금속 1 라인(332, 342)은 수직하게 Y 방향으로 정렬된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(322 및 342)은 Y 방향을 따라 VDD 파워 라인을 위한 금속 1 라인들(322 및 352) 사이에 수직방향으로 개재된다.
일부 실시예에 있어서, 셀(313) 및 셀(316)은 X 축에 대해 이웃하게 된다. 이웃하기에 앞서, 셀(313)의 VDD 파워 라인이 셀(316)의 VDD 파워 라인과 커플링되도록 하기 위해 셀(316)은 우선 X 축에 대해 플립핑되도록 배치된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(342)은 VSS 파워 라인을 위한 금속 1 라인(372)과 물리적으로 분리된다. 일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(352)은 VDD 파워 라인을 위한 금속 1 라인(362)과 커플링된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(342, 372) 및 VDD 파워 라인을 위한 금속 1 라인(352, 362)은 수직하게 Y 방향으로 정렬된다. 일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(352 및 362)은 Y 방향을 따라 VSS 파워 라인을 위한 금속 1 라인들(342 및 372) 사이에 수직으로 개재된다.
도 4a는 일부 실시예에 따른 레이아웃(400A)의 평면도이다. 단순화를 위해, VDD 파워 라인 및 VSS 파워 라인에 대해 단지 금속 1 라인만을 도 4a에 도시하고 있다. 금속 1 라인(420)은 조그(422 내지 426)와 함께 VDD 파워 라인을 위한 것이다. 금속 1 라인(430)은 조그(432 내지 446)와 함께 VSS 파워 라인을 위한 것이다. 금속 1 라인(450)은 조그(452 내지 456)와 함께 VDD 파워 라인을 위한 것이다.
레이아웃(400A)은, X 방향 및 Y 방향을 따라 함께 이웃하는 셀들(410 내지 415)을 포함한다. 레이아웃(400A)은 단지 6개의 셀만을 도시하고 있지만, 다양한 실시예의 범위 내에서 임의의 갯수의 셀들이 존재하게 된다. 각각의 셀(410 내지 415)은 도 4b에서의 레이아웃(400B)의 대응하는 구성요소와 같이 VDD 파워 라인 및 VSS 파워 라인에 대해 유사한 금속 1 라인 구조를 포함한다. 단순화를 위해, 셀들(410 내지 415)의 크기는 동일하게 되어 있다.
도 4b에 있어서, X 방향을 따라 연장되는 금속 1 라인(470)은 VDD 전압을 위한 파워 라인이다. 셀 경계(460)는 X 방향을 따라 연장되는 금속 1 라인(470)의 일부에 형성된다. 더욱이, 금속 1 라인(470)은 Y 방향을 따라 연장되는 조그(472)를 포함한다. 셀 경계(464)는 Y 방향을 따라 연장되는 조그(472)의 일부에 형성된다. X 방향을 따라 연장되는 금속 1 라인(474)은 VSS 전압을 위한 파워 라인이다. 셀 경계(462)는 X 방향을 따라 연장되는 금속 1 라인(474)의 일부에 형성된다. 더욱이, 금속 1 라인(474)은 Y 방향을 따라 연장되는 조그(476)를 포함한다. 셀 경계(464)는 Y 방향을 따라 연장되는 조그(476)의 일부에 형성된다.
일부 실시예에 있어서, 금속 1 라인(470) 및 조그(472)는 L형 금속 라인을 형성하며 레이아웃(400B)의 상부 좌측 코너를 점유한다. 일부 실시예에 있어서, 금속 1 라인(474) 및 조그(476)는 L형 금속 라인을 형성하며 레이아웃(400B)의 하부 좌측 코너를 점유한다. 일부 실시예에 있어서, 2개의 L형 금속 라인은 레이아웃(400B)의 좌측의 각각의 코너에 형성된다.
도 4a를 다시 참고하면, 셀(410) 및 셀(411)은 Y 축에 대해 이웃하게 된다. 셀(410)의 VDD 파워 라인 및 VSS 파워 라인은 각각 셀(411)의 VDD 파워 라인 및 VSS 파워 라인에 커플링된다. 더욱이, 셀(411)의 VDD 파워 라인 및 VSS 파워 라인의 가장 좌측의 조그들은 셀(410)의 가장 우측의 셀 경계와 커플링되어 각각의 조그(424 및 434)를 형성한다. 일부 실시예에 있어서, 셀(410) 및 셀(413)은 X 축에 대해 이웃하게 된다. 이웃하기에 앞서, 셀(410)의 VSS 파워 라인이 셀(413)의 VSS 파워 라인과 커플링되도록 하기 위해 셀(413)은 우선 X 축에 대해 플립핑되도록 배치된다.
일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(422)은 VDD 파워 라인을 위한 금속 1 라인(452)과 물리적으로 분리된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(432)은 VSS 파워 라인을 위한 금속 1 라인(442)과 커플링된다. 일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(422, 452) 및 VSS 파워 라인을 위한 금속 1 라인(432, 442)은 수직하게 Y 방향으로 정렬된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(432 및 442)은 Y 방향을 따라 VDD 파워 라인을 위한 금속 1 라인들(422 및 452) 사이에 수직방향으로 개재된다.
도 5a는 일부 실시예에 따른 레이아웃(500A)의 평면도이다. 단순화를 위해, 금속 1 라인에서 단지 VDD 파워 라인 및 VSS 파워 라인만이 도 5a에 도시되어 있다. 금속 1 라인(520)은 조그(522 내지 526)와 함께 VDD 파워 라인을 위한 것이다. 금속 1 라인(530)은 조그(532 내지 546)와 함께 VSS 파워 라인을 위한 것이다. 금속 1 라인(550)은 조그(552 내지 556)와 함께 VDD 파워 라인을 위한 것이다.
레이아웃(500A)은, X 방향 및 Y 방향을 따라 함께 이웃하는 셀들(510 내지 515)을 포함한다. 레이아웃(500A)은 단지 6개의 셀만을 도시하고 있지만, 다양한 실시예의 범위 내에서 임의의 갯수의 셀들이 존재하게 된다. 각각의 셀(510 내지 515)은 도 5b에서의 레이아웃(500B)의 대응하는 구성요소와 같이 VDD 파워 라인 및 VSS 파워 라인에 대해 유사한 금속 1 라인 구조를 포함한다. 단순화를 위해, 셀들(510 내지 515)의 크기는 동일하게 되어 있다.
도 5b에 있어서, X 방향을 따라 연장되는 금속 1 라인(570)은 VDD 전압을 위한 파워 라인이다. 셀 경계(560)는 X 방향을 따라 연장되는 금속 1 라인(570)의 일부에 형성된다. 더욱이, 금속 1 라인(570)은 Y 방향을 따라 연장되는 조그(572)를 포함한다. 셀 경계(566)는 Y 방향을 따라 연장되는 조그(572)의 일부에 형성된다. X 방향을 따라 연장되는 금속 1 라인(574)은 VSS 전압을 위한 파워 라인이다. 셀 경계(562)는 X 방향을 따라 연장되는 금속 1 라인(574)의 일부에 형성된다. 더욱이, 금속 1 라인(574)은 Y 방향을 따라 연장되는 조그(576)를 포함한다. 셀 경계(566)는 Y 방향을 따라 연장되는 조그(576)의 일부에 형성된다.
일부 실시예에 있어서, 금속 1 라인(570) 및 조그(572)는 L형 금속 라인을 형성하며 레이아웃(500B)의 상부 우측 코너를 점유한다. 일부 실시예에 있어서, 금속 1 라인(574) 및 조그(576)는 L형 금속 라인을 형성하며 레이아웃(500B)의 하부 우측 코너를 점유한다. 일부 실시예에 있어서, 2개의 L형 금속 라인은 레이아웃(500B)의 우측의 각각의 코너에 형성된다.
도 5a를 다시 참고하면, 일부 실시예에 있어서, 셀(510) 및 셀(511)은 Y 축에 대해 이웃하게 된다. 셀(510)의 VDD 파워 라인 및 VSS 파워 라인은 각각 셀(511)의 VDD 파워 라인 및 VSS 파워 라인에 커플링된다. 더욱이, 셀(510)의 VDD 파워 라인 및 VSS 파워 라인의 가장 우측의 조그들은 셀(511)의 가장 좌측의 셀 경계와 커플링되어 각각의 조그(522 및 532)를 형성한다. 일부 실시예에 있어서, 셀(510) 및 셀(513)은 X 축에 대해 이웃하게 된다. 이웃하기에 앞서, 셀(510)의 VSS 파워 라인이 셀(513)의 VSS 파워 라인과 커플링되도록 하기 위해 셀(513)은 우선 X 축에 대해 플립핑되도록 배치된다.
일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(522)은 VDD 파워 라인을 위한 금속 1 라인(552)과 물리적으로 분리된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(532)은 VSS 파워 라인을 위한 금속 1 라인(542)과 커플링된다. 일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(522, 552) 및 VSS 파워 라인을 위한 금속 1 라인(532, 542)은 수직하게 Y 방향으로 정렬된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(532 및 542)은 Y 방향을 따라 VDD 파워 라인을 위한 금속 1 라인들(522 및 552) 사이에 수직으로 개재된다.
도 6a는 일부 실시예에 따른 레이아웃(600A)의 평면도이다. 단순화를 위해, 금속 1 라인에서 단지 VDD 파워 라인 및 VSS 파워 라인만이 도 6a에 도시되어 있다. 금속 1 라인(620)은 조그(622 내지 626)와 함께 VDD 파워 라인을 위한 것이다. 금속 1 라인(630)은 조그(632 내지 646)와 함께 VSS 파워 라인을 위한 것이다. 금속 1 라인(650)은 조그(652 내지 656)와 함께 VDD 파워 라인을 위한 것이다.
레이아웃(600A)은, X 방향 및 Y 방향을 따라 함께 이웃하는 셀들(610 내지 615)을 포함한다. 레이아웃(600A)은 단지 6개의 셀만을 도시하고 있지만, 다양한 실시예의 범위 내에서 임의의 갯수의 셀들이 존재하게 된다. 각각의 셀(610 내지 615)은 도 6b에서의 레이아웃(600B)의 대응하는 구성요소와 같이 VDD 파워 라인 및 VSS 파워 라인에 대해 유사한 금속 1 라인 구조를 포함한다. 단순화를 위해, 셀들(610 내지 615)의 크기는 동일하게 되어 있다.
도 6b에 있어서, X 방향을 따라 연장되는 금속 1 라인(670)은 VDD 전압을 위한 파워 라인이다. 셀 경계(660)는 X 방향을 따라 연장되는 금속 1 라인(670)의 일부에 형성된다. 더욱이, 금속 1 라인(670)은 Y 방향을 따라 연장되는 조그(672)를 포함한다. 셀 경계(666)는 Y 방향을 따라 연장되는 조그(672)의 일부에 형성된다. X 방향을 따라 연장되는 금속 1 라인(674)은 VSS 전압을 위한 파워 라인이다. 셀 경계(662)는 X 방향을 따라 연장되는 금속 1 라인(674)의 일부에 형성된다. 더욱이, 금속 1 라인(674)은 Y 방향을 따라 연장되는 조그(676)를 포함한다. 셀 경계(664)는 Y 방향을 따라 연장되는 조그(676)의 일부에 형성된다.
일부 실시예에 있어서, 금속 1 라인(670) 및 조그(672)는 L형 금속 라인을 형성하며 레이아웃(600B)의 상부 우측 코너를 점유한다. 일부 실시예에 있어서, 금속 1 라인(674) 및 조그(676)는 L형 금속 라인을 형성하며 레이아웃(600B)의 하부 좌측 코너를 점유한다. 일부 실시예에 있어서, 2개의 L형 금속 라인은 레이아웃(600B)의 대향 코너 상에 대각선으로 형성된다.
도 6a를 다시 참고하면, 일부 실시예에 있어서, 셀(610) 및 셀(611)은 Y 축에 대해 이웃하게 된다. 셀(610)의 VDD 파워 라인 및 VSS 파워 라인은 각각 셀(611)의 VDD 파워 라인 및 VSS 파워 라인에 커플링된다. 더욱이, 셀(610)의 VDD 파워 라인의 가장 우측의 조그는 셀(611)의 가장 좌측의 셀 경계와 커플링되어 각각의 조그(622)를 형성한다. 셀(611)의 VSS 파워 라인의 가장 좌측의 조그는 셀(610)의 가장 우측의 셀 경계와 커플링되어 각각의 조그(634)를 형성한다. 일부 실시예에 있어서, 셀(610) 및 셀(613)은 X 축에 대해 이웃하게 된다. 이웃하기에 앞서, 셀(610)의 VSS 파워 라인이 셀(613)의 VSS 파워 라인과 커플링되도록 하기 위해 셀(613)은 우선 X 축에 대해 플립핑되도록 배치된다.
일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(622)은 VDD 파워 라인을 위한 금속 1 라인(652)과 물리적으로 분리된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(632)은 VSS 파워 라인을 위한 금속 1 라인(642)과 커플링된다. 일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(622, 652) 및 VSS 파워 라인을 위한 금속 1 라인(634, 644)은 수직하게 Y 방향으로 정렬된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(634 및 644)은 Y 방향을 따라 VDD 파워 라인을 위한 금속 1 라인들(622 및 652) 사이에 수직방향으로 개재된다.
도 7은 일부 실시예에 따른 레이아웃(700)의 평면도이다. 단순화를 위해, 금속 1 라인에서 단지 VDD 파워 라인 및 VSS 파워 라인만이 도 7에 도시되어 있다. 금속 1 라인(720)은 조그(722 및 724)와 함께 VDD 파워 라인을 위한 것이다. 금속 1 라인(730)은 조그(732, 734, 736 및 738)와 함께 VSS 파워 라인을 위한 것이다. 금속 1 라인(740)은 조그(742 및 744)와 함께 VDD 파워 라인을 위한 것이다.
레이아웃(700)은, X 방향 및 Y 방향을 따라 함께 이웃하는 셀들(710 내지 715)을 포함한다. 레이아웃(700)은 단지 6개의 셀만을 도시하고 있지만, 다양한 실시예의 범위 내에서 임의의 갯수의 셀들이 존재하게 된다. 각각의 셀(710 내지 715)은 도 6b에서의 레이아웃(600B)의 대응하는 구성요소와 같이 VDD 파워 라인 및 VSS 파워 라인에 대해 유사한 금속 1 라인 구조를 포함한다. 단순화를 위해, 셀들(710 내지 715)의 크기는 동일하게 되어 있다.
일부 실시예에 있어서, 셀들(710 내지 712)은 X 방향을 따라 일렬로 연속적으로 이웃하게 되어 있다. 이웃하기에 앞서, 셀(711)은 우선 Y 축에 대해 플립핑되도록 배치된다. 셀(710)의 VDD 파워 라인 및 VSS 파워 라인은 셀(711 및 712)의 각각의 VDD 파워 라인 및 VSS 파워 라인에 커플링된다. 셀(710)의 VDD 파워 라인의 가장 우측의 조그는 셀(711)의 VDD 파워 라인의 가장 좌측의 조그와 커플링되어 각각의 조그(722)를 형성한다. 셀(711)의 VSS 파워 라인의 가장 우측의 조그는 셀(712)의 VSS 파워 라인의 가장 좌측의 조그와 커플링되어 각각의 조그(734)를 형성한다. 일부 실시예에 있어서, 셀(710) 및 셀(713)은 X 축에 대해 이웃하게 된다. 이웃하기에 앞서, 셀(710)의 VSS 파워 라인이 셀(713)의 VSS 파워 라인과 커플링되도록 하기 위해 셀(713)은 우선 X 축에 대해 플립핑되도록 배치된다.
일부 실시예에 있어서, VDD 파워 라인을 위한 금속 1 라인(722)은 VDD 파워 라인을 위한 금속 1 라인(742)과 물리적으로 분리된다. 일부 실시예에 있어서, VSS 파워 라인을 위한 금속 1 라인(732)은 VSS 파워 라인을 위한 금속 1 라인(736)과 커플링된다.
일부 실시예에 있어서, 셀 레이아웃은 제1 금속 라인 및 제2 금속 라인을 포함한다. 제1 금속 라인은 VDD 파워를 위한 것이며, 이는, 제1 금속 라인과 커플링되고 제1 금속 라인에 대해 직교하는 제1 조그를 포함한다. 제2 금속 라인은 VSS 파워를 위한 것이며, 이는, 제2 금속 라인과 커플링되고 제2 금속 라인에 대해 직교하는 제2 조그를 포함한다. 셀 레이아웃은 또한 상측 셀 경계, 하측 셀 경계, 제1 셀 경계 및 제2 셀 경계를 포함한다. 상측 셀 경계 및 하측 셀 경계는 X 방향을 따라 형성된다. 제1 셀 경계 및 제2 셀 경계는 Y 방향을 따라 형성된다. 상측 셀 경계는 제1 금속 라인의 일부에 형성된다. 하측 셀 경계는 제2 금속 라인의 일부에 형성된다. 제1 셀 경계는 제1 조그의 일부 및 제2 조그의 일부에 형성된다.
일부 실시예에 있어서, 셀 레이아웃은 제1 금속 라인 및 제2 금속 라인을 포함한다. 제1 금속 라인은 VDD 파워를 위한 것이며, 이는, 제1 금속 라인과 커플링되고 제1 금속 라인에 대해 직교하는 제1 조그를 포함한다. 제2 금속 라인은 VSS 파워를 위한 것이며, 이는, 제2 금속 라인과 커플링되고 제2 금속 라인에 대해 직교하는 제2 조그를 포함한다. 셀 레이아웃은 또한 상측 셀 경계, 하측 셀 경계, 제1 셀 경계 및 제2 셀 경계를 포함한다. 상측 셀 경계 및 하측 셀 경계는 X 방향을 따라 형성된다. 제1 셀 경계 및 제2 셀 경계는 Y 방향을 따라 형성된다. 상측 셀 경계는 제1 금속 라인의 일부에 형성된다. 하측 셀 경계는 제2 금속 라인의 일부에 형성된다. 제1 셀 경계는 제1 조그의 일부에 형성된다. 제2 셀 경계는 제2 조그의 일부에 형성된다.
일부 실시예에 있어서, 집적 회로 레이아웃은 제1 셀 및 제2 셀을 포함한다. 제1 셀 및 제2 셀 각각은 제1 파워 라인의 금속 라인 및 제2 파워 라인의 금속 라인을 금속 층 내에 포함한다. 제1 금속은 금속 층 내의 제1 셀 및 제2 셀 각각의 제1 파워 라인의 금속 라인과 커플링되며 이 금속 라인에 대해 직교한다. 제2 금속은 금속 층 내의 제1 셀 및 제2 셀 각각의 제2 파워 라인의 금속 라인과 커플링되며 이 금속 라인에 대해 직교한다. 제1 셀 및 제2 셀 각각의 제1 셀 경계는 제1 금속의 일부에 형성된다. 제1 셀 및 제2 셀 각각의 제2 셀 경계는 제2 금속의 일부에 형성된다. 제1 셀 및 제2 셀은 X 방향에 대해 이웃하게 된다. 제1 셀의 제1 금속 및 제2 셀의 제1 금속은 수직하게 Y 방향으로 정렬된다.
본 개시내용은 예로서, 개시된 실시예와 관련하여 설명된 것이지만, 본 발명은 이러한 예 및 개시된 실시예로 한정되지 않는다. 오히려, 다양한 변형 및 유사한 배치가 포함된다는 것은 당업자에게 명확할 것이다. 따라서, 첨부된 청구범위의 범위는 이러한 변형 및 배치를 포괄하도록 가장 광의의 해석에 따라야 한다.
100 : 레이아웃 110 : P형 활성 영역
112 : N형 활성 영역 114 : 게이트 전극
120, 122 : 금속 1 라인 134, 136 : 금속 2 라인
140, 142 : 기준 라인 144, 146 : 기준 라인

Claims (20)

  1. 셀 레이아웃에 있어서,
    제1 금속 라인에 물리적으로 연결되고 상기 제1 금속 라인에 대해 직교하는 제1 조그를 포함하는 VDD 파워를 위한 상기 제1 금속 라인으로, 상기 제1 금속 라인 및 상기 제1 조그는 제1 금속층에 형성되는, 상기 제1 금속 라인;
    제2 금속 라인에 물리적으로 연결되고 상기 제2 금속 라인에 대해 직교하는 제2 조그를 포함하는 VSS 파워를 위한 상기 제2 금속 라인으로, 상기 제2 금속 라인 및 상기 제2 조그는 상기 제1 금속층에 형성되는, 상기 제2 금속 라인;
    상기 제1 조그 위에서 연장되고 상기 제1 조그에 평행한 제3 금속 라인으로, 상기 제3 금속 라인은 상기 제1 금속층 위의 제2 금속층에 형성되는, 상기 제3 금속 라인;
    상기 제2 조그 위에서 연장되고 상기 제2 조그에 평행한 제4 금속 라인으로, 상기 제4 금속 라인은 상기 제2 금속층에 형성되는, 상기 제4 금속 라인;
    X 방향으로의 상측 셀 경계 및 하측 셀 경계; 및
    Y 방향으로의 제1 셀 경계
    를 포함하며,
    상기 상측 셀 경계는 상기 제1 금속 라인의 일부 내에 정의되고,
    상기 하측 셀 경계는 상기 제2 금속 라인의 일부 내에 정의되며,
    상기 제1 셀 경계는 상기 제1 조그의 일부 및 상기 제2 조그의 일부 내에 정의되는 것인 셀 레이아웃.
  2. 제1항에 있어서, 상기 제1 금속 라인은 상기 제1 조그와 함께 제1 L형 금속 라인을 형성하고, 상기 제2 금속 라인은 상기 제2 조그와 함께 제2 L형 금속 라인을 형성하는 것인 셀 레이아웃.
  3. 제1항에 있어서,
    상기 제1 금속 라인에 물리적으로 연결되는 제3 조그; 및
    상기 Y 방향으로의 제2 셀 경계
    를 더 포함하며,
    상기 제2 셀 경계는 상기 제3 조그의 일부 내에 정의되고, 상기 제1 금속 라인은 상기 제1 조그 및 상기 제3 조그와 함께 U형 금속 라인을 형성하는 것인 셀 레이아웃.
  4. 제1항에 있어서,
    상기 제2 금속 라인에 물리적으로 연결되는 제4 조그; 및
    상기 Y 방향으로의 제2 셀 경계
    를 더 포함하며,
    상기 제2 셀 경계는 상기 제4 조그의 일부 내에 정의되고, 상기 제2 금속 라인은 상기 제2 조그 및 상기 제4 조그와 함께 U형 금속 라인을 형성하는 것인 셀 레이아웃.
  5. 셀 레이아웃에 있어서,
    제1 금속 라인에 물리적으로 연결되고 상기 제1 금속 라인에 대해 직교하는 제1 조그를 포함하는 VDD 파워를 위한 상기 제1 금속 라인으로, 상기 제1 금속 라인 및 상기 제1 조그는 제1 금속 레벨에 형성되는, 상기 제1 금속 라인;
    제2 금속 라인에 물리적으로 연결되고 상기 제2 금속 라인에 대해 직교하는 제2 조그를 포함하는 VSS 파워를 위한 상기 제2 금속 라인으로, 상기 제2 금속 라인 및 상기 제2 조그는 상기 제1 금속 레벨에 형성되는, 상기 제2 금속 라인;
    상기 제1 조그 위에서 연장되고 상기 제1 조그에 평행한 제3 금속 라인으로, 상기 제3 금속 라인은 상기 제1 금속 레벨 위의 제2 금속 레벨에 형성되는, 상기 제3 금속 라인;
    상기 제2 조그 위에서 연장되고 상기 제2 조그에 평행한 제4 금속 라인으로, 상기 제4 금속 라인은 상기 제2 금속 레벨에 형성되는, 상기 제4 금속 라인;
    X 방향을 따르는 상측 셀 경계 및 하측 셀 경계; 및
    Y 방향을 따르는 제1 셀 경계 및 제2 셀 경계
    를 포함하며,
    상기 상측 셀 경계는 상기 제1 금속 라인의 일부 내에 정의되고,
    상기 하측 셀 경계는 상기 제2 금속 라인의 일부 내에 정의되며,
    상기 제1 셀 경계는 상기 제1 조그의 일부 내에 정의되고,
    상기 제2 셀 경계는 상기 제2 조그의 일부 내에 정의되는 것인 셀 레이아웃.
  6. 집적 회로 레이아웃에 있어서,
    제1 셀 및 제2 셀로서, 상기 제1 셀 및 상기 제2 셀 각각은 금속 층 내에 제1 파워 라인의 금속 라인 및 제2 파워 라인의 금속 라인을 포함하고, 상기 제1 파워 라인의 상기 금속 라인 및 상기 제2 파워 라인의 상기 금속 라인은 제1 금속 레벨에 형성되는, 상기 제1 셀 및 상기 제2 셀;
    상기 금속 층 내의 상기 제1 셀 및 상기 제2 셀 각각의 상기 제1 파워 라인의 금속 라인에 물리적으로 연결되며 이 금속 라인에 대해 직교하는 제1 금속 연장부로, 상기 제1 금속 연장부는 상기 제1 금속 레벨에 형성되는, 상기 제1 금속 연장부;
    상기 금속 층 내의 상기 제1 셀 및 상기 제2 셀 각각의 상기 제2 파워 라인의 금속 라인에 물리적으로 연결되며 이 금속 라인에 대해 직교하는 제2 금속 연장부로, 상기 제1 금속 연장부는 상기 제1 금속 레벨에 형성되는, 상기 제2 금속 연장부;
    상기 제1 금속 연장부 위에 놓이며 상기 제1 금속 레벨 위의 제2 금속 레벨에 형성된 제1 상부(overlying) 금속 라인;
    상기 제2 금속 연장부 위에 놓이며 상기 제2 금속 레벨에 형성된 제2 상부 금속 라인;
    상기 제1 금속 연장부의 일부에 의해 정의되는, 상기 제1 셀 및 상기 제2 셀 각각을 위한 제1 셀 경계; 및
    상기 제2 금속 연장부의 일부에 의해 정의되는, 상기 제1 셀 및 상기 제2 셀 각각을 위한 제2 셀 경계
    를 포함하며,
    상기 제1 셀 및 상기 제2 셀은 X 방향으로 서로에 대해 이웃하고,
    상기 제1 셀의 상기 제1 금속 연장부 및 상기 제2 셀의 상기 제1 금속 연장부는 Y 방향으로 수직 정렬되는 것인 집적 회로 레이아웃.
  7. 제6항에 있어서, 상기 제1 셀의 상기 제1 금속은 상기 제2 셀의 상기 제1 금속과 물리적으로 분리되는 것인 집적 회로 레이아웃.
  8. 제6항에 있어서, 상기 제1 셀의 상기 제1 금속은 상기 제2 셀의 상기 제1 금속에 물리적으로 연결되는 것인 집적 회로 레이아웃.
  9. 제6항에 있어서, 상기 제1 셀 및 상기 제2 셀의 제1 금속들 및 제2 금속들은 상기 Y 방향으로 수직 정렬되는 것인 집적 회로 레이아웃.
  10. 제9항에 있어서, 상기 제1 셀 및 상기 제2 셀의 제2 금속들은 상기 제1 셀 및 상기 제2 셀의 제1 금속들 사이에 수직방향으로 개재되는 것인 집적 회로 레이아웃.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140166485A 2013-11-27 2014-11-26 집적 회로의 레이아웃 KR101711262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/092,697 US9098668B2 (en) 2013-11-27 2013-11-27 Layout of an integrated circuit
US14/092,697 2013-11-27

Publications (2)

Publication Number Publication Date
KR20150061594A KR20150061594A (ko) 2015-06-04
KR101711262B1 true KR101711262B1 (ko) 2017-02-28

Family

ID=53183802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140166485A KR101711262B1 (ko) 2013-11-27 2014-11-26 집적 회로의 레이아웃

Country Status (3)

Country Link
US (1) US9098668B2 (ko)
KR (1) KR101711262B1 (ko)
CN (1) CN104681540B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490542B2 (en) * 2015-06-24 2019-11-26 Intel Corporation Integrated circuit layout using library cells with alternating conductive lines
US10388644B2 (en) 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
US10784198B2 (en) * 2017-03-20 2020-09-22 Samsung Electronics Co., Ltd. Power rail for standard cell block
US20190181129A1 (en) * 2017-12-13 2019-06-13 Texas Instruments Incorporated Continuous power rails aligned on different axes
KR102387946B1 (ko) 2018-05-21 2022-04-18 삼성전자주식회사 클럽풋 구조의 도전 패턴을 포함하는 집적 회로
US10509888B1 (en) * 2018-09-18 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. System and method for forming integrated device
US11921559B2 (en) * 2021-05-03 2024-03-05 Groq, Inc. Power grid distribution for tensor streaming processors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060190893A1 (en) * 2005-02-24 2006-08-24 Icera Inc. Logic cell layout architecture with shared boundary

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1050007C (zh) * 1995-04-05 2000-03-01 盛群半导体股份有限公司 集成电路的布局方法
US7091614B2 (en) * 2004-11-05 2006-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design for routing an electrical connection
KR100665837B1 (ko) * 2004-11-18 2007-01-09 삼성전자주식회사 반도체 메모리 장치에서의 라인 배치 구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060190893A1 (en) * 2005-02-24 2006-08-24 Icera Inc. Logic cell layout architecture with shared boundary

Also Published As

Publication number Publication date
CN104681540A (zh) 2015-06-03
US20150149976A1 (en) 2015-05-28
CN104681540B (zh) 2018-02-13
KR20150061594A (ko) 2015-06-04
US9098668B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
KR101711262B1 (ko) 집적 회로의 레이아웃
US10998340B2 (en) Semiconductor device including standard cells having different cell height
JP6428956B2 (ja) 半導体集積回路装置
US9478533B2 (en) Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
US7469389B2 (en) Standard cell library, method of designing semiconductor integrated circuit, semiconductor integrated circuit pattern, and semiconductor integrated circuit
JPWO2018042986A1 (ja) 半導体集積回路装置
WO2020110733A1 (ja) 半導体集積回路装置
US11581221B2 (en) Method and IC design with non-linear power rails
JP6925953B2 (ja) 半導体装置
WO2021171969A1 (ja) 半導体集積回路装置
JP2013120852A (ja) スタンダードセル、および、半導体集積回路
US10886220B2 (en) Semiconductor integrated circuit device
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
JP7286581B2 (ja) 半導体装置
US11996329B2 (en) Method and IC design with non-linear power rails
JP7323847B2 (ja) 半導体集積回路装置
JP6836137B2 (ja) 半導体装置及びそのレイアウト設計方法
JP2009135264A (ja) スタンダードセル、スタンダードセルライブラリ、半導体集積回路およびその設計方法
JP2009071007A (ja) 集積回路のレイアウト方法
JP5956964B2 (ja) 半導体装置
JP2013114296A (ja) ダミーパターンの設計方法
JP2013114295A (ja) ダミーパターンの設計方法
JP2006269513A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 4