JP2008502094A - メモリテストモードインターフェース方法及び装置 - Google Patents
メモリテストモードインターフェース方法及び装置 Download PDFInfo
- Publication number
- JP2008502094A JP2008502094A JP2007527004A JP2007527004A JP2008502094A JP 2008502094 A JP2008502094 A JP 2008502094A JP 2007527004 A JP2007527004 A JP 2007527004A JP 2007527004 A JP2007527004 A JP 2007527004A JP 2008502094 A JP2008502094 A JP 2008502094A
- Authority
- JP
- Japan
- Prior art keywords
- test mode
- memory
- register
- setting
- mode transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
<実施例1> システムボード環境
<実施例2> パケット方式メモリモジュール
240 メモリ制御ハブ
242 制御部
244 第1レジスタ
246 第2レジスタ
248 フラグレジスタ
249 入出力部
810 ハブ
812 データ送受信部
814 第1インターフェース部
816 第2インターフェース部
818 データ処理部
Claims (30)
- テストしようとする内蔵メモリに対応するテストモード移行シークエンスデータをメモリテストレジスタにプログラミングする段階と、
システムの正常動作状態でテストモード設定コマンドの入力有無をチェックする段階と、
前記テストモード設定コマンドの入力がチェックされると前記メモリテストレジスタにプログラミングされたテストモード移行シークエンスデータをアクセスして前記内蔵メモリをテストモードに設定させる段階と、
を具備することを特徴とする内蔵メモリのテストモードインターフェース方法。 - 前記テストモード移行シークエンスデータは、
前記テストモード移行シークエンスの数を示すシークエンスイネーブルデータと、
前記シークエンス数と同一のテストモード移行コマンドデータと、を含むことを特徴とする請求項1に記載の内蔵メモリのテストモードインターフェース方法。 - 前記シークエンスイネーブルデータは、
前記テストモード移行シークエンスの数をカウントするための連続的な有効ビットのセットであることを特徴とする請求項2に記載の内蔵メモリのテストモードインターフェース方法。 - 前記有効ビットそれぞれは、前記テストモード移行コマンドデータそれぞれと1:1で対応することを特徴とする請求項3に記載の内蔵メモリのテストモードインターフェース方法。
- 前記テストモード設定段階は、
前記イネーブルデータのうちいずれか一つのビットをアクセスする段階と、
前記アクセスされたビットが有効である値であるかを判断する段階と、
前記有効のビットに応答して対応するテストモード移行コマンドデータをアクセスする段階と、
前記アクセスされたコマンドデータに応答して前記内蔵メモリにテストモード設定信号を提供する段階と、
前記アクセスされたビットが無効の値で示されるまで有効なビットの数分だけ前記段階を繰り返す段階と、を具備することを特徴とする請求項4に記載の内蔵メモリのテストモードインターフェース方法。 - 前記テストモード移行コマンドデータはテストモードレジスタセットコマンド情報とアドレス情報を含むことを特徴とする請求項2に記載の内蔵メモリのテストモードインターフェース方法。
- 前記メモリテストレジスタは、システムのPCI(peripheral component interconnection)コンフィギュレーションレジスタであることを特徴とする請求項1に記載の内蔵メモリのテストモードインターフェース方法。
- 前記メモリテストレジスタは、FBDIMM(Fully Buffered Dual Line Memory Module)モジュールのAMB(Advanced Memory Buffer)チップ内のコンフィギュレーションレジスタであることを特徴とする請求項1に記載の内蔵メモリのテストモードインターフェース方法。
- テストしようとする内蔵メモリに対応するテストモード移行シークエンスデータがプログラミングされるメモリテストレジスタと、
システムの正常動作状態でテストモード設定コマンドの入力有無をチェックし、前記テストモード設定コマンドの入力がチェックされると前記メモリテストレジスタにプログラミングされたテストモード移行シークエンスデータをアクセスして前記内蔵メモリをテストモードに設定させる制御部と、
を具備することを特徴とする内蔵メモリのテストモードインターフェース装置。 - 前記テストモードインターフェース装置は、システムチップセットに構成され、前記メモリテストレジスタは前記チップセット内のPCI(Peripheral Component Interconnection)コンフィギュレーションレジスタであることを特徴とする請求項9に記載の内蔵メモリのテストモードインターフェース装置。
- 前記テストモードインターフェース装置は、FBDIM(Fully Buffered Dual Line Memory Module)モジュールのAMB(Advanced Memory Buffer)チップセットに構成され、前記メモリテストレジスタはAMBチップセット内のコンフィギュレーションレジスタであることを特徴とする請求項9に記載の内蔵メモリのテストモードインターフェース方法。
- 前記テストモードインターフェース装置は、SOC(SYSTEM ON CHIP)チップセットに構成され、前記メモリテストレジスタはSOCチップセット内のコンフィギュレーションレジスタであることを特徴とする請求項9に記載の内蔵メモリのテストモードインターフェース方法。
- 前記メモリテストレジスタにプログラミングされるテストモード移行シークエンスデータは、
前記テストモード移行シークエンスの数を示すシークエンスイネーブルデータと、
前記シークエンス数と同一のテストモード移行コマンドデータと、を含むことを特徴とする請求項9に記載の内蔵メモリのテストモードインターフェース装置。 - 前記シークエンスイネーブルデータは、前記テストモード移行シークエンスの数をカウントするための連続的な有効ビットのセットであることを特徴とする請求項13に記載の内蔵メモリのテストモードインターフェース装置。
- 各々の前記有効ビットは、各々の前記テストモード移行コマンドデータと1:1で対応することを特徴とする請求項14に記載の内蔵メモリのテストモードインターフェース装置。
- 前記制御部は、前記テストモード設定コマンドの入力がチェックされると、
前記イネーブルデータのうちいずれか一つのビットをアクセスする段階と、
前記アクセスされたビットが有効な値であるかを判断する段階と、
前記有効なビットに応答して対応するテストモード移行コマンドデータをアクセスする段階と、
前記アクセスされたコマンドデータに応答して前記内蔵メモリにテストモード設定信号を提供する段階と、
前記アクセスされたビットが無効な値で示されるまで有効なビットの数分だけ前記段階を反復する段階と、を含むことを特徴とする請求項15に記載の内蔵メモリのテストモードインターフェース装置。 - 前記テストモード移行コマンドデータは、テストモードレジスタセットコマンド情報とアドレス情報を含むことを特徴とする請求項13に記載の内蔵メモリテストモードインターフェース装置。
- テストモード移行シークエンス設定レジスタからいずれか一つの設定ビットをリードする段階と、
前記リードされた設定ビットが有効な値であるかを判断する段階と、
前記有効な設定ビットに応答してテストモード移行シークエンスデータレジスタから対応する移行シークエンスデータをリードする段階と、
前記リードされた移行シークエンスデータに応答してメモリチップにテストモードセッティング信号を提供する段階と、
前記リードされた設定ビットが無効の値を示す直前まで、有効の設定ビットの数分だけ前記段階を反復して移行シークエンスを実施する段階と、
を具備したことを特徴とするメモリチップのテストモード移行シークエンスプログラマブルインターフェーシング方法。 - 前記有効な設定ビットは、
前記メモリチップのテストモード移行シークエンスの数に対応するビット数を有し、前記テストモード移行シークエンス設定レジスタに予めプログラミングされることを特徴とする請求項18に記載のメモリ装置のテストモード移行シークエンスプログラマブルインターフェーシング方法。 - 前記有効な設定ビットは、
前記テストモード移行シークエンス設定レジスタの最下位ビットから最上位ビットまで順次にリードされることを特徴とする請求項19に記載のメモリ装置のテストモード移行シークエンスプログラマブルインターフェーシング方法。 - 前記移行シークエンスデータは、
前記メモリチップのテストモード移行シークエンスのデータ列で前記テストモード移行シークエンスデータレジスタに予めプログラミングされることを特徴とする請求項18に記載のメモリチップのテストモード移行シークエンスプログラマブルインターフェーシング方法。 - 前記移行シークエンスデータは、
前記メモリチップのモードレジスタセットコマンド情報とアドレス情報を含むことを特徴とする請求項18に記載のメモリチップのテストモード移行シークエンスプログラマブルインターフェーシング方法。 - 前記方法は、前記メモリチップのモードレジスタセットコマンド情報とアドレス情報を含むことを特徴とする請求項18に記載のメモリチップのテストモード移行シークエンスプログラマブルインターフェーシング方法。
- 少なくとも一つの設定ビットが格納されたテストモード移行シークエンス設定レジスタと、
少なくとも一つの移行シークエンスデータが格納されたテストモード移行シークエンスデータレジスタと、
前記テストモード移行シークエンス設定レジスタからいずれか一つの設定ビットをリードし、前記リードされた設定ビットが有効な値であるかを判断し、前記有効な設定ビットに応答してテストモード移行シークエンスデータレジスタから対応する移行シークエンスデータをリードし、前記リードされた移行シークエンスデータに応答してメモリチップテストモードセッティング信号を提供し、前記リードされた設定ビットが無効な値を示す直前までテストモード移行シークエンス設定レジスタの有効な設定ビットの数分だけ前記段階を反復してテストモード移行シークエンスを実施する制御部と、
を具備することを特徴とするメモリチップのテストモード移行シークエンスプログラマブルインターフェーシング装置。 - 前記有効な設定ビットは、
前記メモリチップのテストモード移行シークエンスの数に対応するビット数を有し前記テストモード移行シークエンス設定レジスタに予めプログラミングされることを特徴とする請求項24に記載のメモリ装置のテストモード移行シークエンスプログラマブルインターフェーシング装置。 - 前記移行シークエンスデータは、
前記メモリチップのテストモード移行シークエンスのデータ列で前記テストモード移行シークエンスデータレジスタに予めプログラミングされることを特徴とする請求項24に記載のメモリチップのテストモード移行シークエンスプログラマブルインターフェーシング装置。 - 前記移行シークエンスデータは、
前記メモリチップのテストモード移行シークエンスのデータ列で前記テストモード移行シークエンスデータレジスタに予めプログラミングされることを特徴とする請求項24に記載のメモリチップのテストモード移行シークエンスプログラマブルインターフェーシング装置。 - 少なくとも一つの設定ビットが格納されたテストモード移行シークエンス設定レジスタと、
少なくとも一つの移行シークエンスデータが格納されたテストモード移行シークエンスデータレジスタと、
少なくとも一つ以上のメモリチップにテストモードセッティング信号を出力する出力部と、
前記テストモード移行シークエンス設定レジスタからいずれか一つの設定ビットをリードし、前記リードされた設定ビットが有効な値であるかを判断し、前記有効な設定ビットに応答してテストモード移行シークエンスデータレジスタから対応する移行シークエンスデータをリードし、前記リードされた移行シークエンスデータに応答してメモリチップにテストモードセッティング信号を提供し、前記リードされた設定ビットが無効な値を示す直前まで、テストモード移行シークエンス設定レジスタの有効な設定ビットの数分だけ前記段階を反復してテストモード移行シークエンスを実施する制御部と、
を含むことを特徴とするメモリモジュール用ハブ。 - テストモードセッティング可能な複数のメモリチップと、
少なくとも一つの設定ビットが格納されたテストモード移行シークエンス設定レジスタと、少なくとも一つの移行シークエンスデータが格納されたテストモード移行シークエンスデータレジスタと、前記複数のメモリチップにテストモードセッティング信号を出力する出力部と、前記テストモード移行シークエンス設定レジスタからいずれか一つの設定ビットをリードし、前記リードされた設定ビットが有効な値であるかを判断し、前記有効な設定ビットに応答してテストモード移行シークエンスデータレジスタから対応する移行シークエンスデータをリードし、前記リードされた移行シークエンスデータに応答して前記複数のメモリチップにテストモードセッティング信号を前記出力部を通じて提供し、前記リードされた設定ビットが無効な値を示す直前までテストモード移行シークエンス設定レジスタの有効な設定ビットの数分だけ前記段階を反復してテストモード移行シークエンスを実施する制御部と、を具備することを特徴とするメモリモジュール。 - テストモードセッティング可能な少なくともいずれか一つ以上のメモリチップと、
第1レジスタからいずれか一つの設定ビットをリードし、前記リードされた設定ビットが有効な値であるかを判断し、前記有効な設定ビットに応答して第2レジスタから対応するテストモード移行シークエンスデータをリードし、前記リードされたテストモード移行シークエンスデータに応答して前記メモリチップにテストモードセッティング信号を提供し、前記リードされた設定ビットの無効値が示されるまで有効な設定ビットの数分だけ前記段階を反復してテストモード移行シークエンスを実施するメモリ制御部と、
を具備することを特徴とするメモリ実装システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0043015 | 2004-06-11 | ||
KR20040043015 | 2004-06-11 | ||
KR10-2005-0043939 | 2005-05-25 | ||
KR1020050043939A KR100735575B1 (ko) | 2004-06-11 | 2005-05-25 | 메모리의 테스트 모드 인터페이스 방법 및 장치 |
PCT/KR2005/001712 WO2005122181A1 (en) | 2004-06-11 | 2005-06-08 | Method and apparatus for interfacing between test system and embedded memory on test mode setting operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008502094A true JP2008502094A (ja) | 2008-01-24 |
JP4920589B2 JP4920589B2 (ja) | 2012-04-18 |
Family
ID=37149400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007527004A Expired - Fee Related JP4920589B2 (ja) | 2004-06-11 | 2005-06-08 | メモリテストモードインターフェース方法及び装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4920589B2 (ja) |
KR (1) | KR100735575B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012108982A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその制御方法 |
JP2017126357A (ja) * | 2017-03-07 | 2017-07-20 | インテル・コーポレーション | メモリにエラーを注入する方法および装置 |
CN110459253A (zh) * | 2018-05-08 | 2019-11-15 | 爱思开海力士有限公司 | 半导体器件 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878308B1 (ko) * | 2007-05-11 | 2009-01-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 테스트 모드 제어 회로 |
CN102906717B (zh) * | 2010-05-28 | 2016-05-04 | 惠普发展公司,有限责任合伙企业 | 对管理控制器的存储器子系统进行初始化 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0261900A (ja) * | 1988-08-26 | 1990-03-01 | Nec Ic Microcomput Syst Ltd | テスト信号発生回路 |
JPH05273086A (ja) * | 1992-01-31 | 1993-10-22 | Robert Bosch Gmbh | 少なくとも1つのマイクロコンピュータを有する装置をテストする装置並びに方法 |
JPH11312398A (ja) * | 1998-03-04 | 1999-11-09 | Lg Semicon Co Ltd | テストモ―ドセットアップ回路 |
JP2000149600A (ja) * | 1998-11-09 | 2000-05-30 | Fujitsu Ltd | 半導体記憶装置 |
JP2003229000A (ja) * | 2001-12-26 | 2003-08-15 | Arm Ltd | メモリ自己テストの方法と装置 |
JP2004178672A (ja) * | 2002-11-26 | 2004-06-24 | Fujitsu Ltd | 半導体装置およびその試験方法 |
JP2007207285A (ja) * | 2006-01-30 | 2007-08-16 | Fujitsu Ltd | 半導体メモリ、メモリシステム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370661B1 (en) | 1999-04-26 | 2002-04-09 | Ip-First, Llc | Apparatus for testing memory in a microprocessor |
-
2005
- 2005-05-25 KR KR1020050043939A patent/KR100735575B1/ko not_active IP Right Cessation
- 2005-06-08 JP JP2007527004A patent/JP4920589B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0261900A (ja) * | 1988-08-26 | 1990-03-01 | Nec Ic Microcomput Syst Ltd | テスト信号発生回路 |
JPH05273086A (ja) * | 1992-01-31 | 1993-10-22 | Robert Bosch Gmbh | 少なくとも1つのマイクロコンピュータを有する装置をテストする装置並びに方法 |
JPH11312398A (ja) * | 1998-03-04 | 1999-11-09 | Lg Semicon Co Ltd | テストモ―ドセットアップ回路 |
JP2000149600A (ja) * | 1998-11-09 | 2000-05-30 | Fujitsu Ltd | 半導体記憶装置 |
JP2003229000A (ja) * | 2001-12-26 | 2003-08-15 | Arm Ltd | メモリ自己テストの方法と装置 |
JP2004178672A (ja) * | 2002-11-26 | 2004-06-24 | Fujitsu Ltd | 半導体装置およびその試験方法 |
JP2007207285A (ja) * | 2006-01-30 | 2007-08-16 | Fujitsu Ltd | 半導体メモリ、メモリシステム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012108982A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその制御方法 |
JP2017126357A (ja) * | 2017-03-07 | 2017-07-20 | インテル・コーポレーション | メモリにエラーを注入する方法および装置 |
CN110459253A (zh) * | 2018-05-08 | 2019-11-15 | 爱思开海力士有限公司 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
KR100735575B1 (ko) | 2007-07-04 |
KR20060046164A (ko) | 2006-05-17 |
JP4920589B2 (ja) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050289287A1 (en) | Method and apparatus for interfacing between test system and embedded memory on test mode setting operation | |
US8054676B2 (en) | Memory system such as a dual-inline memory module (DIMM) and computer system using the memory system | |
US7120754B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
TWI689923B (zh) | 於第五代雙倍資料率動態隨機存取記憶體中調整至鎖存路徑之指令延遲 | |
US10325637B2 (en) | Flexible point-to-point memory topology | |
US6851014B2 (en) | Memory device having automatic protocol detection | |
GB2446696A (en) | Dynamic on-die termination for memory devices using different byte lane lengths | |
JP4920589B2 (ja) | メモリテストモードインターフェース方法及び装置 | |
US20070030814A1 (en) | Memory module and method thereof | |
KR100564631B1 (ko) | 커맨드 신호의 에러 검출 기능을 가지는 메모리 모듈 | |
US7053686B2 (en) | Data strobe circuit using clock signal | |
US7161851B2 (en) | Method and apparatus for generating multiple system memory drive strengths | |
US9442658B2 (en) | Apparatuses and methods including selectively providing a single or separate chip select signals | |
JP4426468B2 (ja) | メモリエミュレーションモジュールを用いて高速でテストできるエンベデッドmcu、及びそのテスト方法 | |
US7526691B1 (en) | System and method for using TAP controllers | |
US20230298640A1 (en) | Systems and methods for resolving data (dq) line swapping configurations in double data rate (ddr) memories | |
US20240125851A1 (en) | Multi-modal memory apparatuses and systems | |
US20230317193A1 (en) | Memory device sideband systems and methods | |
KR100612127B1 (ko) | 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브 | |
JP3217548B2 (ja) | 半導体記憶装置 | |
US8836360B2 (en) | Semiconductor device including integrated circuit | |
CN112309444A (zh) | 存储器接口电路、存储器存储装置及设定状态检测方法 | |
CN115995247A (zh) | 用于集中式地址捕获电路系统的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |