CN115995247A - 用于集中式地址捕获电路系统的系统和方法 - Google Patents

用于集中式地址捕获电路系统的系统和方法 Download PDF

Info

Publication number
CN115995247A
CN115995247A CN202210870172.9A CN202210870172A CN115995247A CN 115995247 A CN115995247 A CN 115995247A CN 202210870172 A CN202210870172 A CN 202210870172A CN 115995247 A CN115995247 A CN 115995247A
Authority
CN
China
Prior art keywords
command
memory device
bits
write
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210870172.9A
Other languages
English (en)
Inventor
陈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115995247A publication Critical patent/CN115995247A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本公开涉及用于集中式地址捕获电路系统的系统和方法。存储器装置包含命令接口，所述命令接口被配置成经由多个命令地址位从主机装置接收命令。所述存储器装置还包含集中式命令解码器，所述集中式命令解码器被配置成接收所述命令，并且确定所述命令是否匹配对应于例如写入命令和读取命令的多个命令类型的位模式。所述集中式命令解码器还被配置成响应于所述命令匹配所述位模式，断言锁存信号。所述存储器装置还包含锁存器，所述锁存器被配置成至少部分地基于所述锁存信号的断言捕获所述多个命令地址位。

Description

用于集中式地址捕获电路系统的系统和方法
技术领域
本公开的实施例大体上涉及半导体装置的领域。更具体地，本公开的实施例涉及用于存储器装置的读取和写入命令的集中式命令解码器。
背景技术
半导体装置(例如，存储器装置)利用定时与数据信号、数据选通、命令和/或其它信号的移位来执行操作。使用命令地址位来解码和捕获命令。一些存储器装置利用二循环式命令，如写入(WR)、写入自动预充电(WRA)、读取(RD)和读取自动预充电(RDA)命令，所述二循环式命令使用基于经解码命令将在第一循环和/或第二循环中被捕获的共同地址位。一些存储器装置对每一命令利用单独解码器，这对存储器装置来说可利用过量电路系统，具有过大成本和/或具有过大的大小。
本公开的实施例可针对于上文所阐述的问题中的一或多个。
发明内容
在一方面中，本公开提供一种存储器装置，其包括：命令接口，其被配置成经由多个命令地址位从主机装置接收命令；和集中式命令解码器，其被配置成：接收所述命令；确定所述命令是否匹配对应于多个命令类型的位模式，其中所述多个命令类型包括写入命令和读取命令；和响应于所述命令匹配所述位模式：断言锁存信号；和发射所述命令的不处于所述位模式中的至少一个位；和组合电路系统，其被配置成基于所述锁存信号和所述命令的所述至少一个位输出命令信号。
在另一方面中，本公开提供一种存储器装置，其包括：命令接口，其被配置成经由多个命令地址位从主机装置接收命令；和集中式命令解码器，其被配置成：接收所述命令；确定所述命令是否匹配对应于第一命令类型和第二命令类型的位模式；和响应于所述命令匹配所述位模式，断言锁存信号；和组合电路系统，其被配置成组合所述锁存信号和所述命令的不处于所述位模式中的位且被配置成输出对应于所述命令的命令信号。
在又一方面中，本公开提供一种捕获存储器装置中的位的方法，其包括：接收对应于所述存储器装置处的命令的多个命令地址位；在命令解码器中解码所述多个命令地址位的子集以确定所述命令是否含有对应于命令集的位模式；和至少部分地基于确定所述命令对应于所述位模式：将锁存信号从所述命令解码器发射到锁存器，所述锁存器被配置成基于所述锁存信号捕获所述多个命令地址位中的至少一些；和将所述命令的位从所述命令解码器发射到组合电路系统，其中所述位在所述命令集中的至少两个命令之间是不同的；和在所述组合电路系统中基于所述锁存信号和所述命令的所述位产生命令信号。
附图说明
图1是说明根据本公开的实施例的存储器装置的某些特征的简化框图；
图2是根据本公开的实施例的在命令之间具有共同位模式的经编码命令的表；和
图3是根据本公开的实施例的用以使用集中式命令解码器解码和捕获共同位模式的电路系统的框图。
图4是根据本公开的实施例的用以使用组合电路系统将经解码信号与对应的区分位组合以形成对应的经解码命令的电路系统的框图。
具体实施方式
下文将描述一或多个具体实施例。为了提供这些实施例的简要描述，不会在本说明书中描述实际实施方案的所有特征。应了解在任何这样的实际实施方案的发展中，如同在任何工程或设计项目中，必须制定许多实施方案特定性的决策以实现研发者的特定目标，例如与系统相关和企业相关约束条件的一致性，这可以从一个实施方案到另一实施方案有所变化。此外，应了解，这种发展努力可能是复杂且耗时的，然而将是从本公开中获益的所属领域的技术人员从事的设计、构造和制造的例程。
如前文所述，一些存储器装置对每一命令利用单独解码器，这会增加存储器装置的管线电路系统、成本和大小。为了降低此额外管线电路系统的必要性，一些存储器装置可折叠某一电路系统(例如，命令解码器)以解码来自共同位模式的单个结果，所述共同位模式在数个命令之间是共同的以标记已经接收到所述数个命令中的一个。换句话说，任何数目个命令在除一个(或多个)以外的所有命令地址位中共享模式。解码器确定已经接收到数个命令中的一个并且在第二循环中捕获共同命令位。剩余的在数个命令之间不同的位(例如，CA<4>)也可被捕获并且用以在第二循环位的下游区分所述数个命令。举例来说，通常在具有用于每一命令类型的解码器的实施例中可仅接收经解码命令的电路系统可替代地接收指示已经接收到对应于命令解码器的命令中的一个的经解码信号。电路系统可接收一或多个位并且将那些位与经解码信号组合。举例来说，如果电路系统对应于在下游输送的位中的0和1，那么电路系统可使用反相器将0反相并且使用“与”门组合经解码信号、反相0位(即，1)和1位以输出逻辑上相当于个别地经解码的命令的信号。
现在转而参考附图，图1是说明存储器装置10的某些特性的简化框图。具体地，图1的框图是说明存储器装置10的某些功能性的功能框图。根据一个实施例，存储器装置10可为第五代双数据速率同步动态随机存取存储器(DDR5 SDRAM)装置。与先前各代DDR SDRAM相比，DDR5 SDRAM的各种特征使功率消耗减少、带宽更多且存储容量更多。
存储器装置10可包含数个存储器组12。存储器组12可为例如DDR5 SDRAM存储器组。存储器组12可以设置在布置于双列直插式存储器模块(DIMMS)上的一或多个芯片(例如，SDRAM芯片)上。应了解，每个DIMM可包含数个SDRAM存储器芯片(例如，x4、x8或x16存储器芯片)。每一SDRAM存储器芯片可包含一或多个存储器组12。存储器装置10表示具有若干存储器组12的单个存储器芯片(例如，SDRAM芯片)的一部分。对于DDR5，存储器组12可进一步经布置以形成组群。举例来说，对于8千兆位(Gb)DDR5 SDRAM，存储器芯片可包含16个存储器组12，布置成8个组群，每一组群包含2个存储器组。举例来说，对于16Gb DDR5 SDRAM，存储器芯片可包含32个存储器组12，布置成8个组群，每一组群包含4个存储器组。取决于整个系统的应用和设计，可以利用存储器装置10上的存储器组12的各种其它配置、组织和大小。
存储器装置10可以包含命令接口14和输入/输出(I/O)接口16。命令接口14被配置成从例如处理器或控制器的外部装置(未示出)提供多个信号(例如，信号15)。处理器或控制器可将各种信号15提供到存储器装置10，以促进待写入到存储器装置10或从所述存储器装置读取的数据的发射和接收。
如将了解，命令接口14可包含数个电路，例如时钟输入电路18和命令地址输入电路20，以保障信号15的恰当处置。命令接口14可以从外部装置接收一或多个时钟信号。一般来说，双数据速率(DDR)存储器利用系统时钟信号的差分对，在本文中被称为真时钟信号(Clk_t)和互补时钟信号(Clk_c)。DDR的正时钟边缘指代上升真时钟信号Clk_t与下降互补时钟信号Clk_c交叉的点，而负时钟边缘指示下降真时钟信号Clk_t的转变和互补时钟信号Clk_c的上升。命令(例如，读取命令、写入命令等)通常在时钟信号的正边沿输入，且数据在正时钟边沿和负时钟边沿两者上发射或接收。
时钟输入电路18接收真时钟信号(Clk_t/)和互补时钟信号(Clk_c)且产生内部时钟信号CLK。内部时钟信号CLK供应给内部时钟产生器30，例如延迟锁定环路(DLL)电路。内部时钟产生器30基于所接收的内部时钟信号CLK产生相位控制内部时钟信号LCLK。相位控制内部时钟信号LCLK供应给例如I/O接口16，并用作用于确定读取数据的输出时序的时序信号。
内部时钟信号CLK也可提供到存储器装置10内的各种其它组件，且可用于产生各种额外内部时钟信号。举例来说，内部时钟信号CLK可提供到命令解码器32。命令解码器32可从命令总线34接收命令信号且可解码命令信号以提供各种内部命令。举例来说，命令解码器32可经由总线36将命令信号提供到内部时钟产生器30以协调相位控制内部时钟信号LCLK的产生。相位受控内部时钟信号LCLK可用于例如通过IO接口16钟控数据。
此外，命令解码器32可对例如读取命令、写入命令、模式寄存器设置命令、激活命令等命令进行解码，并且经由总线路径40提供对应于命令的特定存储器组12的存取。如将了解，存储器装置10可包含各种其它解码器，例如行解码器和列解码器，以促进对存储器组12的存取。在一个实施例中，每一存储器组12包含组控制块22，所述组控制块22提供必需的解码(例如，行解码器和列解码器)以及其它特征，例如时序控制和数据控制，以促进来往于存储器组12的命令的执行。
存储器装置10基于从例如处理器的外部装置接收的命令/地址信号而执行例如读取命令和写入命令的操作。在一个实施例中，命令/地址总线可以是用于容纳命令/地址信号(CA<13:0>)的14位总线。使用时钟信号(Clk_t/和Clk_c)将命令/地址信号钟控到命令接口14。所述命令接口可包含命令地址输入电路20，其被配置成通过例如命令解码器32接收和发射命令以提供对存储器组12的存取。另外，命令接口14可以接收片选信号(CS_n)。CS_n信号使得存储器装置10能够处理传入CA<13:0>总线上的命令。对存储器装置10内的特定组12的存取通过命令在CA<13:0>总线上进行编码。如先前论述，命令解码器32可包含至少一个集中式命令解码器48，其当使用2-循环命令时使用共同命令地址位解码多个命令(例如，WR、RD、WRA、RDA)以减少管线冗余。
另外，命令接口14可被配置成接收数个其它命令信号。举例来说，可提供命令/地址裸片上终止(CA_ODT)信号以促进存储器装置10内的恰当阻抗匹配。重置命令(RESET_n)可用于例如在加电期间重置命令接口14、状态寄存器、状态机等等。命令接口14也可接收命令/地址反相(CAI)信号，所述信号可经提供以使命令/地址总线上的命令/地址信号CA<13:0>的状态反相。也可提供镜像(MIR)信号以促进镜像功能。基于特定应用中的多个存储器装置的配置，MIR信号可用于多路复用信号以使得它们可调换以用于实现信号到存储器装置10的某些路由。还可提供用于促进存储器装置10的测试的各种信号，例如测试启用(TEN)信号。举例来说，TEN信号可用于将存储器装置10置于测试模式以用于连接性测试。
命令接口14还可用于针对可检测的某些错误将警报信号(ALERT_n)提供到系统处理器或控制器。举例来说，警报信号(ALERT_n)可在检测到循环冗余校验(CRC)错误的情况下从存储器装置10发射。也可产生其它警报信号。此外，用于从存储器装置10发射警报信号(ALERT_n)的总线和引脚可在某些操作期间用作输入引脚，所述操作例如如上文所描述的使用TEN信号执行的连接性测试模式。
利用上文所论述的命令和计时信号，可通过经由IO接口16发射和接收数据信号44，将数据发送到存储器装置10且发送来自存储器装置10的数据。更具体地，数据可通过包含多个双向数据总线的数据路径46发送到存储器组12或从存储器组12检索数据。一般在一或多个双向数据总线中发射和接收一般被称为DQ信号的数据IO信号。对于例如DDR5 SDRAM存储器装置的某些存储器装置，IO信号可划分成上部和下部字节。举例来说，对于x16存储器装置，IO信号可划分成对应于例如数据信号的上部字节和下部字节的上部IO信号和下部IO信号(例如，DQ<15:8>和DQ<7:0>)。
为了允许存储器装置10内的较高数据速率，例如DDR存储器装置的某些存储器装置可利用数据选通信号，通常称作DQS信号。DQS信号是由发送数据的外部处理器或控制器(例如，用于写入命令)或由存储器装置10(例如，用于读取命令)驱动。对于读取命令，DQS信号实际上是具有预定模式的额外数据输出(DQ)信号。对于写入命令，DQS信号被用作时钟信号以捕获对应的输入数据。如同时钟信号(Clk_t/和Clk_c)一样，数据选通(DQS)信号可提供为差分对的数据选通信号(DQS_t/和DQS_c)以在读取和写入期间提供差分对信令。对于例如DDR5 SDRAM存储器装置的某些存储器装置，DQS信号的差分对可分成上部数据选通信号和下部数据选通信号(例如，UDQS_t/和UDQS_c；LDQS_t/和LDQS_c)，其对应于例如发送到存储器装置10和从存储器装置10发送的数据的上部字节和下部字节。
也可通过IO接口16将阻抗(ZQ)校准信号提供到存储器装置10。可将ZQ校准信号提供到参考引脚，且用于通过跨越过程、电压和温度(PVT)值的变化调整存储器装置10的上拉和下拉电阻器来调谐输出驱动器和ODT值。因为PVT特性可能影响ZQ电阻器值，所以ZQ校准信号可提供到ZQ参考引脚以用于调节电阻而将输入阻抗校准到已知值。如将了解，精度电阻器一般耦合于存储器装置10上的ZQ引脚与存储器装置10外部的GND/VSS之间。这一电阻器充当用于调整内部ODT和IO引脚的驱动强度的参考。
此外，环回信号(LOOPBACK)可通过IO接口16提供到存储器装置10。环回信号可在测试或调试阶段期间使用以将存储器装置10设置成其中信号通过同一引脚环回通过存储器装置10的模式。举例来说，环回信号可用于设置存储器装置10以测试存储器装置10的数据输出(DQ)。环回可包含数据和选通两者或可能仅包含数据引脚。这一般既定用以监测IO接口16处由存储器装置10捕获的数据。
如将了解，例如电源电路(用于接收外部VDD和VSS信号)、模式寄存器(用以限定可编程操作和配置的各种模式)、读取/写入放大器(用以在读取/写入操作期间放大信号)、温度传感器(用于感测存储器装置10的温度)等各种其它组件也可并入到存储器装置10中。因此，应理解，仅提供图1的框图以突出显示存储器装置10的某些功能特征以有助于后续详细描述。
如先前论述，集中式命令解码器48可用于解码是否已接收到命令群组中的任一个命令。举例来说，所述命令群组可包含利用第二循环捕获命令地址位的任何命令。举例来说，所述命令可包含至少那些接收一些位中指示应捕获这类位的地址或选项的命令(例如，CA<13:5>中的至少一些)。有了前述想法，图2示出具有共享在第一循环中捕获的共同位64的六个命令52、54、56、58、60、62的表50。解码这些命令52、54、56、58、60、62中的任一个指示将从命令地址总线捕获额外位(例如，CA<13:0>的位中的任一个)。举例来说，在第一循环期间(例如，当片选信号(CS_n)为低时)从命令地址总线捕获额外位(例如，CA<10:6>或CA<10:5>)。另外或替代地，在第二循环期间从命令地址总线捕获所述位中的任一个(例如，CA<13:0>)。因此，单个集中式命令解码器可用于快速确定是否将在图1的Clk_t的第二循环从用于命令中的任一个的命令地址总线捕获位。举例来说，锁存器可基于解码命令52、54、56、58、60、62中的任一个和/或片选信号(CS_n)来捕获命令地址位。
如表50中所示，CS_n对于命令52、54、58、60的第二循环可为高并且对于命令56、62的第二循环可为低。第二循环中的CS_n的低值指示不从对应于命令56、62的命令地址总线捕获额外位。第一命令集(例如，命令52、54、56)在单个位(例如，位66)处可不同于第二命令集(例如，58、60、62)。在某些实施例中，第一命令集可为写入命令集(例如，写入命令类型)且第二命令集可为读取命令集(例如，读取命令类型)。举例来说，命令52可为写入命令，命令54可为写入自动预充电命令，且命令56可为写入非目标(NT)命令、读取命令、读取自动预充电命令或读取NT命令。在一些实施例中，更少命令、更多命令或不同命令可集中到集中式命令解码器48中，只要一些位对于集中式命令来说是共同的即可。在一些实施例中，不同位(例如，位66)的数目可大于单个位，例如2个或3个位。另外，为维持命令之间的分隔，可向下游发送位(例如，位66)以使命令52、54、56、58、60、62稍后在如下管线中彼此区分开：在所述管线中，来自集中式命令解码器48的单个经解码信号与向下游输送到下游电路系统的位逻辑上组合。举例来说，如果下游电路系统对应于在向下游输送的位中具有H值和L值的命令，那么电路系统可使用反相器将位反相以对应于L值并且使用“与”门组合经解码信号、反相位(即，先前为L)和H位以输出逻辑上相当于与所述命令对应的个别经解码命令的信号。
图3是用以使用集中式命令解码器解码和捕获命令地址位的电路系统的框图70。集中式命令解码器48接收CA位的第一部分72的位(例如，13个位中的4个位)。集中式命令解码器48解码传入命令(例如，WR、RD、WRA、RDA命令)的第一部分匹配一模式(例如，所述部分的相应位中的HLHH)。举例来说，除数个(例如，1个、2个、3个或更多个)以外的所有传入命令位(例如，位66)匹配特定位模式。位模式可包含额外位和/或信号。举例来说，集中式命令解码器48可接收CS_n 86以确定是否将断言锁存信号76或经解码信号。当检测到位模式时，集中式命令解码器48指示传入命令是对应于所述模式的命令中的一个。此外，由于对应于所述模式的命令指示将从命令总线捕获额外位，因此集中式命令解码器48输出锁存信号76，其产生锁存器78以在后续(例如，第二)时钟循环中捕获位(例如，CA<12:0>或CA<13:0>)80。
锁存于锁存器78中的最新值作为输出列地址位82输出。然而，由于从集中式命令解码器48输出的锁存信号76对于至少两个命令来说是通用的，因此可经由发射线或发射路径向下游发送区分位84以在将要执行命令的所得操作时区分所述命令。在一些实施例中，当断言锁存信号76时，集中式命令解码器48可基于接收到的值驱动区分位84。否则，集中式命令解码器48可将其输出保持在指示不发射输出的某一预定值处。替代地，可通过逻辑门来驱动区分位84，所述逻辑门用以通过将区分位84与锁存信号76进行“或”运算并且将“或”门的结果进行“或”运算以作为发射的“或”输出来门控其输出。虽然区分位84示出为从集中式命令解码器48发射的，但存储器装置10的其它实施例可从管线中的其它方位导出区分位84。举例来说，区分位84可硬接线到可在对应于集中式命令解码器48的命令中为不同的传入部分72的相应位。
图4是用以使用组合电路系统将经解码信号与对应区分位组合以形成对应的经解码命令的电路系统的框图100。命令电路系统102可包含组合电路系统104并且可接收经解码命令并输出命令信号106。举例来说，组合电路系统104接收从集中式命令解码器48输出的经解码信号(例如，锁存信号76)并从集中式命令解码器48接收区分位84。组合电路系统104可组合锁存信号76和区分位84并输出逻辑上相当于与锁存信号76和/或区分位84相关联的经解码命令的命令信号106。举例来说，组合电路系统104输出的命令信号106可对应于写入命令、写入自动预充电命令、写入NT命令、读取命令、读取自动预充电命令或读取NT命令。在某些实施例中，组合电路系统104和/或命令电路系统102可输出更少命令、更多命令或不同命令。在一些实施例中，组合电路系统104可包含任何数目个逻辑门(例如，“与”门、“与非”门)和/或任何数目个反相器。举例来说，如果命令电路系统102对应于在区分位84中具有H值和L值的命令，那么组合电路系统104可使用反相器将对应于L值的位反相并且使用门组合锁存信号76、反相位和对应于H值的位以输出命令信号106。
虽然本公开可出现各种修改和替代形式，但具体实施例已在附图中通过举例方式展示且在本文中详细描述。然而，应理解，本公开并不希望限于所公开的特定形式。实际上，本公开意图涵盖属于如由所附权利要求书限定的本公开的精神和范围内的所有修改、等效物和替代方案。
本文中呈现和主张的技术被引用并应用于具有实践性质的实质对象和具体实例，所述实质对象和具体实例以可论证方式改进本技术领域且因此不是抽象的、无形的或纯理论的。此外，如果本说明书的结尾所附的任何权利要求含有被指定为“用于[执行][功能]……的装置”或“用于[执行][功能]……的步骤”的一或多个要素，那么预期应根据35U.S.C.112(f)解读此类要素。但是，对于含有以任何其它方式指定的元素的任何权利要求项，希望不会将依照35U.S.C.112(f)解译此类元素。

Claims (20)

1.一种存储器装置，其包括：
命令接口，其被配置成经由多个命令地址位从主机装置接收命令；和
集中式命令解码器，其被配置成：
接收所述命令；
确定所述命令是否匹配对应于多个命令类型的位模式，其中所述多个命令类型包括写入命令和读取命令；和
响应于所述命令匹配所述位模式：
断言锁存信号；和
发射所述命令的不处于所述位模式中的至少一个位；和
组合电路系统，其被配置成基于所述锁存信号和所述命令的所述至少一个位输出命令信号。
2.根据权利要求1所述的存储器装置，其包括被配置成捕获所述多个命令地址位的锁存器，其中所述锁存器被配置成在系统时钟的用以接收所述命令的循环之后，在所述系统时钟的后一循环中捕获所述多个命令地址位。
3.根据权利要求1所述的存储器装置，其中所述多个命令类型包括写入自动预充电命令和读取自动预充电命令，且所述命令是所述写入命令。
4.根据权利要求1所述的存储器装置，其中所述多个命令类型包括写入自动预充电命令和读取自动预充电命令，且所述命令是所述读取命令。
5.根据权利要求1所述的存储器装置，其中所述多个命令类型包括写入自动预充电命令和读取自动预充电命令，且所述命令是所述写入自动预充电命令。
6.根据权利要求1所述的存储器装置，其中所述多个命令类型包括写入自动预充电命令和读取自动预充电命令，且所述命令是所述读取自动预充电命令。
7.根据权利要求1所述的存储器装置，其包括发射路径，所述发射路径被配置成沿管线向下发射所述命令的不处于所述位模式中的所述至少一个位以使得所述存储器装置能够区分开所述多个命令类型。
8.根据权利要求7所述的存储器装置，其中所述位在所述读取命令和所述写入命令之间是不同的。
9.一种存储器装置，其包括：
命令接口，其被配置成经由多个命令地址位从主机装置接收命令；和
集中式命令解码器，其被配置成：
接收所述命令；
确定所述命令是否匹配对应于第一命令类型和第二命令类型的位模式；和
响应于所述命令匹配所述位模式，断言锁存信号；和
组合电路系统，其被配置成组合所述锁存信号和所述命令的不处于所述位模式中的位且被配置成输出对应于所述命令的命令信号。
10.根据权利要求9所述的存储器装置，其包括锁存器，所述锁存器被配置成至少部分地基于所述锁存信号的断言捕获所述多个命令地址位，其中所述锁存器被配置成在系统时钟的用以接收所述命令的循环之后，在所述系统时钟的后一循环中捕获所述多个命令地址位。
11.根据权利要求9所述的存储器装置，其中所述第一命令类型是读取命令类型。
12.根据权利要求11所述的存储器装置，其中所述第一命令类型包括读取和读取自动预充电命令。
13.根据权利要求9所述的存储器装置，其中所述第二命令类型是写入命令类型。
14.根据权利要求13所述的存储器装置，其中所述第二命令类型包括写入和写入自动预充电命令。
15.根据权利要求13所述的存储器装置，其包括发射线，所述发射线被配置成发射所述命令的不处于所述位模式中的所述位，其中所述位在所述第一命令类型和所述第二命令类型之间是不同的。
16.一种捕获存储器装置中的位的方法，其包括：
接收对应于所述存储器装置处的命令的多个命令地址位；
在命令解码器中解码所述多个命令地址位的子集以确定所述命令是否含有对应于命令集的位模式；和
至少部分地基于确定所述命令对应于所述位模式：
将锁存信号从所述命令解码器发射到锁存器，所述锁存器被配置成基于所述锁存信号捕获所述多个命令地址位中的至少一些；和
将所述命令的位从所述命令解码器发射到组合电路系统，其中所述位在所述命令集中的至少两个命令之间是不同的；和
在所述组合电路系统中基于所述锁存信号和所述命令的所述位产生命令信号。
17.根据权利要求16所述的方法，其中所述命令集包括写入命令和写入自动预充电命令。
18.根据权利要求16所述的方法，其中所述命令集包括读取命令和读取自动预充电命令。
19.根据权利要求16所述的方法，其中所述命令信号对应于所述命令并非对应于所述整个命令集。
20.根据权利要求16所述的方法，其中接收所述多个命令地址位包括在系统时钟的一循环中捕获所述多个命令地址位的第一部分并且在所述系统时钟的所述循环之后在所述系统时钟的后一循环中捕获所述多个命令地址位的第二部分。
CN202210870172.9A 2021-10-20 2022-07-22 用于集中式地址捕获电路系统的系统和方法 Pending CN115995247A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/506,472 US11675541B2 (en) 2021-10-20 2021-10-20 Systems and methods for centralized address capture circuitry
US17/506,472 2021-10-20

Publications (1)

Publication Number Publication Date
CN115995247A true CN115995247A (zh) 2023-04-21

Family

ID=85981685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210870172.9A Pending CN115995247A (zh) 2021-10-20 2022-07-22 用于集中式地址捕获电路系统的系统和方法

Country Status (2)

Country Link
US (1) US11675541B2 (zh)
CN (1) CN115995247A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070245036A1 (en) * 2006-03-03 2007-10-18 Khaled Fekih-Romdhane Illegal commands handling at the command decoder stage
US10332575B2 (en) * 2017-11-29 2019-06-25 Micron Technology, Inc. Signal training for prevention of metastability due to clocking indeterminacy
US10768831B2 (en) * 2018-12-28 2020-09-08 Micron Technology, Inc. Non-persistent unlock for secure memory

Also Published As

Publication number Publication date
US20230124182A1 (en) 2023-04-20
US11675541B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
US10643679B2 (en) Write level arbiter circuitry
US11003240B2 (en) Systems and methods for frequency mode detection and implementation
US10373672B2 (en) Command signal clock gating
US10783968B2 (en) Distributed mode registers in memory devices
CN113393873B (zh) 延迟锁定环路时钟共享
US10803924B2 (en) Internal write leveling circuitry
CN115910145A (zh) 具有芯片选择信号训练指示的命令时钟门实施方案
US11275650B2 (en) Systems and methods for performing a write pattern in memory devices
US11804251B2 (en) Ghost command suppression in a half-frequency memory device
US10470475B2 (en) Data output for high frequency domain
US11675541B2 (en) Systems and methods for centralized address capture circuitry
US10310743B2 (en) Latency improvements between sub-blocks
US11605408B1 (en) Merged command decoder for half-frequency circuits of a memory device
US20240144984A1 (en) Loopback circuit for low-power memory devices
US10892006B1 (en) Write leveling for a memory device
US20240194251A1 (en) Local digit line (ldl) coupling cancellation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication