アクティブマトリクスディスプレイは、通常、行列状に配列された画素のアレイを有する。各行の画素は、当該行において画素の薄膜トランジスタのゲートに接続する行導電体を共用する。各列の画素は、画素駆動信号が供給される列導電体を共用する。当該行導電体の信号は、当該トランジスタがオン又はオフになることを決定し、当該行導電体における高電圧パルスによって当該トランジスタがオンとなっているときには、列導電体からの信号が液晶材料(又は他の容量性表示セル)の領域に伝達することが可能となり、これにより、当該材料の光透過特性を変えるようにしている。
図1は、アクティブマトリクス液晶ディスプレイの従来の画素の構成を示している。このディスプレイは、行列状の画素のアレイとして構成される。各行の画素は、列導電体10を共用し、各列の画素は、共通の列導電体12を共用する。各画素は、薄膜トランジスタ14と、列導電体12と列電極18との間に直列に配された液晶セル16とを有する。トランジスタ14は、行導電体10に供給された信号によりオン及びオフに切り換えられる。これにより行導電体10は、関連の行の画素の各トランジスタ14のゲート14aに接続される。各画素は、次の行電極、先行の行電極又は分離した容量電極に一端22において接続される蓄積キャパシタ20を付加的に有する。このキャパシタ20は、トランジスタ14がオフになった後も液晶セル16において信号が維持するように駆動電圧を保持する。
必要な階調レベルを得るために所望の電圧に液晶セル16を駆動するため、行導電体10における行アドレス指定パルスと同期して適切な信号が列導電体12に供給される。この行アドレス指定パルスは、薄膜トランジスタ14をオンにし、これにより、列導電体12が液晶セル16を所望の電圧までチャージし、また蓄積キャパシタ20をその同じ電圧までチャージすることを可能にする。行アドレス指定パルスの終了において、トランジスタ14は、オフとなり、蓄積キャパシタ20は、他の行がアドレス指定されるときにセル16にかかる電圧を維持する。蓄積キャパシタ20は、液晶漏れの効果を軽減し、液晶セル容量の電圧依存性により生じる画素容量における百分率変化を低減する。
行は、全ての行が1つのフレーム期間でアドレス指定されるように順次アドレス指定され、後続のフレーム期間においてリフレッシュされる。
図2に示されるように、ディスプレイ画素のアレイ34に対して、行アドレス信号が行駆動回路30により供給され、画素駆動信号が列アドレス指定回路32により供給される。
従来、ディスプレイの形状は矩形であり、これにより、当該ディスプレイにおける全ての画素が、図2に示されるような単一の行駆動回路及び単一の列アドレス指定回路を用いてアドレス指定が可能となっている。しかしながら、設計者は、現在、生産設計に矩形ではないディスプレイを組み入れたいと望んでおり、このためには、行及び列駆動回路の構成に変更が必要となる。特に、矩形ではない表示領域の外側周辺では狭い境界部分が望まれる。
非矩形ディスプレイを生産する際の、当該形状の切り出しや、均等な背面照射、適切な画像内容の発生に関する問題を含む難しさが多数ある。この発明は、このようなディスプレイに行及び列アドレス指定信号を供給する際の問題に対処するものである。
国際特許出願に係る文献のWO93/04460は、四角い実装基板にわたる円形の表示領域を有するディスプレイを開示している。当該行及び列駆動回路は、当該四角のコーナに実装されているので、当該表示領域は、与えられた四角い基板に対して最大化されている。当該基板の4つのコーナには、交互に配置された2つの行駆動回路と2つの列駆動回路がある。
本発明によれば、行列状に配置された画素のアレイを有する表示装置であって、各画素は、当該画素アレイ内でそれぞれの行及び列導電体ラインに接続する行駆動回路及び列駆動回路によりアドレス指定され、前記列駆動回路は、当該画素のアレイの1のエッジ領域の近くに設けられ、前記1のエッジ領域は、前記列駆動回路に最も近い画素の行の長さに長さ的に略一致し、前記列導電体ラインは、第1の組の列導電体ラインと第2の組の列導電体ラインとを有し、前記第1の組の列導電体ラインは、前記アレイの前記1のエッジ領域から当該画素のアレイの他のエッジへ直線状に延在し、前記第2の組の列導電体ラインは、当該画素のアレイのエッジ間に延在しかつ最初又は最後の行の画素には及ばずこれにより前記1のエッジ領域において終結しないものとされ、当該表示装置は、少なくとも1つの列バスをさらに有し、前記列バスは、前記第2の組の複数の行導電体ラインの各々の一端から前記列駆動回路へ延在する複数の導電体ラインを有する、表示装置が提供される。
この構成において、列バスは、当該ディスプレイの形状の結果として、当該ディスプレイのエッジにおいて完結しない画素の列への接続をなすために用いられる。このバスは、当該ディスプレイの周囲の辺りに小さな空間だけを占めることで済むので、設計の自由度が最大化される。
前記列バスは、前記列駆動回路へと当該画素アレイの外形にほぼ従うものとすることができる。
好ましくは、前記列バスの前記導電体ラインは、前記列導電体ラインよりも近接した形で空間がおかれている。実際、列バスの導電体ラインの間の空間は、概してそれらの幅に等しいものとすることができる。したがって、画素の外側の非常に狭い空間で済む。
当該ディスプレイの当該1のエッジ部は、当該1のエッジ部に平行な当該ディスプレイの最大寸法よりも狭いものとすることができる。このようにして、本発明は、利用可能なエッジが一組全部のアレイ(行又は列)導電体に対して十分に広くない場合のディスプレイに対して画素接続をなすことを可能にしている。
当該ディスプレイの外形は、前記第1の組の列導電体ラインに接続される画素と前記第2の組の列導電体ラインに接続される画素とに少なくとも1つの列の画素を分割する少なくとも1つの凹状部も有するものとすることができる。こうして、本発明は、不連続な列の画素を持つディスプレイに対して画素接続を形成することができる。
好ましくは、当該1のエッジは直線状とするのがよい。
前記行駆動回路は、当該1のエッジ部の近くに設けることができ、この場合、各行導電体ラインは、当該列方向において走る張出部を有することができる。これはいわゆる「並列駆動」法であり、単一の利用可能な直線状エッジを行及び列駆動回路双方のための場所として用いることを可能としている。
前記行導電体ラインの全てについての前記張出部は、前記1のエッジに延在するようにしてもよいが、これは必須ではない。例えば、前記行導電体ラインの第1の組についての前記張出部は、当該1のエッジ部へ延在してもよく、前記行導電体ラインの第2の組についての前記張出部は、前記1のエッジ部ではない前記アレイのエッジ部へ延在する。この場合において、前記列バスも、前記列駆動回路に当該第2の組についての張出部を接続する。この場合、前記行及び列駆動回路は、単一の集積回路を有する。
或いは、並列駆動法ではなく、当該1のエッジにも位置づけられる行駆動回路に当該行導電体を結合するために、行バスを用いてもよい。したがって、全ての行及び列接続は、当該ディスプレイの当該1のエッジの近くに置かれる回路に対して形成することができる。
前記1のエッジ部における前記第1の組の列導電体ラインの端部と前記列駆動回路との間の接続は、ファンアウト領域を含むようにしてもよい。
以下、本発明の例を添付図面を参照して詳しく説明する。
この発明は、行及び列導電体のアレイを用いた非矩形ディスプレイのアドレス指定に関する。幾つかの非矩形形状は、他のものよりも多くの困難を招く。特に、行及び列は、連続的で表示領域全体に及ぶものでなければならない。ディスプレイ形状の最も広い部分が一方のエッジにあると、このエッジは、行又は列導電体の末端を形成するために用いることができ、当該導電体はディスプレイの全幅に及ぶ。ディスプレイ形状がその外形において凹みがない場合、各々が必要に応じて当該一方のエッジにおいて終結する列は、表示領域全体に届くことができる。この場合、行及び列アドレス指定回路の配置は比較的に単純である。
当該形状がその外形において凹みを有する場合(このことの重大さは以下でより明らかになる)、又はエッジが当該ディスプレイの最も広い部分を提供しない場合、困難が起こりうる。この発明は、こうした種類の困難を呈する形状を有するディスプレイに対処するものである。
図3は、エッジ40が当該ディスプレイの最も広い部分を提供しないディスプレイ形状を示している。この場合、当該ディスプレイの最も広い部分に対する「44」などの列導電体は、当該集積回路の場所の前で終結することになる。この基板は、「42」などの点線により示される当該コーナから除去されている可能性があるので、当該列導電体を単純に延ばすことができないのである。
図4は、当該ディスプレイの側部が内曲部50も有するディスプレイ形状を示している。これは、画素の列が不連続であることを意味している。例えば、列52は、分離した部分54,56を有する。エッジ40ははまた、この例ではこのディスプレイの最も広い部分をカバーしていない。
図5は、本発明の第1の表示装置を示している。
簡単に説明するため、列導電体と列駆動回路に関して本発明を説明する。したがって、図5は、それぞれの列導電体ライン12に接続する列駆動回路32を示している。この列駆動回路は、画素のアレイ34の(図5においては直線状の)一方のエッジ40の近くに設けられる。図5は、図3のディスプレイ形状に対する列駆動回路32の近くのディスプレイの一部を示している。
このディスプレイ形状は、当該アレイのエッジ40から画素アレイの(湾曲した)反対の上部まで真っ直ぐに延びる第1の組の列導電体ライン12Aをもたらすものである。第2のセットの列導電体ライン12Bは、画素アレイのエッジとエッジの間に延び、エッジ40におけるどちらの端部においても終結しない。したがって、第2の組の列導電体ライン12Bは、狭いエッジ40の上にかかる当該ディスプレイの部分にある。図4のディスプレイ形状に対して、列セクション54は、当該エッジにおいて両端部で終結しない。したがって、第2の組の列導電体12Bも、内曲した外形が画素の列の不連続性を形成している列セクションを含む。
列バス60が設けられ、これが第2の組12Bの列導電体ラインの一端から列駆動回路32まで延びる複数の導電体ライン62を有する。列バスは、図3又は図4の対称な形状のために両側に設けられることになる。
列バス60は、画素アレイ34の外側から列駆動回路32に続き、画素アレイの外に必要な付加的な空間が最小化される。列バス60の導電体ライン62は、列導電体ラインよりもかなり近接して空間を空けることができる(すなわち画素空間)。代表的な画素ピッチは、150μm〜200μmであり、代表的な導電体幅は6μmである。導電体ラインの間の空間は、それらの幅(すなわち約6μm)に概ね等しくことができる。したがって、画素アレイの外側の非常に狭い空間だけで済み、これにより、最終製品の設計の自由度を最大とすることができる。
図5はまた、列導電体ラインの第1のセット12Aの端部と列駆動回路32との間の接続を、当該技術の従来のもののような、最も外側の端部におけるファンアウト領域66を含めて示している。
行駆動回路への行の接続は上には示されていない。図示のディスプレイ形状において、行は全て連続的なものであり、ディスプレイの両側の行回路は、全ての行導電体についての接続をなすことができる。行駆動回路は、多数の行駆動チップとして提供可能であり、これにより行駆動回路が、例えば各行駆動チップからそれぞれの行端部へのファンアウト接続を伴ってディスプレイの外形に従うものとすることができる。
行への接続は、異なる幾つかの方法により行うことができる。1つの方法は、ファンアウトを用いた行への接続により、上述したような異なるエッジ上に行ドライバICを実装することである。もう1つ(低温ポリシリコンに対するもの)は、列バスの内側又は外側に行ドライバを集積することである。他の代替例は、列ドライバの近くに行ドライバを位置づけ、これにより当該ディスプレイの周辺の一部だけを表示領域自体のものよりも大幅に大きくすることである。これには、行を行ドライバに連結するための行バスが必要となり、それで行及び列バスが分離し又は交互配置されるものとすることができる。
図6は、行端部の全てからの接続をなしこれらを当該ディスプレイの上部又は下部における行駆動回路に通すようにした変形例を示している。図6において、行導電体70は、バス72を通じて行駆動回路30に接続する。説明を簡単にするために、行導電体70への3つの接続だけが示されている。したがって、列バス及び行バスは、全ての行及び列接続が当該ディスプレイの1つのエッジの近くに配される回路に対してなされることができることを確実にするために用いることができる。行及び列駆動回路はまた、単一の集積回路におくこともできる。
1つの可能な代替えの実現形態において、いわゆる「並列駆動」法を使うこともでき、これは図7を参照して説明する。
各行導電体ライン80は、列方向に走る張出部(spur)82を有する。これら張出部は、列導電体12と交互配置され、列駆動回路32が設けられるところろのエッジ40に延びる。これにより、利用可能な直線状の単一のエッジを行及び列駆動回路双方の場所として用いることができ、これらを1つの集積回路84に一体化することができる。
行導電体ラインの全てについての張出部82は、図7に示されるように当該一方のエッジに延びるものとしてもよい。
図8は、交互配置の張出部82及び列導電体12を示している。第1の組の行導電体ラインのための張出部82Aは、当該一方のエッジに延びるが、第2の組の行導電体ラインのための張出部82Bはそうではない。この場合、バス90は、アドレス指定回路(この例では一体化された行及び列アドレス指定回路)への当該組82Bの張出部及び当該組12Bの列導電体の接続をなす。この場合において、当該アレイにおける行及び列の交互配置は、行及び列バスも交互配置されていることを意味している。
本発明が図4のディスプレイ形状に適用されるとき、列導電体セクション54,56は、簡単に凹部50を渡るバスにより共に接続されることができ、それで列駆動回路への列バスは、エッジ40によりカバーされる幅の外側の列のためだけのものとなる。この凹部のバスの渡りは、ここでも当該凹部の外形に沿うものとなる。或いは、列導電体セクション54は、列駆動回路へ列バスにより接続可能となる。
行及び列駆動回路は、表示画素として同じ基板上に形成可能であり、例えば画素及び駆動回路は、ポリシリコン処理技術を用いて形成可能である。或いは、駆動回路部分は、表示領域に対して異なる複数の基板又は1つの基板上にあるものとしてもよい。これら回路部分は、アモルファスシリコンディスプレイ基板に接続するディスクリートのチップを有するものとしてもよい。
「行」及び「列」なる文言は、詳細な説明及び請求項において些か恣意的である。これらの文言は、共通の接続部を共用する部分の直交するラインを伴うエレメントのアレイがあることを明瞭にするために使われている。通常、行はディスプレイの側部から側部へと走り、列は上部から下部へと走るものと考えられているが、これら文言を用いることはこのような点に限定することを意図していない。
本発明は、画素及び直交する導電体の交差を呈するいずれのタイプのディスプレイにも適用可能である。したがって、本発明は、エレクトロルミネセントのものにも液晶ディスプレイにも適用することができる。
本発明の他の特徴は、当業者であれば明らかとなる。