JP2008312341A - インバータ装置 - Google Patents

Abstract

【課題】各昇圧電圧における電圧利用率の拡大及びスイッチング損失の低減するインバータ装置を提供する。
【解決手段】直流電源の正極端に接続された第１リアクタと、直流電源の負極端に接続された第２リアクタと、第１リアクタの入力端と第２リアクタの出力端との間に接続された第１コンデンサと、１リアクタの出力端と第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、昇圧回路の出力側に接続された複数相のインバータ回路とを備えたインバータ装置において、昇圧回路の出力電圧及び各相の指令電圧に基づいて、パルス幅変調信号を算出するＰＷＭ信号算出手段により算出される各相の各スイッチング素子がオンされる時間とキャリア周期との関係が所定の場合は、ショート時間を全ての相に分割することを禁じ、一部の相にのみショート時間を分割してショート期間を割り当てるショート相決定手段とを具備する。
【選択図】図１

Description

本発明は、直流電源を昇圧する昇圧回路を有するインバータ装置に関する。

ハイブリッド自動車、燃料電池車両や電動車両などでは、電動機（以下、モータ）により、駆動力が生成され、車軸に伝達される。車両の走行状態に応じた最適な駆動力を得るために、バッテリの電源電圧を昇圧回路により、所望の電圧に昇圧し、該昇圧電圧に基づき、モータの駆動力を得ている。

高出力及び高効率を実現する昇圧回路として、特許文献１に記載されたインピーダンス（Ｚ）ソース昇圧回路が提案されている。Ｚソース昇圧回路は、直流電源の正極端側に接続された第１リアクタと、直流電源の負極端側に接続された第２リアクタと、第１リアクタの入力端と第２リアクタの出力端との間に接続された第１コンデンサと、第１リアクタの出力端と第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される。そして、インバータ回路が昇圧回路の出力側に接続される。

インバータ回路は、Ｕ，Ｖ，Ｗ相について、ＩＧＢＴ素子（Insulated Gate Bipolar mode Transistor）（スイッチング素子）とフライホイールダイオードとを逆並列接続したＩＧＢＴモジュールが三相インバータ回路の各アームを構成する。上アーム（正極側（Ｐ側））を構成するＩＧＢＴモジュールと下アーム（負極側（Ｎ側））を構成するＩＧＢＴモジュールは直列接続されて三相インバータ回路を構成する。

インバータ回路は、キャリア周期毎に、Ｕ相，Ｖ相，Ｗ相について、各相電流が目標電流に一致するように、パルス幅変調（ＰＷＭ）方式により制御される。

Ｚソース昇圧回路は、Ｕ，Ｗ，Ｗのいずれかの相の上下のアームが短絡するショート期間において、第１及び第２コンデンサの放電並びに第１及び第２リアクタの充電による磁気エネルギーの蓄積を行った後、ＰＷＭ制御により、通電期間やＵ，Ｖ，Ｗ相の全ての上アーム、又は下アームが短絡するゼロベクトル期間において、第１及び第２リアクタの放電並びに第１及び第２コンデンサの充電を行うことにより昇圧電圧をインバータ回路に出力する。

キャリア周期毎に各スイッチング素子をオン／オフさせるＰＷＭ信号は、Ｕ相，Ｖ相，Ｗ相の指令電圧、インバータ回路の入力電圧（昇圧回路の出力電圧）及びキャリア信号に基づいて生成する。

従来、目標昇圧電圧Ｖｏ^＊とバッテリ電圧Ｖｓに基づいて、１キャリア周期毎の総ショート時間Ｔstotalを算出し、リプル電流の抑制の観点より、総ショート時間ＴstotalをＵ相，Ｖ相，Ｗ相の３相に分割し、ショート期間を設定していた。例えば、総ショート時間Ｔstotalを３等分に分割して、ショート期間Ｔstotal／３をＵ相、Ｖ相、Ｗ相に割り当てていた。更に、ショート期間は、スイッチング回数を低減してスイッチング損失を低減させるべく、Ｕ相、Ｖ相、Ｗ相のスイッチング素子がオンからオフ、又はオフからオンする際に設定されていた。
米国特許出願公開第２００３／０２３１５１８号公報

従来のインバータ回路のＰＷＭ制御には以下のような問題点があった。Ｕ，Ｖ，Ｗ指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を、昇圧電圧Ｖｏの１／２以上、又は−１／２以下とし、指令電圧が昇圧電圧Ｖｏの１／２以上又は昇圧電圧Ｖｏの−１／２以下の相をキャリア周期期間中にオールハイ（ハイ状態を維持）、または、オールロー（ロー状態を維持）状態とすることは、各昇圧電圧Ｖｏにおける電圧利用率を拡大すること、スイッチング素子のスイッチング回数を減少させてスイッチング損失を少なくすること及び負荷としてのモータの回転数を上昇させるという観点からは望ましいものである。

しかしながら、従来、ショート期間は、総ショート時間ＴstotalをＵ，Ｖ，Ｗ相の３相に分割し、Ｕ相、Ｖ相、Ｗ相のスイッチング素子がオンからオフ、又はオフからオンする際に設定されていたため、飽和した相のハイ側及びロー側のスイッチング素子が１キャリア周期において、オールハイ及びオールロー、又はオールロー及びオールハイとなり、その相のスイッチング素子はハイからロー及びローからハイに変化しないことから、この相にショート期間を割り当てることができなかった。その結果、従来、指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を飽和させることができなかった。

そのため、従来のＺソースインバータ回路では、各昇圧電圧Ｖｏにおける電圧利用率を拡大すること、スイッチング素子のスイッチング回数を減少させてスイッチング損失を少なくすること及び各昇圧電圧Ｖｏにおいて負荷としてのモータの回転数を上昇させることに制限があった。

本発明は、上記問題点に鑑みてなされたものであり、上述したインピーダンス（Ｚ）ソース昇圧回路を有するインバータ装置において、各昇圧電圧における電圧利用率の拡大及びスイッチング損失の低減するインバータ装置を提供することを目的とする。

請求項１記載の発明によれば、直流電源の正極端側に接続された第１リアクタと、前記直流電源の負極端側に接続された第２リアクタと、前記第１リアクタの入力端と前記第２リアクタの出力端との間に接続された第１コンデンサと、前記１リアクタの出力端と前記第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、複数のスイッチング素子を有し、前記昇圧回路の出力側に接続された複数相のインバータ回路とを備えたインバータ装置であって、前記インバータ回路の各相のスイッチング素子が接続される負荷に印加する指令電圧を算出する指令電圧算出手段と、前記昇圧回路の目標昇圧電圧を算出する目標昇圧電圧算出手段と、前記目標昇圧電圧に基づいて、前記昇圧回路により昇圧させる際に、前記インバータ回路のいずれかの相の全スイッチング素子をオン状態にして前記インバータ回路を短絡する１キャリア周期における全体の時間長を示すショート時間を算出するショート時間算出手段と、前記昇圧回路の出力電圧及び前記各相の指令電圧に基づいて、前記複数相の各スイッチング素子をオン／オフして前記負荷を制御するためのパルス幅変調信号を算出するＰＷＭ信号算出手段と、前記ＰＷＭ信号算出手段により算出される各相の各スイッチング素子がオンされる時間と前記キャリア周期との関係が所定の場合は、前記ショート時間を全ての相に分割することを禁じ、一部の相にのみ前記ショート時間を分割してショート期間を割り当てるショート相決定手段と、前記ショート相決定手段が割り当てた前記ショート期間に基づいて、前記昇圧回路により昇圧させるために前記インバータ回路の短絡動作の制御をする短絡制御手段とを具備したことを特徴とするインバータ装置が提供される。

請求項２記載の発明によれば、請求項１記載の発明において、前記ショート相決定手段は、前記キャリア信号の前記キャリア周期に対する前記パルス幅変調信号に基づきオンされる相のスイッチング素子のオン時間の割合が１００％であり前記指令電圧が飽和する該相については、該相にショート期間を割り当てず、前記キャリア信号の前記キャリア周期に対する前記パルス幅変調信号に基づきオンされる相のスイッチング素子のオン時間の割合が１００％未満であり前記指令電圧が飽和しない他の相にショート期間を割り当てることを特徴とするインバータ装置が提供される。

請求項３記載の発明によれば、請求項１記載の発明において、各相について、前記キャリア信号のキャリア周期に対する前記パルス幅変調信号に基づきオンされる該相のスイッチング素子のオン時間の割合が所定値以上であるときに、該相にショート期間を割り当てず、前記キャリア信号のキャリア周期に対する前記パルス幅変調信号に基づきオンされる該相のスイッチング素子のオン時間の割合が前記所定値よりも小さい他の相にショート期間を割り当てることを特徴とするインバータ装置が提供される。

請求項４記載の発明によれば、請求項１記載の発明において、前記目標昇圧電圧算出手段は、前記目標昇圧電圧、該目標昇圧電圧の下での前記各相の指令電圧に基づく前記負荷への電力供給時間並びに各ショート期間の時間長及びショート期間の回数に基づき、前記昇圧回路、前記インバータ回路及び前記負荷の損失を算出し、前記目標昇圧電圧を算出することを特徴とするインバータ装置が提供される。

請求項１記載の発明によると、各相の各スイッチング素子がオンされる時間とキャリア周期との関係が所定の場合は、ショート時間を全ての相に分割することを禁じ、一部の相にのみショート時間を分割してショート期間を割り当てるので、ショート期間を全相に分割することにより指令電圧を飽和させることができないことから電圧利用率の制限、負荷の駆動効率の向上の制限を緩和させることができる。

請求項２記載の発明によると、指令電圧が飽和する相にはショート期間を割り当てず、指令電圧が飽和しない他の相にショート期間を割り当てるので、指令電圧を正極と負極（ＰＮ）間電圧以上にすることが可能になる。その結果、負荷への通電期間を長くすることができ、電圧利用率の拡大、スイッチング素子のスイッチング回数の減少、及び負荷の駆動効率の向上を図ることができる。

キャリア信号のキャリア周期に対するパルス幅変調信号に基づきオンされる相のスイッチング素子のオン時間の割合が所定値以上であるときには、ゼロベクトル期間が短くなる。この相に２つのショート期間を割り当てた場合には、２つのショート期間の間隔が短くなって、この２つのショート期間のうち最初のショート期間の直前の通電期間と、最初のショート期間の直後のゼロベクトル期間と、２番目のショート期間の直後の通電期間における昇圧電圧の平均値にバラツキが生じて、負荷を精度良く駆動できない恐れがある。

請求項３記載の発明によると、キャリア信号のキャリア周期に対するパルス幅変調信号に基づきオンされるスイッチング素子のオン時間の割合が所定値以上である相にはショート期間を割り当てないので、通電期間の平均値のバラツキを抑えることが可能となり、より負荷の駆動の精度の向上を図ることができる。

請求項４記載の発明によると、目標昇圧電圧、該目標昇圧電圧の下での各相の指令電圧に基づく負荷への電力供給時間並びに各ショート期間の時間長及びショート期間の回数に基づき、昇圧回路、インバータ回路及び負荷の全体の損失が小さくなるように設定することができる。

図１は本発明の実施形態によるインバータ装置２０の構成図である。図１に示すように、インバータ装置２０は、直流電源２、昇圧回路４、インバータ回路６、バッテリ電圧センサ１０、入力電圧センサ１２、相電流センサ１４Ｕ，１４Ｗ、位置検出センサ１６及びＥＣＵ１８を具備する。

直流電源２は、モータ８に昇圧回路４やインバータ回路６を介して電力供給するための蓄電装置であり、リチウムイオン電池やニッケル水素電池などであり、複数の単電池がモジュール化された複数のバッテリブロックが直列接続されている。直流電源２はキャパシタでも良い。

昇圧回路４は、アノードが直流電源２の正極に接続されたフライホイールダイオードＤと、ダイオードＤと逆並列に接続されたＩＧＢＴ素子（スイッチング素子）Ｑｉｎと、直流電源２の正極端側に接続された第１リアクタＬ１と、直流電源２の負極端側に接続された第２リアクタＬ２と、第１リアクタＬ１の入力端と第２リアクタＬ２の出力端との間に接続された第１コンデンサＣ１と、第１リアクタＬ１の出力端と第２リアクタＬ２の入力端との間に接続された第２コンデンサＣ２とを備えて構成されたＺソース昇圧回路である。

ダイオードＤは、通電期間やゼロベクトル期間ではＯＮ，ショート期間ではＯＦＦするためのものである。トランジスタＱｉｎは、直流電源２と昇圧回路４との間の通電のオン及びオフをＥＣＵ１８から入力されるゲート信号に応じて切り換えるスイッチング素子である。そして、ＩＧＢＴ素子Ｑｉｎのコレクタは昇圧回路４の第１リアクタＬ１に接続され、エミッタは直流電源２の正極端に接続されている。ＩＧＢＴ素子ＱｉｎはＥＣＵ１８によりモータ８の負荷電流が低い領域において適宜オンされたり、図示しない外部原動機によりモータ８が駆動されて発電された発電電力を直流電源２に充電するときにオンされたり、モータ８の回生制動により発生された回生電力を直流電源２に充電するときにオンされる。

インバータ回路６は、Ｚソース昇圧回路４の出力側に接続された複数相のインバータ回路であり、例えば、三相インバータ回路である。インバータ回路６は、ＩＧＢＴ素子（スイッチング素子）とフライホイールダイオードとを逆並列接続したＩＧＢＴモジュールが三相インバータ回路の各アームを構成する。Ｕ相，Ｖ相，Ｗ相の上アームと下アームを構成するＩＧＢＴモジュールは直列接続されて三相インバータ回路を構成する。

ＩＧＢＴ素子ＵＨ及びフライホイールダイオードＤＵＨは、Ｕ相の上アーム（Ｐ側）を構成する。また、ＩＧＢＴ素子ＶＨ及びフライホイールダイオードＤＶＨは、Ｖ相の上アームを構成し、ＩＧＢＴ素子ＷＨ及びフライホイールダイオードＤＷＨは、Ｗ相の上アームを構成する。

ＩＧＢＴ素子ＵＬ及びフライホイールダイオードＤＵＬは、Ｕ相の下アーム（Ｎ側）を構成する。また、ＩＧＢＴ素子ＶＬ及びフライホイールダイオードＤＶＬは、Ｖ相の下アームを構成し、ＩＧＢＴ素子ＷＬ及びフライホイールダイオードＤＷＬは、Ｗ相の下アームを構成する。尚、ＩＧＢＴ素子やフライホイールダイオードについて使用する記号Ｈ，Ｌは、Ｐ側，Ｎ側のものをいう。

ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨのコレクタが第１リアクタＬ１のＺソース昇圧回路４の出力端側に接続されている。ＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬのエミッタが第２リアクタＬ２のＺソース昇圧回路４の出力端側に接続されている。各ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨ，ＵＬ，ＶＬ，ＷＬのコレクタ−エミッタ間は、エミッタからコレクタの方向が順方向となるようにフライホイールダイオードＤＵＨ，ＤＶＨ，ＤＷＨ，ＤＵＬ，ＤＶＬ，ＤＷＬが接続されている。

ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬをパルス幅変調によりＯＮ／ＯＦＦするパルス信号（ゲート信号）がＥＣＵ１８よりＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのゲートに入力される。各ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨのエミッタ及び各ＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬのコレクタは、モータ８のＵ，Ｖ，Ｗ相の各コイル端子に接続されている。

モータ８は、負荷としての３相電力機器、例えば、ハイブリッド車両や燃料電池車両や電動車両などの車両に駆動源として搭載されるＤＣブラシレスモータ等である。

バッテリ電圧センサ１０は、直流電源２のバッテリ電圧Ｖｓを検出するセンサであり、バッテリ電圧Ｖｓに対応する電気信号、例えば、アナログ信号を出力する。入力電圧センサ１２は、昇圧回路４の出力端子とインバータ回路６の入力端子とを接続するＰ側のラインとＬ側のライン間、即ち、第１及び第２リアクタＬ１，Ｌ２がインバータ回路６に接続される端子間の昇圧電圧Ｖｏを検出するセンサであり、昇圧電圧Ｖｏに対応する電気信号、例えば、アナログ信号を出力する。

相電流センサ１４Ｕ，１４Ｗは、モータ８の相電流ｉｕ，ｉｖ，ｉｗを検出するためのセンサであり、Ｕ，Ｖ相の相電流ｉｕ，ｉＷに対応する電気信号、例えば、アナログ信号を出力する。相電流センサ１４Ｕ，１４Ｗは、本例では、Ｕ，Ｗ相についてのみ設けられ、相電流ｉｕ，ｉｖ，ｉｗの３相の和が０であり、Ｖ相電流ｉｖは計算により算出可能であることから、Ｖ相については省略しているが、勿論、Ｕ，Ｖ，Ｗ相について設けても良い。位置検出センサ１６は、モータ８のステータとロータとの相対回転角θｍを検出するセンサであり、相対回転角θｍに対応する電気信号（角度信号）、例えば、アナログ信号を出力する。

センサ１０，１２，１４Ｕ，１４Ｗ，１６の出力信号は、ＥＣＵ１８に入力され、図示しないアナログ／デジタル変換器（Ａ／Ｄ変換器）によりアナログ信号からデジタル信号に変換されて、ＥＣＵ１８で処理される。

ＥＣＵ１８は、モータ８の駆動及び回生作動を制御するモータ制御手段として機能するものであり、図２に示すように、目標ｄ，ｑ軸電流ｉｄ^＊，ｉｑ^＊算出手段５０、ｄ，ｑ軸電流ｉｄ，ｉｑ変換手段５２、電流フィードバック手段５４、指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊変換手段５６、モータ回転数算出手段５８、目標昇圧電圧Ｖｏ^＊算出手段６０、総ショート時間Ｔstotal算出手段６２及びＰＷＭ信号出力手段６４をプログラムの実行により実現する。

目標ｄ，ｑ軸電流ｉｄ^＊，ｉｑ^＊算出手段５０は、運転者のアクセル操作に係るアクセル開度を検出する図示しないアクセル開度センサ及び運転者のブレーキ操作に係る図示しないブレーキスイッチのオン／オフ等の各センサによる検出信号等から算出された車両の運転状態に応じたモータ８に対するトルク指令値から、目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊を演算する。

ｄ，ｑ軸電流ｉｄ，ｉｑ変換手段５２は、Ｕ相電流ｉｕ、Ｖ相電流ｉｖ及びＷ相電流ｉｗの検出値をｄｑ座標上に変換してｄ軸電流ｉｄ及びｑ軸電流ｉｑを算出する。電流フィードバック手段５４は、回転直交座標をなすｄｑ座標上で電流のフィードバック制御を行うものであり、目標ｄ軸電流ｉｄ^＊、目標ｑ軸電流ｉｑ^＊、回転角度θｍ、並びにＵ相電流ｉｕ、Ｖ相電流ｉｖ及びＷ相電流ｉｗの検出値をｄｑ座標上に変換して得たｄ軸電流ｉｄ及びｑ軸電流ｉｑから、ｄ軸電流ｉｄ及びｑ軸電流ｉｑと目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊との各偏差がゼロとなるように、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を演算する。

指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊変換手段５６は、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を座標変換し、モータ８に加えるべきＵ，Ｖ，Ｗ相の指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を演算する。モータ回転数算出手段５８は、回転角度θｍからモータ８の回転数を算出する。

目標昇圧電圧Ｖｏ^＊算出手段６０は、トルク指令値、モータ回転数及び指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊に基づき後述するように目標昇圧電圧Ｖｏ^＊を算出する。

Ｚソースインバータ装置２０において、モータ８への電力供給を増加させる手法としては、（Ａ）モータ８に印加する昇圧回路４の昇圧電圧（印加電圧）を上げる、（Ｂ）モータ８に印加する電圧印加時間を延ばす、の２方式が考えられる。指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊の飽和手法は、（Ｂ）の電圧印加時間を延ばす手法に相当する。昇圧電圧と、印加時間の決定は、インバータ装置２０を含む全システムにおいて、損失が最小となるポイントで設計する。全電力損失は、モータ８の損失、昇圧回路４の損失及びインバータ回路６の損失の和となる。

（Ａ） 昇圧電圧を上昇させる場合の損失
モータ８の損失については、昇圧電圧は上昇するとモータ８のリプル電流が増加し、モータ８の鉄損が増加する。また、昇圧電圧を増加させるため、リアクトル電流が増加し、ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのスイッチング損失、導通損失、リアクタＬ１，Ｌ２及びコンデンサＣ１，Ｃ２の導通損失が増加する。

（Ｂ） 印加時間を延ばす場合の損失
指令電圧飽和手法を導入することにより、１回当りのショート期間が長くなる。その結果、ゼロ電圧ベクトル期間に相当する期間が長くなり、モータ通電電流リプルが大きくなるため損失が増加する。また、ショート期間から次のショート期間までの時間が長くなり、モータ８のモータ通電電流リプルが大きくなるため、モータ８の鉄損が増加する。

指令電圧飽和手法を導入することにより、ＩＧＢＴ素子のＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのスイッチング回数が、従来の１２回から、１相が飽和すると８回、２相が飽和すると４回に減少することから、スイッチング損失が減少する。一方、モータ８への印加時間が増加するため、ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬの導通損失、リアクタＬ１，Ｌ２及びコンデンサＣ１，Ｃ２の導通損失が増加する。

目標昇圧電圧Ｖｏ^＊算出手段６０は、例えば、トルク指令値、モータ回転数及び指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊に基づき、以下のようにして、昇圧回路４、インバータ回路６及びモータ８における損失が最小となる目標昇圧電圧Ｖｏ^＊を算出する。

（１） トルク指令値に相当する電力をモータ８に供給可能な最小の昇圧電圧を算出する。このとき、指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を飽和させることにより同等のトルクをモータ８に供給可能であれば、それをトルク指令値に基づく昇圧電圧とする。モータ回転数の弱め界磁とモータ８に印加する昇圧電圧Ｖｏとの関係に基づいて、モータ回転数を維持できる最小の昇圧電圧を算出する。そして、トルク指令値に基づく昇圧電圧とモータ回転数に基づく昇圧電圧の大きな昇圧電圧を最小目標昇圧電圧とする。また、例えば、昇圧回路４が出力可能な最大の昇圧電圧を最大目標昇圧電圧とする。

（２） （Ａ），（Ｂ）に基づき、最小目標昇圧電圧から最大目標昇圧電圧までの範囲における各昇圧電圧について、該昇圧電圧、該昇圧電圧の下での印加時間並びに後述するショート相決定手段７２と同様のアルゴリズムにより算出される１回当りのショート期間の時間長とショート期間の回数から、昇圧回路４の損失、インバータ回路６の損失及びモータ８の損失を算出する。そして、これらの全損失を加算した損失の合計が最小となる昇圧電圧を目標昇圧電圧Ｖｏ^＊とする。尚、印加時間は、後述する三角波キャリア方式等のＰＷＭ方式に基づいて、各昇圧電圧を三角波キャリア信号の振幅とし、三角波キャリア信号と指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊とを比較して、キャリア周期における、ゼロベクトル以外の全通電時間を算出することにより得られる。

総ショート時間Ｔstotal算出手段６２は、インバータ回路６のＵ，Ｖ，Ｗ相のいずれかの相を短絡する１キャリア周期Ｔｃにおける総ショート時間Ｔstotalを以下のようにして算出する。

まず、次式（１）より、１キャリア周期Ｔｃにおける総ショート時間Ｔstotalの比率（デューティ比）Ｔ_SDをより算出する。

Ｖｏ^＊＝Ｖｓ／（１−２Ｔ_SD） ・・・ （１）
Ｖｏ^＊は目標昇圧電圧（指令値）である。Ｖｓはバッテリ電圧センサ１０より検出される直流電源２の電圧である。Ｔ_SD＝Ｔstotal／Ｔｃである。Ｔstotal＝Ｔｃ×Ｔ_SDにより算出する。

ＰＷＭ信号出力手段６４は、デューティ算出手段７０、ショート相決定手段７２及びＰＷＭ信号生成手段７４を有する。デューティ算出手段（ＰＷＭ信号算出手段）７０は、指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊と入力電圧センサ１２から出力された昇圧回路２の昇圧電圧Ｖｏとを比較して、三角波キャリア変調方式等により、Ｕ相，Ｖ相，Ｗ相について、キャリア周期に対するＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨがオンとなる比率であるデューティＤ_ＵＨ，Ｄ_ＶＨ，Ｄ_ＷＨ及びキャリア周期に対するＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬがオンとなる比率であるデューティＤ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬを算出する。

ショート相決定手段７２は、デューティＤ_ＵＨ，Ｄ_ＶＨ，Ｄ_ＷＨ又はＤ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬが１００％であって飽和する相がいずれであるかを判定し、飽和する相があれば、飽和しない他の２相又は１相にショート期間を割り当てることを決定して、割り当てる相のショート期間を算出する。

Ｕ，Ｖ，Ｗ相いずれの相も飽和しない場合は、Ｕ，Ｖ，Ｗ相にショート期間Ｔstotal／３を割り当てる。１相が飽和する場合は、飽和しない残りの２相に、例えば、ショート期間Ｔstotal／２をそれぞれ割り当てる。また、２相が飽和する場合は、飽和しない残りの１相にショート期間Ｔstotalを割り当てる。

Ｈ側のＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨのみならず、Ｌ側のＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬのデューティＤ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬを算出するのは、指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊が−Ｖｏ／２以下となると、デューティＤ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬが１００％となり、ＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬがオールハイになり飽和し、飽和した相以外の相にショート期間を割り当てる必要があるからである。

ＰＷＭ信号生成手段７４は、デューティ算出手段７０が算出したデューティＤ_ＵＨ，Ｄ_ＶＨ，Ｄ_ＷＨ及びＤ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬ、三角波キャリア信号等のキャリア信号Ｔｃ、並びにショート相決定部７２により算出されたショート期間及び該ショート期間が割り当てられる相に基づいて、ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬをオン／オフするＰＷＭ信号を生成する。そして、ＰＷＭ信号をゲート信号としてＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬにそれぞれ出力する。ＰＷＭ信号生成手段７４は、昇圧回路２により昇圧させるためにインバータ回路６の短絡動作の制御をする短絡制御手段としての機能も有する。ＰＷＭ信号生成手段７４が出力するＰＷＭ信号に係る、目標昇圧電圧Ｖｏ^＊、ショート期間Ｔstotal、指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊、デューティＤ_ＵＨ，Ｄ_ＶＨ，Ｄ_ＷＨ、Ｄ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬ及びショート相の決定は、例えば、ＰＷＭ信号が出力されるキャリア周期の１キャリア周期前に算出される。

図３は本発明に係るインバータ装置の制御方法を示すフローチャートである。図４はショート相決定に係るフローチャートである。図５は、インバータ装置の制御方法を示すタイムチャートである。図６は、ショート相の分割を示す図である。以下、これらの図面を参照して、インバータ装置の制御方法の説明をする。

図３中のステップＳ２で位置検出センサ１６より回転角度θｍ、相電流センサ１４Ｕ，１４ＷよりＵ相電流ｉｕ，Ｖ相電流ｉｖ，Ｗ相電流ｉｗ及び入力電圧センサ１２より昇圧電圧Ｖｏを検出する。ステップＳ４で、トルク指令値から、目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊を演算し、目標ｄ軸電流ｉｄ^＊、目標ｑ軸電流ｉｑ^＊、回転角度θｍ、並びにＵ相電流ｉｕ、Ｖ相電流ｉｖ及びＷ相電流ｉｗの検出値をｄｑ座標上に変換して得たｄ軸電流ｉｄ及びｑ軸電流ｉｑから、ｄ軸電流ｉｄ及びｑ軸電流ｉｑと目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊との各偏差がゼロとなるように、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を演算する。ステップＳ６で回転角度θｍより目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を座標変換し、モータ８に加えるべきＵ，Ｖ，Ｗ相の指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を演算する。

ステップＳ８で上述した最小目標昇圧電圧から最大目標昇圧電圧までの範囲における各昇圧電圧について、該昇圧電圧、該昇圧電圧の下での指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊に基づき三角波キャリア方式等より算出される印加時間、並びに指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊及び該昇圧電圧から上述のショート相決定手段７２と同様のアルゴリズムにより算出される１回当りのショート期間とショート期間の回数から、昇圧回路４の損失、インバータ回路６の損失及びモータ８の損失を算出する。そして、これらの全損失を加算した損失の合計が最小となる昇圧電圧を目標昇圧電圧Ｖｏ^＊とする。

ステップＳ１０で目標昇圧電圧（指令値）Ｖｏ^＊及び直流電源２のバッテリ電圧Ｖｓより式（１）に基づき、キャリア周期Ｔｃに対する総ショート時間Ｔstotalの割合を示すデューティ比Ｔ_SDを算出し、算出したデューティ比Ｔ_SDより総ショート時間Ｔstotalを算出する。

ステップＳ１２で指令電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊及び昇圧電圧Ｖｏから、三角波キャリア変調方式等により、Ｕ相，Ｖ相，Ｗ相について、キャリア周期に対するＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨがオンとなる比率であるデューティＤ_ＵＨ，Ｄ_ＶＨ，Ｄ_ＷＨ及びキャリア周期に対するＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬがオンとなる比率であるデューティＤ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬを算出する。ステップＳ１４で以下のようにしてショート相を決定する。

図４中のステップＳ５０でＵ相及びＶ相のＩＧＢＴ素子ＵＨ又はＵＬ、並びにＩＧＢＴ素子ＶＨ又はＶＬのデューティが１００％以上であるか否かを判断する。肯定判定ならば、ステップＳ５２に進む。否定判定ならば、ステップＳ５４に進む。ステップＳ５２でＵ相及びＶ相が飽和しているので、飽和していないＷ相にショート期間Ｔstotalをセットする。

ステップＳ５４でＵ相及びＷ相のＩＧＢＴ素子ＵＨ又はＵＬ、並びにＩＧＢＴ素子ＷＨ又はＷＬのデューティが１００％以上であるか否かを判断する。肯定判定ならば、ステップＳ５６に進む。否定判定ならば、ステップＳ５８に進む。ステップＳ５６でＵ相及びＷ相が飽和しているので、飽和していないＶ相にショート期間Ｔstotalをセットする。

ステップＳ５８でＶ相及びＷ相のＩＧＢＴ素子ＶＨ又はＶＬ、並びにＩＧＢＴ素子ＷＨ又はＷＬのデューティが１００％以上であるか否かを判断する。肯定判定ならば、ステップＳ６０に進む。否定判定ならば、ステップＳ６２に進む。ステップＳ６０でＶ相及びＷ相が飽和しているので、飽和していないＵ相にショート期間Ｔstotalをセットする。

ステップＳ６２でＵ相のＩＧＢＴ素子ＵＨ又はＵＬのデューティが１００％以上であるか否かを判断する。肯定判定ならば、ステップＳ６４に進む。否定判定ならば、ステップＳ６６に進む。ステップＳ６４でＵ相が飽和しているので、飽和していないＶ相，Ｗ相にショート期間Ｔstotal／２をそれぞれセットする。例えば、図５に示すように、Ｕ相が飽和しているとすると、Ｖ相及びＷ相の各ショート期間としてＴstotal／４が割り当てられる。図５中のＶ_iUH，Ｖ_iUL，Ｖ_iVH，Ｖ_iVL，Ｖ_iWH，Ｖ_iWLは、ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのゲート信号のレベルを示し、ハイでオン、ローでオフする。

ステップＳ６６でＶ相のＩＧＢＴ素子ＶＨ又はＶＬのデューティが１００％以上であるか否かを判断する。肯定判定ならば、ステップＳ６８に進む。否定判定ならば、ステップＳ７０に進む。ステップＳ６８でＶ相が飽和しているので、飽和していないＵ相，Ｗ相にショート期間Ｔstotal／２をそれぞれセットする。

ステップＳ７０でＷ相のＩＧＢＴ素子ＷＨ又はＷＬのデューティが１００％以上であるか否かを判断する。肯定判定ならば、ステップＳ７２に進む。否定判定ならば、ステップＳ７４に進む。ステップＳ７２でＷ相が飽和しているので、飽和していないＵ相，Ｖ相にショート時間Ｔstotal／２をそれぞれセットする。Ｗ相のみが飽和しているとすると、図６（ａ）に示すようにＷ相に割り当てられていたＴstotal／３のショート期間が図６（ｂ）のハッチングで示すように、飽和していない残りのＵ，Ｖ相に割り当てられ、Ｕ相，Ｖ相の各ショート期間として、Ｔstotal／４が割り当てられる。

ステップＳ７４でＵ，Ｖ，Ｗ相のいずれの相も飽和していないので、Ｕ，Ｖ，Ｗ相にショート期間Ｔstotal／３をセットする。

図３中のステップＳ１６で、ステップＳ１２で算出されたデューティＤ_ＵＨ，Ｄ_ＶＨ，Ｄ_ＷＨ、Ｄ_ＵＬ，Ｄ_ＶＬ，Ｄ_ＷＬ、ステップＳ１４で決定されたショート相及び各ショート期間並びに三角波キャリア信号等のキャリア信号Ｔｃに基づいて、ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬをオン／オフするＰＷＭ信号を生成する。例えば、図５に示すように、ＩＧＢＴ素子ＷＨがオンからオフになる際の期間（ｔ１〜ｔ２）、ＩＧＢＴ素子ＶＨがオンからオフになる際の期間（ｔ３〜ｔ４）、ＩＧＢＴ素子ＶＨがオフからオフになる際の期間（ｔ５〜ｔ６）、ＩＧＢＴ素子ＷＨがオフからオンになる際の期間（ｔ７−ｔ８）がＶ，Ｗ相にショート期間Ｔstotal／４として割り当てられる。

このように、従来では、ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬの１キャリア周期におけるスイッチング回数は１２回であったが、１相が飽和した場合は、ショート期間を２相に割り当てるので、図５に示すように、スイッチング回数は８回、また、２相が飽和した場合は、ショート期間を１相に割り当てるので、スイッチング回数は４回と減少することから、スイッチング損失が減少する。

ステップＳ１８で、ＰＷＭ信号をゲート信号としてＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬにそれぞれ出力する。

図７は本発明の実施形態による飽和よる電圧利用率を示す図であり、Ｕ相が飽和した場合を示している。Ｖｕ^＊は本実施形態によるＵ相の指令電圧、Ｖｕ^＊’は、従来によるＵ相の指令電圧、Ｖ_iUHは本実施形態によるＩＧＢＴ素子ＵＨのゲート信号、Ｖ_iUH’は従来のＩＧＢＴ素子ＵＨのゲート信号を示している。尚、図７では、Ｕ相の指令電圧Ｖｕ^＊のみ示しているが、Ｖ相、Ｗ相の指令電圧Ｖｖ^＊，Ｖｗ^＊は、Ｕ相の指令電圧Ｖｕ^＊に対して、１２０°，２４０°位相が遅れたものである。

図７に示すように、時刻ｔ１〜ｔ２まで、Ｕ相の指令電圧Ｖｕ^＊がハイ側で飽和しており、ＩＧＢＴ素子ＵＨが時刻ｔ１〜ｔ２までの間はオールハイとなり、ゼロベクトル期間（０００）が無くなる。（０００）は、ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨがキャリア周期Ｔｃにおいてオールオフであることを示す。

一方、従来では、時刻ｔ１〜ｔ２までの間では、ハッチングで示す領域がゼロベクトル期間（０００）となり、その領域では通電することができない。そのため、本実施形態では、従来よりも電圧利用率が拡大する。更に、同じ昇圧電圧Ｖｏの下で通電期間を延長させることができることから、モータ回転数を上昇させることができる。

尚、本実施形態では、ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨ又はＵＬ，ＶＬ，ＷＬのデューティが１００％であるときに、飽和しない相にショート期間を割り当てていたが、デューティが一定以上の相にはショート期間の割り当てを行わず、他の相にショート期間の割り当てを行っても良い。

ディーティが一定以上の相があると、ゼロベクトル期間（０００）又はゼロベクトル期間（１１１）が短くなる。（１１１）はＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨがキャリア周期Ｔｃにおいてオールオンであることを示す。例えば、ＩＧＢＴ素子ＵＨのデューティが一定以上であると、ゼロベクトル期間（０００）が短くなる。

デューティが一定以上の相にもショート期間の割り当てを行うと、時間の短いゼロベクトル期間で隔てられる２つのショート期間の間隔が短くなる。昇圧電圧Ｖｏはショート期間後の通電期間及びゼロベクトル期間の時間長に応じたリプル電圧がある。従って、この２つのショート期間のうち最初のショート期間の直前の通電期間と、その直後の短期間のゼロベクトル期間と、２番目のショート期間の直後の通電期間におけるそれぞれの昇圧電圧Ｖｏの平均値にバラツキが生じて、負荷を精度良く駆動できない恐れがある。そこで、デューティが一定以上の相にはショート期間の割り当てを行わず、他の相にショート期間の割り当てを行うことにより、通電期間における昇圧電圧Ｖｏの平均値のバラツキを抑えることができ、モータ８の駆動制御の精度をより向上させることが可能となる。

以上説明した本実施形態によれば、飽和手法が採用されるので、電圧利用率が拡大するとともに、モータ８の回転数をより上昇させることができる。また、スイッチング回数が減少するので、スイッチング損失が減少する。更に、飽和手法は、インバータ装置２０及びモータ８の損失が最小となる場合に採用されるので、損失が最小となる。

本発明の実施形態によるインバータ装置を示す図である。 図１中のＥＣＵに係るモータ制御手段のブロック図である。 本発明の実施形態によるインバータ装置の制御方法を示すフローチャートである。 本発明の実施形態によるショート相決定を示すフローチャートである。 本発明の実施形態によるインバータ装置の制御方法を示すタイムチャートである。 本発明の実施形態によるショート期間の割り当てを示す図である。 本発明の実施形態により電圧利用率の拡大を示す図である。

符号の説明

２ 直流電源
４ Ｚソース昇圧回路４
６ インバータ回路
８ モータ
１０ バッテリ電圧センサ
１２ 入力電圧センサ
１４Ｕ，１４Ｗ 相電流センサ
１６ 位置検出センサ
１８ ＥＣＵ

Claims (4)

1. 直流電源の正極端側に接続された第１リアクタと、前記直流電源の負極端側に接続された第２リアクタと、前記第１リアクタの入力端と前記第２リアクタの出力端との間に接続された第１コンデンサと、前記１リアクタの出力端と前記第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、複数のスイッチング素子を有し、前記昇圧回路の出力側に接続された複数相のインバータ回路とを備えたインバータ装置であって、
   前記インバータ回路の各相のスイッチング素子が接続される負荷に印加する指令電圧を算出する指令電圧算出手段と、
   前記昇圧回路の目標昇圧電圧を算出する目標昇圧電圧算出手段と、
   前記目標昇圧電圧に基づいて、前記昇圧回路により昇圧させる際に、前記インバータ回路のいずれかの相の全スイッチング素子をオン状態にして前記インバータ回路を短絡する１キャリア周期における全体の時間長を示すショート時間を算出するショート時間算出手段と、
   前記昇圧回路の出力電圧及び前記各相の指令電圧に基づいて、前記複数相の各スイッチング素子をオン／オフして前記負荷を制御するためのパルス幅変調信号を算出するＰＷＭ信号算出手段と、
   前記ＰＷＭ信号算出手段により算出される各相の各スイッチング素子がオンされる時間と前記キャリア周期との関係が所定の場合は、前記ショート時間を全ての相に分割することを禁じ、一部の相にのみ前記ショート時間を分割してショート期間を割り当てるショート相決定手段と、
   前記ショート相決定手段が割り当てた前記ショート期間に基づいて、前記昇圧回路により昇圧させるために前記インバータ回路の短絡動作の制御をする短絡制御手段と、
   を具備したことを特徴とするインバータ装置。
2. 前記ショート相決定手段は、前記キャリア信号の前記キャリア周期に対する前記パルス幅変調信号に基づきオンされる相のスイッチング素子のオン時間の割合が１００％であり前記指令電圧が飽和する該相については、該相にショート期間を割り当てず、前記キャリア信号の前記キャリア周期に対する前記パルス幅変調信号に基づきオンされる相のスイッチング素子のオン時間の割合が１００％未満であり前記指令電圧が飽和しない他の相にショート期間を割り当てることを特徴とする請求項１記載のインバータ装置。
3. 各相について、前記キャリア信号の前記キャリア周期に対する前記パルス幅変調信号に基づきオンされる該相のスイッチング素子のオン時間の割合が所定値以上であるときに、該相にショート期間を割り当てず、前記キャリア信号のキャリア周期に対する前記パルス幅変調信号に基づきオンされる該相のスイッチング素子のオン時間の割合が前記所定値よりも小さい他の相にショート期間を割り当てることを特徴とする請求項１記載のインバータ装置。
4. 前記目標昇圧電圧算出手段は、前記目標昇圧電圧、該目標昇圧電圧の下での前記各相の指令電圧に基づく前記負荷への電力供給時間並びに各ショート期間の時間長及びショート期間の回数に基づき、前記昇圧回路、前記インバータ回路及び前記負荷の損失を算出し、前記目標昇圧電圧を算出することを特徴とする請求項１記載のインバータ装置。

Images