JP4842060B2

JP4842060B2 - インバータ装置及びその制御方法

Info

Publication number: JP4842060B2
Application number: JP2006240954A
Authority: JP
Inventors: 学黒川
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 2006-09-06
Filing date: 2006-09-06
Publication date: 2011-12-21
Anticipated expiration: 2026-09-06
Also published as: JP2008067457A

Description

本発明は、直流電源を昇圧する昇圧回路を有するインバータ装置及びその制御方法に関する。

ハイブリッド自動車、燃料電池車両や電動車両などでは、電動機（以下、モータ）により、駆動力が生成され、車軸に伝達される。車両の走行状態に応じた最適な駆動力を得るために、バッテリの電源電圧を昇圧回路により、所望の電圧に昇圧し、該昇圧電圧に基づき、モータの駆動力を得ている。

高出力及び高効率を実現する昇圧回路として、特許文献１に記載されたインピーダンス（Ｚ）ソース昇圧回路が提案されている。Ｚソース昇圧回路は、直流電源の正極端側に接続された第１リアクタと、直流電源の負極端側に接続された第２リアクタと、第１リアクタの入力端と第２リアクタの出力端との間に接続された第１コンデンサと、第１リアクタの出力端と第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される。そして、インバータ回路が昇圧回路の出力側に接続される。

インバータ回路は、Ｕ，Ｖ，Ｗ相について、ＩＧＢＴ素子（Insulated Gate Bipolar mode Transistor）（スイッチング素子）とフリーホイルダイオードとを逆並列接続したＩＧＢＴモジュールが三相インバータ回路の各アームを構成する。上アーム（正極側（Ｐ側））を構成するＩＧＢＴモジュールと下アーム（負極側（Ｎ側））を構成するＩＧＢＴモジュールは直列接続されて三相インバータ回路を構成する。

インバータ回路は、キャリア周期毎に、Ｕ相，Ｖ相，Ｗ相について、各相電流が目標電流に一致するように、パルス幅変調（ＰＷＭ）方式により制御される。

Ｚソース昇圧回路は、Ｕ，Ｗ，Ｗのいずれかの相の上下のアームが短絡するショート期間において、第１及び第２リアクタの充電による磁気エネルギーの蓄積、並びに第１及び第２コンデンサの放電を行った後、ＰＷＭ制御による、通電期間やＵ，Ｖ，Ｗ相の全ての上又は下アームが短絡するゼロベクトル期間において、第１及び第２リアクタの放電並びに第１及び第２コンデンサの充電を行うことにより昇圧する。

従来、１キャリア周期において、６つのショート期間Ｔｓｎ（ｎ＝１〜６）は、パルス幅変調におけるパルス幅の長短に関らず全て同じ時間としていた。パルス幅とは、同一ＰＷＭ制御パターンが継続する時間をいう。即ち、キャリア周期Ｔｃにおける、ショート期間の総和をＴｓとすると、ショート期間Ｔｓｎ’＝Ｔｓ／６としていた。
米国特許出願公開第２００３／０２３１５１８号公報

しかしながら、従来のショート期間の設定には、以下のような問題点があった。通電期間やゼロベクトル期間では、上述のように、第１及び第２リアクタの放電並びに第１及び第２コンデンサの充電により、昇圧される。詳細には、例えば、通電期間において、電流は、第１リアクタ→インバータ回路→第２リアクタ→バッテリ→第１リアクタ、及び第１リアクタ→第２コンデンサ→バッテリ→第１リアクタと流れ、インバータ回路の両端の電圧Ｖｏが昇圧される。第１及び第２リアクタの放電が終了すると、第１及び第２コンデンサが放電を開始し、電圧Ｖｏが徐々に減少する。このように、昇圧電圧Ｖｏは、ピーク電圧まで上昇した後、徐々に減少し、いわゆるリップルを有する。

図８及び図９は従来の問題点を示す図である。パルス幅が平均のとき、昇圧電圧Ｖｏが目標昇圧電圧値（指令値）Ｖｏ^＊に等しくなる。一方、図８及び図９（ａ）に示すように、Ｕ相のＰ側のＩＧＢＴがＯＮ，Ｖ相のＰ側のＩＧＢＴ素子がＯＮ，Ｗ相のＰ側のＩＧＢＴ素子がＯＦＦである（１１０）の期間Ｔ２，Ｔ４では、パルス幅が平均よりも短くなっており、電圧Ｖｏが減少する期間が平均よりも短くなるので、その直前のショート期間が終了した時点から次のショート期間が開始されるまでの昇圧電圧Ｖｏの平均値はパルス幅が平均値であるときの昇圧電圧Ｖｏの平均値（指令値）Ｖｏ^＊よりも高くなる。

一方、図８及び図９（ｂ）に示すように、Ｕ相のＰ側のＩＧＢＴ素子がＯＮ，Ｖ相のＰ側のＩＧＢＴ素子がＯＦＦ，Ｗ相のＰ側のＩＧＢＴ素子がＯＦＦである（１００）の期間Ｔ１，Ｔ５では、パルス幅が平均よりも長くなっており、電圧Ｖｏが減少する期間が平均よりも長くなるので、その直前のショート期間が終了した時点から次のショート期間が開始されるまでの昇圧電圧Ｖｏの平均値は指令値Ｖｏ^＊よりも低くなる。図８及び図９において、Ｖ_OUH，Ｖ_OVH，Ｖ_OWHはＵ，Ｖ，Ｗ相のＰ側ＩＧＢＴ素子の電圧を示し、そのＩＧＢＴ素子のＯＮ／ＯＦＦに対応する。図９において、Ｖ_OUL，Ｖ_OVLはＵ相，Ｖ相のＮ側ＩＧＢＴ素子の電圧を示し、そのＩＧＢＴ素子のＯＮ／ＯＦＦに対応する。

この結果、パルス幅の長い期間と、狭い期間では、各ＰＷＭ期間中の出力電圧Ｖｏの平均電圧が異なる。この結果、各相間に印加される電圧が指令値に基づいた電圧と異なってしまいモータの通電電流が歪み、トルクの低下や損失の増大を引き起こす原因となる。

本発明は、上記問題点に鑑みてなされたものであり、上述したインピーダンス（Ｚ）ソース昇圧回路において、昇圧されて出力される電圧を指令値に精度良く追従することを可能にしたインバータ制御装置及び制御方法を提供することを目的とする。

請求項１記載の発明によると、直流電源の正極端側に接続された第１リアクタと、前記直流電源の負極端側に接続された第２リアクタと、前記第１リアクタの入力端と前記第２リアクタの出力端との間に接続された第１コンデンサと、前記１リアクタの出力端と前記第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、前記昇圧回路の出力側に接続され、各相の目標電圧とキャリア信号に基づくパルス幅変調によって制御される複数相のインバータ回路とを備えたインバータ装置であって、前記インバータ回路のいずれかの相を短絡する期間であるショート期間に対し、今回のショート期間を、該今回のショート期間の終了から次回のショート期間の開始までの前記インバータ回路の通電時間に基づいて設定するインバータ装置が提供される。

請求項２記載の発明によると、請求項１記載の発明において、前記パルス幅変調により前記インバータ回路のいずれかの相の上下アームにおいてスイッチング素子のオン状態が切替わる際に設けられる前記今回のショート期間をＴｓｎ、前記パルス幅変調の周期であるキャリア周期をＴｃ、前記キャリア周期におけるショート期間の総和である総和ショート期間をＴｓ、前記今回のショート期間の終了から前記次回のショート期間の開始までの前記インバータの通電時間をＴｎとすると、Ｔｓｎ＝Ｔｎ×Ｔｓ／（Ｔｃ−Ｔｓ）であるインバータ装置が提供される。

請求項３記載の発明によると、直流電源の正極端側に接続された第１リアクタと、前記直流電源の負極端側に接続された第２リアクタと、前記第１リアクタの入力端と前記第２リアクタの出力端との間に接続された第１コンデンサと、前記１リアクタの出力端と前記第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、前記昇圧回路の出力側に接続され、各相の目標電圧とキャリア信号に基づくパルス幅変調によって制御される複数相のインバータ回路とを備えたインバータ装置の制御方法であって、パルス幅変調の周期であるキャリア周期において、前記パルス幅変調に基づいて前記インバータ回路の通電時間を算出するステップと、前記インバータ回路のいずれかの相を短絡する期間であるショート期間に対し、今回のショート期間を、該今回のショート期間の終了から次回のショート期間の開始までの前記インバータ回路の通電時間に基づいて設定するステップとを備えたインバータ装置の制御方法が提供される。

請求項１又は請求項３記載の発明によると、インバータ回路のいずれかの相を短絡する期間であるショート期間に対し、今回のショート期間を、該今回のショート期間の終了から次回のショート期間の開始までのインバータ回路の通電時間に基づいて設定するので、ショート期間の長短により、昇圧電圧と指令値との間の差を小さくすることができ、指令値に追従した昇圧制御が可能である。

請求項２記載の発明によると、パルス幅変調によりインバータ回路のいずれかの相の上下アームにおいてスイッチング素子のオン状態が切替わる際に設けられる今回のショート期間Ｔｓｎは、パルス幅変調の周期であるキャリア周期Ｔｃと該キャリア周期Ｔｃにおけるショート期間の総和である総和ショート期間Ｔｓとの差分（Ｔｃ−Ｔｓ）に対する今回のショート期間の終了から次回のショート期間の開始までのインバータの通電時間Ｔｎの比率と総ショート期間Ｔｓとの積としたので、通電時間における昇圧電圧の平均値を指令値に等しくできる。

図１は本発明の実施形態による示すインバータ装置２０の構成図である。図１に示すように、インバータ装置２０は、直流電源２、昇圧回路４、インバータ回路６、バッテリ電圧センサ１０、ＤＣ入力電流センサ１２、コンデンサ電圧センサ１３、相電流センサ１４Ｕ，１４Ｗ、位置検出センサ１６及びＥＣＵ１８を具備する。

直流電源２は、モータ８に昇圧回路４やインバータ回路６を介して電力供給するための蓄電装置であり、リチウムイオン電池やニッケル水素電池などであり、複数の単電池がモジュール化された複数のバッテリブロックが直列接続されている。直流電源２はキャパシタでも良い。

昇圧回路４は、直流電源２の正極端側に接続された第１リアクタＬ１と、直流電源２の負極端側に接続された第２リアクタＬ２と、第１リアクタＬ１の入力端と第２リアクタＬ２の出力端との間に接続された第１コンデンサＣ１と、第１リアクタＬ１の出力端と第２リアクタＬ２の入力端との間に接続された第２コンデンサＣ２とを備えて構成されたＺソース昇圧回路である。

インバータ回路６は、Ｚソース昇圧回路４の出力側に接続された複数相のインバータ回路であり、例えば、三相インバータ回路である。インバータ回路６は、ＩＧＢＴ素子（スイッチング素子）とフリーホイルダイオードとを逆並列接続したＩＧＢＴモジュールが三相インバータ回路の各アームを構成する。Ｕ相，Ｖ相，Ｗ相の上アームと下アームを構成するＩＧＢＴモジュールは直列接続されて三相インバータ回路を構成する。

ＩＧＢＴ素子ＵＨ及びフライホイールダイオードＤＵＨは、Ｕ相の上アーム（Ｐ側）を構成する。また、ＩＧＢＴ素子ＶＨ及びフライホイールダイオードＤＶＨは、Ｖ相の上アームを構成し、ＩＧＢＴ素子ＷＨ及びフライホイールダイオードＤＷＨは、Ｗ相の上アームを構成する。

ＩＧＢＴ素子ＵＬ及びフライホイールダイオードＤＵＬは、Ｕ相の下アーム（Ｎ側）を構成する。また、ＩＧＢＴ素子ＶＬ及びフライホイールダイオードＤＶＬは、Ｖ相の下アームを構成し、ＩＧＢＴ素子ＷＬ及びフライホイールダイオードＤＷＬは、Ｗ相の下アームを構成する。尚、ＩＧＢＴ素子やフライホールダイオードについて使用する記号Ｈ，Ｌは、Ｐ側，Ｎ側のものをいう。

ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨのコレクタが第１リアクタＬ１のＺソース昇圧回路４の出力端側に接続されている。ＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬのエミッタが第２リアクタＬ２のＺソース昇圧回路４の出力端側に接続されている。各ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨ，ＵＬ，ＶＬ，ＷＬのコレクタ−エミッタ間は、エミッタからコレクタの方向が順方向となるようにフライホイールダイオードＤＵＨ，ＤＶＨ，ＤＷＨ，ＤＵＬ，ＤＶＬ，ＤＷＬが接続されている。

ＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬをパルス幅変調によりＯＮ／ＯＦＦするパルス信号（ゲート信号）がＥＣＵ１８よりＩＧＢＴ素子ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのゲートに入力される。各ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨのエミッタ及び各ＩＧＢＴ素子ＵＬ，ＶＬ，ＷＬのコレクタは、モータ８のＵ，Ｖ，Ｗ相の各コイル端子に接続されている。

モータ８は、３相電力機器、例えば、ハイブリッド車両や燃料電池車両や電動車両などの車両に駆動源として搭載されるＤＣブラシレスモータ等である。

バッテリ電圧センサ１０は、直流電源２の電圧Ｖｓを検出するセンサである。ＤＣ入力電流センサ１２は、直流電源２の負極端に流れる電流を検出するセンサである。コンデンサ電圧センサ１３は、第１コンデンサＣ１の電圧Ｖｃ１を検出するセンサである。相電流センサ１４Ｕ，１４Ｗは、モータ８の相電流ｉｕ，ｉｖ，ｉｗを検出するセンサである。相電流センサ１４Ｕ，１４Ｗは、本例では、Ｕ，Ｗ相についてのみ設けられ、Ｖ相電流ｉｖについては、相電流ｉｕ，ｉｖ，ｉｗの３相の和が０であり、Ｖ相電流ｉｖは計算により算出可能であることから、Ｖ相については省略しているが、勿論、Ｕ，Ｖ，Ｗ相について設けても良い。

位置検出センサ１６は、モータ８のステータとロータとの相対回転角θｍを検出するセンサである。センサ１０，１２，１３，１４Ｕ，１４Ｗ，１６の出力信号は、ＥＣＵ１８に入力され、図示しないアナログ／デジタル変換器によりアナログ信号からデジタル信号に変換されて、ＥＣＵ１８で処理される。

ＥＣＵ１８は、モータ８の駆動及び回生作動を制御するモータ制御手段として機能するものであり、図２に示すように、目標Ｖｄ^＊，Ｖｑ^＊算出手段５０、目標昇圧電圧算出手段５１、目標Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊算出手段５２、Ｔｓ算出手段５４、パルス幅決定手段５６、Ｔｓｎ算出手段５８及びゲート信号出力手段６０をプログラムの実行により実現する機能を有する。

目標Ｖｄ^＊，Ｖｑ^＊算出手段５０は、回転直交座標をなすｄｑ座標上で電流のフィードバック制御を行うものであり、運転者のアクセル操作に係るアクセル開度を検出する図示しないアクセル開度センサ及び運転者のブレーキ操作に係る図示しないブレーキスイッチのオン／オフ等の各センサによる検出信号等から算出された車両の運転状態に応じたモータ８に対するトルク指令値から、目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊を演算する。目標ｄ軸電流ｉｄ^＊、目標ｑ軸電流ｉｑ^＊、回転角度θｍ、並びにＵ相電流ｉｕ、Ｖ相電流ｉｖ及びＷ相電流ｉｗの検出値をｄｑ座標上に変換して得たｄ軸電流及びｑ軸電流から、ｄ軸電流ｉｄ及びｑ軸電流ｉｑと目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊との各偏差がゼロとなるように、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を演算する。

昇圧電圧算出手段５１は、例えば、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊に基づいて目標昇圧電圧（指令値）を算出する。目標Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊算出手段５２は、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を座標変換し、モータ８に加えるべきＵ，Ｖ，Ｗ相の目標電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を演算する。

Ｔｓ算出手段５４、パルス幅決定手段５６及びＴｓｎ算出手段５８は、インバータ回路６のＵ，Ｖ，Ｗ相のいずれかの相を短絡する期間であるショート期間をパルス幅変調のパルス幅に基づき設定する手段である。

Ｔｓ算出手段５４は、式（１）より、キャリア周期Ｔｃにおけるショート期間の総和Ｔｓの比率（デューティ比）Ｔ_SDを算出する。

Ｖｏ^＊＝Ｖｓ／（１−２Ｔ_SD）・・・（１）
Ｖｏ^＊は目標昇圧電圧（指令値）である。Ｖｓはバッテリ電圧センサ１０より検出される直流電源２の電圧である。尚、Ｖｏ^＊は通電期間の昇圧電圧（Ｖｃ１×２−Ｖｓ（Ｖｃ１は第１コンデンサＣ１の電圧、Ｖｓは直流電源２の電圧）であっても良い。

デューティ比Ｔ_SD及び式（２）よりＰＷＭ変調による１キャリア周期Ｔｃにおけるショート期間の総和Ｔｓを算出する。

Ｔｓ＝Ｔｃ×Ｔ_SD ・・・（２）
パルス幅決定手段５６は、例えば、Ｕ，Ｖ，Ｗ相の目標電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊と、キャリア周期Ｔｃを周期とする三角波キャリア信号とに基づくＰＷＭ変調により、Ｕ相ＩＧＢＴ素子ＵＨ，ＵＬ、Ｖ相ＩＧＢＴ素子ＶＨ，ＶＬ及びＷ相ＩＧＢＴ素子ＷＨ，ＷＬのゲートに印加するための６個のＰＷＭ制御パターンを順次求める。同一ＰＷＭ制御パターンが継続する６個のＰＷＭ制御パターンのパルス幅Ｔｎ（ｎ＝１〜６）（ｎ＝１〜６）を決定する。

パルス幅Ｔ６は、キャリア周期Ｔｃにおける最後のゼロベクトル期間（０００）の次のキャリア周期Ｔｃにおける最初のゼロベクトル期間（０００）を合わせた期間とする。ＰＷＭ変調方式は、三角波キャリア変調方式以外の空間ベクトル変調方式等であっても良い。

Ｔｓｎ算出手段５８は、パルス幅決定手段５６に決定されたパルス幅Ｔ１〜Ｔ６に基づいて、式（３）より、各パルス幅Ｔｎ（ｎ＝１〜６）のＰＷＭ制御パターンの印加開始に先立つショート期間Ｔｓｎ（ｎ＝１〜６）を算出する
Ｔｓｎ＝Ｔｎ×Ｔｓ／（Ｔｃ−Ｔｓ）・・・（３）
これにより、ショート期間Ｔｓｎがパターン幅Ｔｎに応じて配分される。この結果、ショート時間Ｔｓ（ｎ＝１〜６）は、それぞれ、ショート期間直後のＰＷＭ制御パターンのパルス幅Ｔｎに応じ、パルス幅Ｔｎが長い場合は、長くなり、パルス幅Ｔｎが短い場合は、短くなる。尚、ゼロベクトル期間Ｔ３，Ｔ６が、例えば、Ｔ３，Ｔ６の時間に応じて、ショート期間Ｔｓに割り当てられる。ゼロベクトル期間Ｔ３，Ｔ６のショート期間Ｔｓの割り当てを除いた期間をＴ３’，Ｔ６’とすると、Ｔ３＋Ｔ６＝Ｔｓ＋Ｔ３’＋Ｔ６’となる。

尚、一般に、１キャリア周期Ｔｃにおいて、複数のショート期間を設ける場合、各ショート期間について、該ショート期間の終了時刻から次のショート期間の開始時刻までのＰＷＭ制御パターンの時間幅に基づいてショート期間を設定すれば良い。

ゲート信号出力手段６０は、キャリア信号Ｓ_ｔｒに同期して、パルス幅Ｔ１，Ｔ２，Ｔ４，Ｔ５のＰＷＭ制御パターン、及びゼロベクトル期間Ｔ３，Ｔ６については、ショート期間Ｔｓの割り当てを除いた期間Ｔ３’，Ｔ６’のゼロベクトル（１１１），（０００）に相当するゲート信号を出力する。パルス幅Ｔ１，Ｔ２，Ｔ３’，Ｔ４，Ｔ５，Ｔ６’のＰＷＭ制御パターンに対応するゲート信号の出力の開始に先立つショート期間がＴｓｎ（ｎ＝１〜６）となるように、当該ＰＷＭ制御パターンについて、Ｐ側のＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨがＯＮからＯＦＦ又はＯＦＦからＯＮに遷移するＵ，Ｖ，Ｗ相のいずれかの相の上下のアームが時間Ｔｓｎだけ短絡するように、Ｕ相のＩＧＢＴ素子ＵＨ，ＵＬ、Ｖ相のＩＧＢＴ素子ＶＬ，ＶＬ及びＷ相各ＩＧＢＴ素子ＷＨ，ＷＬの何れかの相の上下のアームのＩＧＢＴ素子のゲートに印加するゲート信号を出力する。例えば、ＰＷＭ制御パターンがＵ相のＰ側のＩＧＢＴ素子ＵＨがＯＮからＯＦＦに遷移するとき、Ｕ相のＮ側のＩＧＢＴ素子ＵＬがＯＮに遷移する時刻から時間Ｔｓ遅れて、Ｕ相のＰ側のＩＧＢＴ素子ＵＨをＯＮからＯＦＦにする。

図３は本発明に係るインバータ装置の制御方法を示すフローチャートである。図４〜図７はインバータ装置の制御方法を示すタイムチャートである。以下、これらの図面を参照して、インバータ装置の制御方法の説明をする。

ステップＳ２で位置検出センサ１６より回転角度θｍ、昇圧電圧Ｖｏ（＝２Ｖｃ１−Ｖｓ）、及び相電流センサ１４Ｕ，１４ＷよりＵ相電流ｉｕ，Ｖ相電流ｉｖ，Ｗ相電流Ｉｗを検出する。ステップＳ４で、トルク指令値から、目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊を演算し、目標ｄ軸電流ｉｄ^＊、目標ｑ軸電流ｉｑ^＊、回転角度θｍ、並びにＵ相電流ｉｕ、Ｖ相電流ｉｖ及びＷ相電流ｉｗの検出値をｄｑ座標上に変換して得たｄ軸電流及びｑ軸電流から、ｄ軸電流ｉｄ及びｑ軸電流ｉｑと目標ｄ軸電流ｉｄ^＊及び目標ｑ軸電流ｉｑ^＊との各偏差がゼロとなるように、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を演算する。

ステップＳ５で、例えば、目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊に基づいて目標昇圧電圧（指令値）Ｖｏ^＊を算出する。ステップＳ６で目標ｄ軸電圧Ｖｄ^＊及び目標ｑ軸電圧Ｖｑ^＊を座標変換し、モータ８に加えるべきＵ，Ｖ，Ｗ相の目標電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を演算する。ステップＳ８で目標昇圧電圧（指令値）Ｖｏ^＊及び直流電源２の電圧Ｖｓより式（１）に基づいてデューティ比Ｔ_SDを算出し、式（２）に基づいて、算出したデューティ比Ｔ_SDよりショート期間の総和Ｔｓを算出する。

ステップＳ１０でＵ，Ｖ，Ｗ相の目標電圧Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊と、キャリア周期Ｔｃを周期とし、時間幅がＴｃの三角波キャリア信号Ｓ_ｔｒに基づく、三角波変調方式等によるＰＷＭ変調により、Ｕ相ＩＧＢＴ素子ＵＨ，ＵＬ、Ｖ相ＩＧＢＴ素子ＶＨ，ＶＬ及びＷ相ＩＧＢＴ素子ＷＨ，ＷＬのゲートに印加するための６個のＰＷＭパターンのパルス幅Ｔｎ（ｎ＝１〜６）を求める。

図４及び図５において、Ｖ_iUH，Ｖ_iVH，Ｖ_iWHはＵ，Ｖ，Ｗ相のＰ側のＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨのＰＷＭ制御パターンを示し、ハッチング部分がハイレベル、それ以外がローレベルを示す。また、図４及び図５において、Ｖ_OUH，V_OVH，Ｖ_OWHは、本実施形態によるＰ側ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨの出力電圧を示し、ハッチングされた部分がハイレベル（ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨがＯＮ）、それ以外がローレベル（ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨがＯＦＦ）を示す。図４において、Ｖ’_OUH，Ｖ’_OVH，Ｖ’_OWHは従来技術によるＰ側ＩＧＢＴ素子ＵＨ，ＶＨ，ＷＨの出力電圧を示す。

図４及び図５に示すように、例えば、パルス幅Ｔ１のＰＷＭ制御パターンは（１００）、パルス幅Ｔ２のＰＷＭ制御パターンは（１１０）、パルス幅Ｔ３のＰＷＭ制御パターンは（１１１）、パルス幅Ｔ４のＰＷＭ制御パターンは（１１０）、パルス幅Ｔ５のＰＷＭ制御パターンは（１００）、パルス幅Ｔ６のＰＷＭ制御パターンは（０００）である。

ステップＳ１２でＴｓｎ＝Ｔｎ×Ｔｓ／（Ｔｃ−Ｔｓ）より、ショート期間Ｔｓｎ（ｎ＝１〜６）を算出する。尚、ゼロベクトル期間Ｔ３，Ｔ６については、ショート期間Ｔｓが割り当てられることから、割り当て後のゼロベクトル期間をＴ３’，Ｔ６’とする。

これにより、ショート期間Ｔｓｎがパルス幅Ｔｎに応じて決定される。即ち、図６及び図７（ａ）に示すように、Ｔ１，Ｔ５のように、パルス幅が長い場合、ショート期間Ｔｓ１，Ｔｓ５が長くなる。また、図６及び図７（ｂ）に示すように、Ｔ２，Ｔ４のように、パルス幅が短い場合、ショート期間Ｔｓ２，Ｔｓ４が短くなる。図７（ａ），（ｂ）中のＶ_OUL，Ｖ_OVLはＩＧＢＴ素子ＵＬ，ＶＬの電圧を示し、ＩＧＢＴ素子ＵＬ，ＶＬのＯＮ／ＯＦＦに対応する。

ステップＳ１４でパルス幅Ｔ１，Ｔ２，Ｔ３’，Ｔ４，Ｔ５，Ｔ６’及びショート期間Ｔｓｎ（ｎ＝１〜６）に基づいて、ゲート信号を各ＩＧＢＴ素子ＵＨ，ＵＬ、ＶＨ，ＶＬ、ＷＨ，ＷＬに出力する。

図６及び図７に示すように、例えば、パルス幅Ｔ１のＰＷＭ制御パターンにおいて、ＵＨがＯＮ、ＶＨがＯＦＦ、ＷＨがＯＦＦとなるように制御される。パルス幅Ｔ２のＰＷＭ制御パターンにおいて、ＵＨがＯＮ、ＶＨがＯＮ、ＷＨがＯＦＦとなるよう制御される。パルス幅Ｔ３’のＰＷＭ制御パターンにおいて、ＵＨがＯＮ、ＶＨがＯＮ、ＷＨがＯＮとなるよう制御される。パルス幅Ｔ４のＰＷＭ制御パターンにおいて、ＵＨがＯＮ、ＶＨがＯＮ、ＷＨがＯＦＦとなるよう制御される。パルス幅Ｔ５のＰＷＭ制御パターンにおいて、ＵＨがＯＮ、ＶＨがＯＦＦ、ＷＨがＯＦＦとなるよう制御される。パルス幅Ｔ６’のＰＷＭ制御パターンにおいて、ＵＨがＯＦＦ、ＶＨがＯＦＦ、ＷＨがＯＦＦとなるよう制御される。

パルス幅Ｔ６’の（０００）が終了する時刻ｔ１１から時間Ｔｓ１が経過する時刻ｔ１２まで、Ｕ相がショート、例えば、ＵＬがＯＦＦとなる時間が時刻ｔ１１から時間Ｔｓ１延長されるように、ＵＬが制御される。

パルス幅Ｔ１の（１００）が終了する時刻ｔ２１から時間Ｔｓ２が経過する時刻ｔ２２まで、Ｖ相がショート、例えば、ＶＬがＯＦＦとなる時間が時刻ｔ２１から時間Ｔｓ２延長されるように、ＶＬが制御される。

パルス幅Ｔ２の（１１０）が終了する時刻ｔ３１から時間Ｔｓ３が経過する時刻ｔ３２まで、Ｗ相がショート、例えば、ＷＬがＯＦＦとなる時間が時刻ｔ３１から時間Ｔｓ３延長されるように、ＷＬが制御される。

パルス幅Ｔ３’の（１１１）が終了する時刻ｔ４１から時間Ｔｓ４が経過する時刻ｔ４２まで、Ｗ相がショート、例えば、ＷＨがＯＦＦとなる時間が時刻ｔ４１から時刻Ｔｓ４延長されるように、ＷＨが制御される。

パルス幅Ｔ４の（１１０）が終了する時刻ｔ５１から時間Ｔｓ５が経過する時刻ｔ５２まで、Ｖ相がショート、例えば、ＶＨがＯＦＦとなる時間が時刻ｔ５１から時間Ｔｓ５延長されるように、ＶＨが制御される。

パルス幅Ｔ５の（１００）が終了する時刻ｔ６１から時間Ｔｓ６が経過する時刻ｔ６２まで、Ｕ相がショート、例えば、ＵＨがＯＦＦとなる時間が時刻ｔ６１から時間Ｔｓ６延長されるように、ＵＨが制御される。

このように、Ｔ１，Ｔ５のように、パルス幅が長い場合、Ｔｓ１，Ｔｓ５のように、ショート期間を長くするので、第１及び第２リアクタＬ１，Ｌ２に蓄積される磁気エネルギーが平均よりも大きくなり、図７（ａ）に示すように、昇圧電圧Ｖｏの平均値は、指令値Ｖｏ^＊に等しくなる。また、Ｔ２，Ｔ４のように、パルス幅が短い場合、Ｔｓ２，Ｔｓ４のように、ショート期間を短くするので、第１及び第２リアクタＬ１，Ｌ２に蓄積される磁気エネルギーが平均よりも少なくなり、図７（ｂ）に示すように、昇圧電圧Ｖｏの平均値は、指令値Ｖｏ^＊に一致する。

従って、昇圧電圧Ｖｏの平均値は指令値Ｖｏ^＊と等しくなるので、指令値Ｖｏ^＊に追従したＰＷＭ電圧印加を可能にし、出力電圧、電流波形の性能を向上させることができる。

本発明の実施形態によるインバータ装置を示す図である。図１中のＥＣＵに係るモータ制御手段のブロック図である。本発明に係るインバータ装置の制御方法を示すフローチャートである。本発明の実施形態によるショート期間を示すタイムチャートである。本発明の実施形態によるパルス幅決定を示すタイムチャートである。本発明の実施形態によるショート期間を示すタイムチャートである。本発明の効果を示すタイムチャートである。従来の問題点を示すタイムチャートである。従来の問題点を示すタイムチャートである。

符号の説明

２直流電源
４Ｚソース昇圧回路４
６インバータ回路
８モータ
１０バッテリ電圧センサ
１２ＤＣ入力電流センサ
１３コンデンサ電圧センサ
１４Ｕ，１４Ｗ相電流センサ
１６位置検出センサ
１８ＥＣＵ

Claims

直流電源の正極端側に接続された第１リアクタと、
前記直流電源の負極端側に接続された第２リアクタと、
前記第１リアクタの入力端と前記第２リアクタの出力端との間に接続された第１コンデンサと、
前記１リアクタの出力端と前記第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、
前記昇圧回路の出力側に接続され、各相の目標電圧とキャリア信号に基づくパルス幅変調によって制御される複数相のインバータ回路とを備えたインバータ装置であって、
前記インバータ回路のいずれかの相を短絡する期間であるショート期間に対し、今回のショート期間を、該今回のショート期間の終了から次回のショート期間の開始までの前記インバータ回路の通電時間に基づいて設定するインバータ装置。
前記パルス幅変調により前記インバータ回路のいずれかの相の上下アームにおいてスイッチング素子のオン状態が切替わる際に設けられる前記今回のショート期間をＴｓｎ、
前記パルス幅変調の周期であるキャリア周期をＴｃ、
前記キャリア周期におけるショート期間の総和である総和ショート期間をＴｓ、
前記今回のショート期間の終了から前記次回のショート期間の開始までの前記インバータの通電時間をＴｎとすると、
Ｔｓｎ＝Ｔｎ×Ｔｓ／（Ｔｃ−Ｔｓ）である請求項１記載のインバータ装置。
直流電源の正極端側に接続された第１リアクタと、
前記直流電源の負極端側に接続された第２リアクタと、
前記第１リアクタの入力端と前記第２リアクタの出力端との間に接続された第１コンデンサと、
前記１リアクタの出力端と前記第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、
前記昇圧回路の出力側に接続され、各相の目標電圧とキャリア信号に基づくパルス幅変調によって制御される複数相のインバータ回路とを備えたインバータ装置の制御方法であって、
前記パルス幅変調の周期であるキャリア周期において、前記パルス幅変調に基づいて前記インバータ回路の通電時間を算出するステップと、
前記インバータ回路のいずれかの相を短絡する期間であるショート期間に対し、今回のショート期間を、該今回のショート期間の終了から次回のショート期間の開始までの前記インバータ回路の通電時間に基づいて設定するステップと、
を備えたインバータ装置の制御方法。