JP2008312185A - A/d変換回路 - Google Patents
A/d変換回路 Download PDFInfo
- Publication number
- JP2008312185A JP2008312185A JP2007263297A JP2007263297A JP2008312185A JP 2008312185 A JP2008312185 A JP 2008312185A JP 2007263297 A JP2007263297 A JP 2007263297A JP 2007263297 A JP2007263297 A JP 2007263297A JP 2008312185 A JP2008312185 A JP 2008312185A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- signal
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】A/D変換回路20では、第1リングディレイライン21および第2リングディレイライン25の遅延特性が、周囲温度の変化に伴ってそれぞれ同様に変動するので、第1リングディレイライン21の温度特性を第2リングディレイライン25の温度特性で相殺できる。第2リングディレイライン25には、温度変動のほとんどない定電圧回路40から出力される基準電圧Vref が電源電圧として供給されるため、出力ライン20bから出力されるデジタルデータDTと、基準データライン20fから出力される基準電圧Vref のデジタルデータと、の差分データを論理演算回路50によって算出することで、複雑な演算処理を要することなく、周囲の温度変化に伴う変動を抑制したデジタルデータとしてTAD出力を得ることができる。
【選択図】図1
Description
前記信号選択手段から出力されたアナログ電圧信号または所定の基準電圧を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を複数個リング状に連結させるとともに、これら複数個の反転回路のうちの一つが反転動作を外部から制御可能な起動用反転回路として構成され、この起動用反転回路の動作開始に伴いパルス信号を周回させるパルス周回回路と、前記パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力するカウンタと、前記入力信号ラインから入力されたアナログ電圧信号を選択して出力させるアナログ入力選択信号と前記所定の基準電圧を選択して出力させる基準電圧入力選択信号とを、前記選択制御信号として前記信号選択手段に出力する制御手段と、前記制御手段から前記信号選択手段に前記アナログ入力選択信号が入力される場合で、前記カウンタから出力される前記カウント値を第1前回データとして所定周期で保持して出力する第1ラッチと、前記カウンタから出力される前記カウント値を第1現在データとしてこの第1現在データから、当該第1現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第1ラッチから出力された前記第1前回データを減算し減算結果を第1デジタルデータとして出力する第1演算手段と、前記制御手段から前記信号選択手段に前記基準電圧入力選択信号が入力される場合で、前記カウンタから出力される前記カウント値を第2前回データとして前記所定周期で保持して出力する第2ラッチと、前記カウンタから出力される前記カウント値を第2現在データとしてこの第2現在データから、当該第2現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第2ラッチから出力された前記第2前回データを減算し減算結果を第2デジタルデータとして出力する第2演算手段と、所定の前記アナログ電圧信号に対して前記第1パルス周回回路の周囲温度の変化に依存することなく前記第1演算手段から一定値で出力される前記第1デジタルデータをY0、任意の前記アナログ電圧信号に対して前記第1演算手段から出力される前記第1デジタルデータをY、前記第2演算手段から出力される前記第2デジタルデータをYref とした場合、(Y−Y0)/(Yref −Y0)で表される演算をしてその演算結果を前記二進数のデジタルデータとして前記出力データラインに出力する第3演算手段と、を備えることを技術的特徴とする。
[第1実施形態]
まず、本第1実施形態に係るA/D変換回路20の構成を説明する。このA/D変換回路20は、特許請求の範囲に記載の請求項1に係る発明を具現化した一例に相当し得るものである。
続いて、発明の第2実施形態に係るA/D変換回路120の構成を説明する。本第2実施形態に係るA/D変換回路120は、第1実施形態に係るA/D変換回路20に比べ、デジタルコンパレータ28の構成を変更してLPF30を省略可能にした点が異なる。このため、第1実施形態のA/D変換回路20と実質的に同一の構成部分については同一符号を付して説明を省略する。なお、このA/D変換回路120は、特許請求の範囲に記載の請求項11に係る発明を具現化した一例に相当し得るものである。
続いて、発明の第3実施形態に係るA/D変換回路220の構成を説明する。第1実施形態に係るA/D変換回路20や第2実施形態に係るA/D変換回路120は、いずれも第1リングディレイライン21とほぼ同様の温度環境下の第2リングディレイライン25内で周回するパルス信号の周回回数をカウントすることで、それが所定値に到達したタイミングを所定タイミングとしてラッチ信号をラッチ&エンコーダ22および第1ラッチ24に出力してこのラッチタイミングにおける二進数のデジタルデータDTをラッチ&エンコーダ22および第1ラッチ24から得るように構成したが、本第3実施形態に係るA/D変換回路220では、ラッチ信号はサンプリングクロックCLKとして与え、図12に示すように、第1変換部230から出力される第1デジタルデータYを第2変換部240から出力される第2デジタルデータYref に基づいて、DSP250により補正演算(Y−Y0)/(Yref −Y0)するように構成した。
続いて、発明の第4実施形態に係るA/D変換回路320の構成を説明する。本第4実施形態に係るA/D変換回路320は、第3実施形態に係るA/D変換回路220に比べ、第2変換部240を省略した点が異なる。このため、第3実施形態のA/D変換回路220や第1実施形態のA/D変換回路20と実質的に同一の構成部分については同一符号を付して説明を省略する。なお、このA/D変換回路320は、特許請求の範囲に記載の請求項13に係る発明を具現化した一例に相当し得るものである。
続いて、発明の第5実施形態に係るA/D変換回路420の構成を説明する。第3実施形態に係るA/D変換回路220や第4実施形態に係るA/D変換回路320は、いずれも第1変換部230を単独の第1リングディレイラインのみで構成したが、本第5実施形態に係るA/D変換回路420は、第1変換部430を第1a変換部430aと第1b変換部430bとに機能分割して、入力電圧Vinに対するA/D変換値として第1デジタルデータを第1a変換部430aから出力する一方で、入力電圧Vinに対して基準電圧Vref2を中心に正負を反転した特性をなすA/D変換値として第2デジタルデータを第1b変換部430bから出力するように構成した。
続いて、発明の第6実施形態に係るA/D変換回路520の構成を説明する。前述した第5実施形態に係るA/D変換回路420では、反転アンプ460によって入力電圧Vinをその増減方向に基準電圧Vref を基準に反転させて第1’リングディレイライン61に入力する構成を採ったが、このような反転アンプ460等を必要とするため、回路規模の増大傾向を招く。そこで、本第6実施形態では、このような反転アンプ460等を要することなく、前述した第5実施形態に係るA/D変換回路420と同様、複雑な演算処理を要することなく、A/D変換出力の直線性を向上可能にした。なお、これまで説明した各実施形態のA/D変換回路20,120,320,420と実質的に同一の構成部分については同一符号を付して説明を省略する。なお、このA/D変換回路520は、特許請求の範囲に記載の請求項15に係る発明を具現化した一例に相当し得るものである。
20a、220a、320a、420a、520a…入力ライン(入力信号ライン)
20b、220b、320b、420b、520b…出力ライン(出力データライン)
20c、220c、320c、420c、420g、520c…基準電圧ライン
20d、220d、320d、420d、520d…スタート信号ライン
20e、220e、320e、420e、520e…リセット信号ライン
20f、220h、320h、420h、520h…基準データライン
20g…ラッチ信号ライン
21…第1リングディレイライン(第1パルス周回回路、パルス周回回路)
21a…NAND回路(反転回路、起動用反転回路)
21b、21c、21d、21x…INV回路(反転回路)
22…ラッチ&エンコーダ(変換データ出力制御手段)
23…第1カウンタ(カウンタ)
24…第1ラッチ(変換データ出力制御手段)
25…第2リングディレイライン(第2パルス周回回路、第3パルス周回回路)
25a…NAND回路(反転回路、起動用反転回路)
25b、25c、25d、25x…INV回路(反転回路)
26…第2カウンタ(第3カウンタ)
27…第2ラッチ(基準データ出力制御手段)
28、128…デジタルコンパレータ(タイミング通知手段)
29…ROM(タイミング通知手段)
30…LPF(フィルタ回路)
32、33…出力バッファ
40…定電圧回路(基準電圧源)
45…ノイズ除去フィルタ(フィルタ回路)
50…論理演算回路(演算手段)
50a…TAD出力ライン
61…第1’リングディレイライン(第2パルス周回回路)
62…ラッチ&エンコーダ
63…第1’カウンタ(第2カウンタ)
64…第1’ラッチ
65…ラッチ(第2ラッチ)
66…デジタル演算回路(第2演算手段)
128a1…遅延回路
128b1…EXOR回路(判断回路)
128c1…INV回路(判断回路)
128a2…遅延回路
128b2…AND回路(通知回路)
128c2…INV回路(通知回路)
128a3…FF回路
230、430、530…第1変換部
231…ラッチ(第1ラッチ)
233…デジタル演算回路(第1演算手段)
240、440、540…第2変換部
241…ラッチ(第2ラッチ、第3ラッチ)
243…デジタル演算回路(第2演算手段、第4演算手段)
250…DSP(第3演算手段、第5演算手段、制御手段)
250a…TAD出力ライン(出力データライン)
260…ROM(第3演算手段、第5演算手段)
330…マルチプレクサ(信号選択手段)
430a、530a…第1a変換部
430b、530b…第1b変換部
460…反転アンプ(反転手段)
470…デジタル演算回路(第3演算手段)
DT…デジタルデータ(二進数のデジタルデータ)
Vcc…外部電源電圧(直流電圧)
Vin…入力電圧(アナログ電圧信号)
Vref 、Vref1、Vref2…基準電圧(所定の基準電圧)
W…半導体基板
Claims (15)
- 入力信号ラインに入力されたアナログ電圧信号を二進数のデジタルデータに変換して出力データラインに出力するA/D変換回路であって、
前記入力信号ラインから入力されたアナログ電圧信号を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を複数個リング状に連結させるとともに、これら複数個の反転回路のうちの一つが反転動作を外部から制御可能な起動用反転回路として構成され、この起動用反転回路の動作開始に伴いパルス信号を周回させる第1パルス周回回路と、
前記第1パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第1カウンタと、
前記第1カウンタから出力される前記カウント値を前記二進数のデジタルデータとして、所定タイミングで前記出力データラインに出力する変換データ出力制御手段と、
所定の基準電圧を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を、前記第1パルス周回回路を構成する前記反転回路と同様の個数および接続で構成し、これら複数個の反転回路のうちの一つである起動用反転回路が前記第1パルス周回回路の起動用反転回路の動作開始と同時に動作を開始するとともに、これらの反転回路および起動用反転回路が前記第1パルス周回回路と温度的に結合可能に構成される第2パルス周回回路と、
前記第2パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第2カウンタと、
前記第2カウンタから出力される前記カウント値が所定値に到達すると前記所定タイミングを前記変換データ出力制御手段に通知するタイミング通知手段と、
前記所定値を前記所定の基準電圧のデジタルデータとして出力する基準データ出力手段と、を備えることを特徴とするA/D変換回路。 - 基準データ出力手段は、前記所定値に代えて、前記所定タイミングにおける前記第2カウンタの前記カウント値を前記所定の基準電圧のデジタルデータとして出力することを特徴とする請求項1記載のA/D変換回路。
- 前記所定の基準電圧は、前記出力データラインに出力される前記デジタルデータによる値が温度の変化に対してほぼ一定に変動する前記電源電圧の範囲のほぼ中心電圧に設定されることを特徴とする請求項1または2記載のA/D変換回路。
- 前記タイミング通知手段は、前記カウント値が前記所定値を超えても、前記所定タイミングを前記変換データ出力制御手段に通知することを特徴とする請求項1〜3のいずれか一項に記載のA/D変換回路。
- 前記第2カウンタが前記カウント値を二進数のデジタルデータで出力する場合であって、前記タイミング通知手段は、前記カウント値が前記所定値に到達する前後で変化するビット線の論理値を検出して、前記カウント値が前記所定値に到達したか否かを判断することを特徴とする請求項1〜4のいずれか一項に記載のA/D変換回路。
- 前記所定の基準電圧を発生させる基準電圧源とこの基準電圧源に直流電圧を供給する直流電圧源との間には、この直流電圧の変動を抑制し得るフィルタ回路が介在することを特徴とする請求項1〜5のいずれか一項に記載のA/D変換回路。
- 前記第1パルス周回回路と前記第2パルス周回回路とは、同一の半導体基板上に隣接して並列に回路配置されることを特徴とする請求項1〜6のいずれか一項に記載のA/D変換回路。
- 前記出力ラインから出力される前記二進数のデジタルデータと前記所定の基準電圧のデジタルデータとの差分データを、前記所定の基準電圧に対する前記アナログ電圧信号の電圧差情報として演算して出力する演算手段を備えることを特徴とする請求項1〜7のいずれか一項に記載のA/D変換回路。
- 前記タイミング通知手段と前記変換データ出力制御手段との間には、
前記論理回路を構成する論理ゲート間で、HレベルからLレベルの状態遷移タイミングまたはLレベルからHレベルの状態遷移タイミングの僅かなズレによって発生し得るグリッチノイズを除去可能なフィルタ回路が設けられていることを特徴とする請求項9記載のA/D変換回路。 - 前記タイミング通知手段は、
前記第2カウンタから出力される前記カウンタ値で前記所定値に到達するカウント値が前記論理回路に入力されてから前記最上位ビットが「0」から「1」に変化するまでに要する最大遅延時間よりも長い時間を、遅延時間として設定されて前記第2カウンタから出力される前記カウンタ値の最下位ビットの情報が入力される遅延回路と、
前記遅延時間前に前記遅延回路に入力されて前記遅延回路から前記遅延時間経過後に出力される前記最下位ビットの過去情報と前記第2カウンタから出力される現在の前記カウンタ値の最下位ビットの現在情報とが一致するか否かを判断する判断回路と、
前記Znの最上位ビットが「0」から「1」に変化した後、前記判断回路により前記過去情報と前記現在情報とが一致すると判断した場合には、この判断したタイミングを前記所定タイミングとして出力する通知回路と、
を備えることを特徴とする請求項9記載のA/D変換回路。 - 入力信号ラインに入力されたアナログ電圧信号を二進数のデジタルデータに変換して出力データラインに出力するA/D変換回路であって、
前記入力信号ラインから入力されたアナログ電圧信号を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を複数個リング状に連結させるとともに、これら複数個の反転回路のうちの一つが反転動作を外部から制御可能な起動用反転回路として構成され、この起動用反転回路の動作開始に伴いパルス信号を周回させる第1パルス周回回路と、
前記第1パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第1カウンタと、
前記第1カウンタから出力される前記カウント値を第1前回データとして所定周期で保持して出力する第1ラッチと、
前記第1カウンタから出力される前記カウント値を第1現在データとしてこの第1現在データから、当該第1現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第1ラッチから出力された前記第1前回データを減算し減算結果を第1デジタルデータとして出力する第1演算手段と、
所定の基準電圧を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を、前記第1パルス周回回路を構成する前記反転回路と同様の個数および接続で構成し、これら複数個の反転回路のうちの一つである起動用反転回路が前記第1パルス周回回路の起動用反転回路の動作開始と同時に動作を開始するとともに、これらの反転回路および起動用反転回路が前記第1パルス周回回路と温度的に結合可能に構成される第2パルス周回回路と、
前記第2パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第2カウンタと、
前記第2カウンタから出力される前記カウント値を第2前回データとして前記所定周期で保持して出力する第2ラッチと、
前記第2カウンタから出力される前記カウント値を第2現在データとしてこの第2現在データから、当該第2現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第2ラッチから出力された前記第2前回データを減算し減算結果を第2デジタルデータとして出力する第2演算手段と、
所定の前記アナログ電圧信号に対して前記第1パルス周回回路の周囲温度の変化に依存することなく前記第1演算手段から一定値で出力される前記第1デジタルデータをY0、任意の前記アナログ電圧信号に対して前記第1演算手段から出力される前記第1デジタルデータをY、前記第2演算手段から出力される前記第2デジタルデータをYrefとした場合、(Y−Y0)/(Yref−Y0)で表される演算をしてその演算結果を前記二進数のデジタルデータとして前記出力データラインに出力する第3演算手段と、
を備えることを特徴とするA/D変換回路。 - 入力信号ラインに入力されたアナログ電圧信号を二進数のデジタルデータに変換して出力データラインに出力するA/D変換回路であって、
前記入力信号ラインから入力されたアナログ電圧信号と所定の基準電圧とのいずれかを選択制御信号の入力により選択して出力する信号選択手段と、
前記信号選択手段から出力されたアナログ電圧信号または所定の基準電圧を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を複数個リング状に連結させるとともに、これら複数個の反転回路のうちの一つが反転動作を外部から制御可能な起動用反転回路として構成され、この起動用反転回路の動作開始に伴いパルス信号を周回させるパルス周回回路と、
前記パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力するカウンタと、
前記入力信号ラインから入力されたアナログ電圧信号を選択して出力させるアナログ入力選択信号と前記所定の基準電圧を選択して出力させる基準電圧入力選択信号とを、前記選択制御信号として前記信号選択手段に出力する制御手段と、
前記制御手段から前記信号選択手段に前記アナログ入力選択信号が入力される場合で、前記カウンタから出力される前記カウント値を第1前回データとして所定周期で保持して出力する第1ラッチと、
前記カウンタから出力される前記カウント値を第1現在データとしてこの第1現在データから、当該第1現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第1ラッチから出力された前記第1前回データを減算し減算結果を第1デジタルデータとして出力する第1演算手段と、
前記制御手段から前記信号選択手段に前記基準電圧入力選択信号が入力される場合で、前記カウンタから出力される前記カウント値を第2前回データとして前記所定周期で保持して出力する第2ラッチと、
前記カウンタから出力される前記カウント値を第2現在データとしてこの第2現在データから、当該第2現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第2ラッチから出力された前記第2前回データを減算し減算結果を第2デジタルデータとして出力する第2演算手段と、
所定の前記アナログ電圧信号に対して前記第1パルス周回回路の周囲温度の変化に依存することなく前記第1演算手段から一定値で出力される前記第1デジタルデータをY0、任意の前記アナログ電圧信号に対して前記第1演算手段から出力される前記第1デジタルデータをY、前記第2演算手段から出力される前記第2デジタルデータをYrefとした場合、(Y−Y0)/(Yref−Y0)で表される演算をしてその演算結果を前記二進数のデジタルデータとして前記出力データラインに出力する第3演算手段と、
を備えることを特徴とするA/D変換回路。 - 入力信号ラインに入力されたアナログ電圧信号を二進数のデジタルデータに変換して出力データラインに出力するA/D変換回路であって、
前記入力信号ラインから入力されたアナログ電圧信号を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を複数個リング状に連結させるとともに、これら複数個の反転回路のうちの一つが反転動作を外部から制御可能な起動用反転回路として構成され、この起動用反転回路の動作開始に伴いパルス信号を周回させる第1パルス周回回路と、
前記第1パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第1カウンタと、
前記第1カウンタから出力される前記カウント値を前回データとして所定周期で保持して出力する第1ラッチと、
前記第1カウンタから出力される前記カウント値を現在データとしてこの現在データから、当該現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第1ラッチから出力された前記前回データを減算し減算結果を第1デジタルデータとして出力する第1演算手段と、
前記第1演算手段から出力される第1デジタルデータによる値が前記電源電圧の変化に対してほぼ一定に変動する前記電源電圧の範囲のほぼ中心電圧を基準に、前記アナログ電圧信号をその増減方向に反転し反転アナログ電圧信号を出力する反転手段と、
前記反転アナログ電圧信号を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を、前記第1パルス周回回路を構成する前記反転回路と同様の個数および接続で構成し、これら複数個の反転回路のうちの一つが反転動作を外部から制御可能な起動用反転回路として構成され、この起動用反転回路の動作開始に伴いパルス信号を周回させる第2パルス周回回路と、
前記第2パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第2カウンタと、
前記第2カウンタから出力される前記カウント値を反転前回データとして前記所定周期で保持して出力する第2ラッチと、
前記第2カウンタから出力される前記カウント値を反転現在データとしてこの反転現在データから、当該反転現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第2ラッチから出力された前記反転前回データを減算し減算結果を第2デジタルデータとして出力する第2演算手段と、
前記第1デジタルデータから前記第2デジタルデータを減算してその減算結果を第3デジタルデータとして出力する第3演算手段と、
所定の基準電圧を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を、前記第1パルス周回回路を構成する前記反転回路と同様の個数および接続で構成し、これら複数個の反転回路のうちの一つである起動用反転回路が前記第1パルス周回回路の起動用反転回路の動作開始と同時に動作を開始するとともに、これらの反転回路および起動用反転回路が前記第1パルス周回回路と温度的に結合可能に構成される第3パルス周回回路と、
前記第3パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第3カウンタと、
前記第3カウンタから出力される前記カウント値を第2前回データとして前記所定周期で保持して出力する第3ラッチと、
前記第3カウンタから出力される前記カウント値を第2現在データとしてこの第2現在データから、当該第2現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第3ラッチから出力された前記第2前回データを減算し減算結果を第4デジタルデータとして出力する第4演算手段と、
所定の前記アナログ電圧信号に対して前記第1パルス周回回路および前記第2パルス周回回路の周囲温度の変化に依存することなく前記第3演算手段から一定値で出力される前記第3デジタルデータをY0、任意の前記アナログ電圧信号に対して前記第3演算手段から出力される前記第3デジタルデータをY、前記第4演算手段から出力される前記第4デジタルデータをYrefとした場合、(Y−Y0)/(Yref−Y0)で表される演算をしてその演算結果を前記二進数のデジタルデータとして前記出力データラインに出力する第5演算手段と、
を備えることを特徴とするA/D変換回路。 - 入力信号ラインに入力されたアナログ電圧信号を二進数のデジタルデータに変換して出力データラインに出力するA/D変換回路であって、
前記アナログ電圧信号を動作基準電圧とするとともに前記アナログ電圧信号の変動範囲のほぼ中心電圧の2倍電圧を動作電源電圧とし、入力信号を反転させて出力する反転動作時間がこの動作電源電圧により変化する反転回路を複数個リング状に連結させるとともに、これら複数個の反転回路のうちの一つが反転動作を外部から制御可能な起動用反転回路として構成され、この起動用反転回路の動作開始に伴いパルス信号を周回させる第1パルス周回回路と、
前記第1パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第1カウンタと、
前記第1カウンタから出力される前記カウント値を前回データとして所定周期で保持して出力する第1ラッチと、
前記第1カウンタから出力される前記カウント値を現在データとしてこの現在データから、当該現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第1ラッチから出力された前記前回データを減算し減算結果を第1デジタルデータとして出力する第1演算手段と、
前記アナログ電圧信号の最低電圧よりも低い所定電圧を動作基準電圧とするとともに前記アナログ電圧信号を動作電源電圧とし、入力信号を反転させて出力する反転動作時間がこの動作電源電圧により変化する反転回路を、前記第1パルス周回回路を構成する前記反転回路と同様の個数および接続で構成し、これら複数個の反転回路のうちの一つである起動用反転回路が前記第1パルス周回回路の起動用反転回路の動作開始と同時に動作を開始してパルス信号を周回させる第2パルス周回回路と、
前記第2パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第2カウンタと、
前記第2カウンタから出力される前記カウント値を反転前回データとして前記所定周期で保持して出力する第2ラッチと、
前記第2カウンタから出力される前記カウント値を反転現在データとしてこの反転現在データから、当該反転現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第2ラッチから出力された前記反転前回データを減算し減算結果を第2デジタルデータとして出力する第2演算手段と、
前記第1デジタルデータから前記第2デジタルデータを減算してその減算結果を第3デジタルデータとして出力する第3演算手段と、
所定の基準電圧を電源電圧とし、入力信号を反転させて出力する反転動作時間がこの電源電圧により変化する反転回路を、前記第1パルス周回回路を構成する前記反転回路と同様の個数および接続で構成し、これら複数個の反転回路のうちの一つである起動用反転回路が前記第1パルス周回回路の起動用反転回路の動作開始と同時に動作を開始するとともに、これらの反転回路および起動用反転回路が前記第1パルス周回回路と温度的に結合可能に構成される第3パルス周回回路と、
前記第3パルス周回回路内で周回する前記パルス信号の周回回数をカウントし、このカウント値を出力する第3カウンタと、
前記第3カウンタから出力される前記カウント値を第2前回データとして前記所定周期で保持して出力する第3ラッチと、
前記第3カウンタから出力される前記カウント値を第2現在データとしてこの第2現在データから、当該第2現在データを出力したタイミングの1周期前のタイミングのデータを記憶した前記第3ラッチから出力された前記第2前回データを減算し減算結果を第4デジタルデータとして出力する第4演算手段と、
所定の前記アナログ電圧信号に対して前記第1パルス周回回路および前記第2パルス周回回路の周囲温度の変化に依存することなく前記第3演算手段から一定値で出力される前記第3デジタルデータをY0、任意の前記アナログ電圧信号に対して前記第3演算手段から出力される前記第3デジタルデータをY、前記第4演算手段から出力される前記第4デジタルデータをYrefとした場合、(Y−Y0)/(Yref−Y0)で表される演算をしてその演算結果を前記二進数のデジタルデータとして前記出力データラインに出力する第5演算手段と、
を備えることを特徴とするA/D変換回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263297A JP4337924B2 (ja) | 2007-05-17 | 2007-10-09 | A/d変換回路 |
US12/153,219 US7639169B2 (en) | 2007-05-17 | 2008-05-15 | A/D converter circuit and A/D conversion method |
EP08009032A EP1995875B1 (en) | 2007-05-17 | 2008-05-15 | A/D converter circuit and A/D conversion method |
DE200860001920 DE602008001920D1 (de) | 2007-05-17 | 2008-05-15 | A/D-Wandlerschaltung und A/D-Wandlungsverfahren |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007131945 | 2007-05-17 | ||
JP2007263297A JP4337924B2 (ja) | 2007-05-17 | 2007-10-09 | A/d変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008312185A true JP2008312185A (ja) | 2008-12-25 |
JP4337924B2 JP4337924B2 (ja) | 2009-09-30 |
Family
ID=40239320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263297A Expired - Fee Related JP4337924B2 (ja) | 2007-05-17 | 2007-10-09 | A/d変換回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4337924B2 (ja) |
DE (1) | DE602008001920D1 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532650A (ja) * | 2007-07-03 | 2010-10-07 | イグザー コーポレイション | 低電力dc−dcsmpsのためのプログラマブルアナログデジタル変換器 |
WO2010122784A1 (ja) * | 2009-04-23 | 2010-10-28 | オリンパス株式会社 | A/d変換回路、信号処理回路、及びブレ検出装置 |
WO2012026343A1 (en) * | 2010-08-24 | 2012-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
DE102011083403A1 (de) | 2010-09-28 | 2012-03-29 | Denso Corporation | A/D-Wandlerschaltung |
JP2012124833A (ja) * | 2010-12-10 | 2012-06-28 | Denso Corp | A/d変換回路 |
JP2013066119A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | Ad変換装置 |
US8618972B1 (en) | 2012-07-04 | 2013-12-31 | Samsung Electro-Mechanics Co., Ltd. | Analog-to-digital signal conversion method and apparatus therefor |
JP5382126B2 (ja) * | 2009-09-07 | 2014-01-08 | 日本電気株式会社 | 経年劣化診断装置、経年劣化診断方法 |
JP2015084481A (ja) * | 2013-10-25 | 2015-04-30 | 株式会社東芝 | A/dコンバータ及び半導体集積回路 |
WO2015178008A1 (ja) * | 2014-05-19 | 2015-11-26 | 株式会社デンソー | A/d変換回路 |
JP2017200162A (ja) * | 2016-04-26 | 2017-11-02 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 高分解能の時間−ディジタル変換器 |
JP2018125737A (ja) * | 2017-02-01 | 2018-08-09 | 株式会社豊田中央研究所 | 変換回路 |
-
2007
- 2007-10-09 JP JP2007263297A patent/JP4337924B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-15 DE DE200860001920 patent/DE602008001920D1/de active Active
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532650A (ja) * | 2007-07-03 | 2010-10-07 | イグザー コーポレイション | 低電力dc−dcsmpsのためのプログラマブルアナログデジタル変換器 |
WO2010122784A1 (ja) * | 2009-04-23 | 2010-10-28 | オリンパス株式会社 | A/d変換回路、信号処理回路、及びブレ検出装置 |
US8412032B2 (en) | 2009-04-23 | 2013-04-02 | Olympus Corporation | A/D conversion circuit, signal processing circuit, and shake detection device |
JP5382126B2 (ja) * | 2009-09-07 | 2014-01-08 | 日本電気株式会社 | 経年劣化診断装置、経年劣化診断方法 |
WO2012026343A1 (en) * | 2010-08-24 | 2012-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012231442A (ja) * | 2010-08-24 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8614637B2 (en) | 2010-08-24 | 2013-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oscillators, counters and comparator |
DE102011083403A1 (de) | 2010-09-28 | 2012-03-29 | Denso Corporation | A/D-Wandlerschaltung |
JP2012095264A (ja) * | 2010-09-28 | 2012-05-17 | Denso Corp | A/d変換回路 |
JP2012124833A (ja) * | 2010-12-10 | 2012-06-28 | Denso Corp | A/d変換回路 |
JP2013066119A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | Ad変換装置 |
US8681028B2 (en) | 2011-09-20 | 2014-03-25 | Denso Corporation | Analog to digital converter provided with pulse delay circuit |
US8618972B1 (en) | 2012-07-04 | 2013-12-31 | Samsung Electro-Mechanics Co., Ltd. | Analog-to-digital signal conversion method and apparatus therefor |
JP2015084481A (ja) * | 2013-10-25 | 2015-04-30 | 株式会社東芝 | A/dコンバータ及び半導体集積回路 |
WO2015178008A1 (ja) * | 2014-05-19 | 2015-11-26 | 株式会社デンソー | A/d変換回路 |
JP2016001869A (ja) * | 2014-05-19 | 2016-01-07 | 株式会社デンソー | A/d変換回路 |
JP2017200162A (ja) * | 2016-04-26 | 2017-11-02 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 高分解能の時間−ディジタル変換器 |
JP2018125737A (ja) * | 2017-02-01 | 2018-08-09 | 株式会社豊田中央研究所 | 変換回路 |
Also Published As
Publication number | Publication date |
---|---|
DE602008001920D1 (de) | 2010-09-09 |
JP4337924B2 (ja) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4337924B2 (ja) | A/d変換回路 | |
EP1995875B1 (en) | A/D converter circuit and A/D conversion method | |
KR100972370B1 (ko) | 시간 아날로그-대-디지털 컨버터들을 위한 레일-대-레일지연 라인 | |
US7629913B2 (en) | Data processing method, data processing apparatus, solid-state image pickup apparatus, image pickup apparatus and electronic apparatus | |
JP4396063B2 (ja) | A/d変換方法及び装置 | |
JP4626581B2 (ja) | 数値化装置 | |
US7952510B2 (en) | Solid-state imaging device, driving method thereof, and camera | |
US9001241B2 (en) | A/D conversion circuit and image pick-up device | |
JP3960267B2 (ja) | A/d変換方法及び装置 | |
US7248197B2 (en) | A/D converter that is implemented using only digital circuit components and digital signal processing | |
US8704696B2 (en) | AD conversion circuit and imaging apparatus | |
WO2014061117A1 (ja) | Ad変換器 | |
JP2015115907A (ja) | アナログデジタル変換装置 | |
EP1995874B1 (en) | A/D converter circuit and A/D conversion method | |
JP2010124405A (ja) | アナログ/デジタル変換回路 | |
WO2022059068A1 (ja) | 比較回路およびadコンバータ | |
US8421665B2 (en) | A/D conversion circuit including a pulse transit circuit | |
JP2019097121A (ja) | ラッチドコンパレータ | |
JP4349266B2 (ja) | A/d変換装置 | |
JP2010183405A (ja) | 固体撮像素子及びその信号処理方法 | |
JP5461938B2 (ja) | アナログデジタル変換回路 | |
JP2013153246A (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
JP5446689B2 (ja) | 電圧比較回路および半導体装置 | |
JP2006135655A (ja) | 半導体集積回路 | |
JP5340838B2 (ja) | 時間ad変換器及び固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4337924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |