JP2008311621A - Ｓｏｉ基板の製造方法及び半導体装置の作製方法 - Google Patents

Abstract

【課題】大面積の単結晶半導体層を備えたＳＯＩ基板の製造方法を提供することを目的の一とする。また、基板としてガラス基板を用いて、低コスト化、高生産化を達成できるＳＯＩ基板の製造方法を提供することを目的の一とする。さらに、そのようなＳＯＩ基板を用いて高スループットで生産性よく半導体装置を作製することにより、大型な半導体装置や、低価格な半導体装置を提供することを目的の一とする。
【解決手段】支持基板であるガラス基板上に複数の単結晶半導体層を一定の間隔を有して隣接して設けた後、ガラス基板を熱処理する。この熱処理によりガラス基板は収縮し、それに伴い隣接する単結晶半導体層同士が接する。複数の単結晶半導体層同士を接させた状態でエネルギービーム照射を行い、複数の単結晶半導体層を一体化し、連続的な単結晶半導体層を形成する。
【選択図】図１

Description

本発明は絶縁表面に半導体層が設けられた所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩ基板の製造方法及びＳＯＩ構造を有する半導体装置の作製方法に関する。

単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。

ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照。）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハーに薄いシリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃から１３００℃の還元性雰囲気下で熱処理を行って接合強度を高める必要があるとされている。

一方、高耐熱性ガラスなどの絶縁基板に単結晶シリコン層を設けた半導体装置が開示されている（例えば、特許文献２参照。）。この半導体装置は、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン注入剥離法により得られる単結晶シリコン層を当該絶縁性シリコン膜上に固着する構成を有している。
特開２０００−１２４０９２号公報 特開平１１−１６３３６３号公報

一方、大画面テレビジョン装置などに見られる半導体装置の大型化、またさらなる生産性の向上のために、大面積基板に大面積半導体層を形成する技術が求められている。しかし、従来の方法では基板上に形成できる単結晶シリコン層は、シリコンウエハーのサイズで決まってしまい、上記のような大面積単結晶シリコン層を基板上に形成することが困難である。

このような問題点に鑑み、大面積の単結晶半導体層を備えたＳＯＩ基板の製造方法を提供することを目的の一とする。また、基板としてガラス基板を用いて、低コスト化、高生産化を達成できるＳＯＩ基板の製造方法を提供することを目的の一とする。さらに、そのようなＳＯＩ基板を用いて高スループットで生産性よく半導体装置を作製することにより、大型な半導体装置や、低価格な半導体装置を提供することを目的の一とする。

絶縁表面を有する支持基板として熱処理によって収縮する基板を用い、支持基板上に複数の単結晶半導体層を一定の間隔を有して隣接して設ける。支持基板は、熱処理によって収縮する基板であればよく好適にはガラス基板を用いることができる。

上記複数の単結晶半導体層は、絶縁表面を有する支持基板の歪み点以下の温度で支持基板に接合する。この単結晶半導体層の基となる半導体基板を、支持基板の歪み点以上の高温熱処理によりその表面を絶縁膜で被覆し、他方、支持基板については不純物の拡散を防ぐブロッキング層を、支持基板の歪み点以下の温度で形成しておく。しかる後、分離層が形成された半導体基板と支持基板とを接合させ、半導体基板を分離する熱処理を行うことで支持基板上に単結晶半導体層を設ける。

本発明において、分離層とは、単結晶半導体基板へイオンを照射し、イオンにより微小な空洞を有するように脆弱化された領域であり、この分離層を、後の熱処理によって分断することで、単結晶半導体基板より単結晶半導体層を分離することができる。

支持基板上に複数の単結晶半導体層を一定の間隔を有して隣接して設けた後、支持基板を熱処理する。この熱処理により支持基板は収縮し、それに伴い隣接する単結晶半導体層同士が接する。複数の単結晶半導体層同士を接させた状態でエネルギービーム照射を行い、複数の単結晶半導体層を一体化し、連続的な単結晶半導体層を形成する。エネルギービームとしてはレーザ光が好ましい。

支持基板への熱処理により、支持基板上の複数の単結晶半導体層同士の間隔を無くし、接するように、支持基板への熱処理の条件、及び単結晶半導体層の間隔を設定する。支持基板を収縮するように変形させるため、熱処理温度はガラス基板の歪み点以上の温度が好ましい。単結晶半導体層間の間隔は基となる半導体基板の大きさや、支持基板の大きさにもよるが、例えば、０．１μｍ以上１μｍ以下とすればよい。この熱処理は減圧下で行っても、大気圧下で行ってもよく、雰囲気も窒素雰囲気下、酸素雰囲気下などで行ってもよい。

熱処理による支持基板の収縮を、予め設けた単結晶半導体層間の間隔を消失させることに利用するので、支持基板及び単結晶半導体層の反りや支持基板と単結晶半導体層の膜剥がれを防止することができる。さらに、複数の単結晶半導体層を一体化し連続膜とすることができるため、大面積の単結晶半導体層を有するＳＯＩ基板を製造することが可能となる。

従って、大型の半導体装置であっても高スループットで生産性よく高性能及び高信頼性の半導体装置を作製することができる。

半導体基板に対する熱処理は酸化性雰囲気で行うことが好ましい。特に好ましくはハロゲンを含む酸化性雰囲気で熱処理が行われることが好ましい。例えば、酸素に微量の塩酸を添加して熱処理を行い、半導体基板に酸化膜を形成する。それにより、半導体基板と酸化膜の界面の未結合手を水素で終端させることにより界面を不活性化して電気的特性の安定化を図ることができる。塩素は半導体基板に含まれる金属と反応し、それを除去（ゲッタリング）するように作用する。

支持基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層として設ける。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。

本発明のＳＯＩ基板の製造方法の一形態は、ハロゲンを含む酸化雰囲気中で熱処理を行い第１の半導体基板及び第２の半導体基板の表面に、それぞれ酸化膜を形成し、第１の半導体基板及び第２の半導体基板の一表面側から、一又は複数の原子から成る質量の異なるイオンを照射して、第１の半導体基板及び第２の半導体基板の一表面から該イオンの平均進入深さに近い深さ領域に、それぞれ多孔質構造を有する分離層を形成し、第１の半導体基板及び第２の半導体基板の一表面に、それぞれ窒化シリコン膜又は窒化酸化シリコン膜でなるブロッキング層を形成し、第１の半導体基板及び第２の半導体基板のブロッキング層上に、それぞれ酸化シリコン膜を形成し、第１の半導体基板及び第２の半導体基板の一表面とガラス基板とを、酸化シリコン膜を挟んで重ね合わせた状態で、分離層に亀裂を生じさせ、第１の半導体基板及び第２の半導体基板を分離層でそれぞれ分離する熱処理を行い、第１の半導体基板より第１の単結晶半導体層と第２の半導体基板より第２の単結晶半導体層とをガラス基板上に一定の間隔を有して形成し、ガラス基板をガラス基板の歪み点以上の温度で熱処理し、第１の単結晶半導体層、及び第２の単結晶半導体層にレーザ光を照射することで、第１の半導体層及び第２の半導体層を一体化する。結果として、連続的な第３の半導体層が形成される。

本発明のＳＯＩ基板の製造方法の一形態は、ハロゲンを含む酸化雰囲気中で熱処理を行い第１の半導体基板及び第２の半導体基板の表面に、それぞれ酸化膜を形成し、第１の半導体基板及び第２の半導体基板の一表面側から、一又は複数の原子から成る質量の異なるイオンを照射して、第１の半導体基板及び第２の半導体基板の一表面から該イオンの平均進入深さに近い深さ領域に、それぞれ多孔質構造を有する分離層を形成し、第１の半導体基板及び第２の半導体基板の一表面に、それぞれ窒化シリコン膜又は窒化酸化シリコン膜でなるブロッキング層を形成し、第１の半導体基板及び第２の半導体基板のブロッキング層上に、それぞれ酸化シリコン膜を形成し、第１の半導体基板及び第２の半導体基板の一表面とガラス基板とを、酸化シリコン膜を挟んで重ね合わせた状態で、分離層に亀裂を生じさせ、第１の半導体基板及び第２の半導体基板を分離層でそれぞれ分離する熱処理を行い、第１の半導体基板より第１の単結晶半導体層と第２の半導体基板より第２の単結晶半導体層とをガラス基板上に一定の間隔を有して形成し、ガラス基板をガラス基板の歪み点以上の温度で熱処理し、第１の単結晶半導体層と第２の単結晶半導体層が接するように収縮させ、第１の単結晶半導体層、及び第２の単結晶半導体層にレーザ光を照射し、第１の半導体層及び第２の半導体層を一体化する。

上記構成において、第１の半導体基板及び第２の半導体基板を分離層でそれぞれ分離する熱処理は、ガラス基板をガラス基板の歪み点以上の温度で行う熱処理より低い温度で行うと好ましい。

上記ＳＯＩ基板の製造方法により形成される単結晶半導体層を用いて、半導体装置を作製することができる。

なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。

本発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、本発明を用いる半導体装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子を表示素子として用いる半導体装置（液晶表示装置）などがある。本発明において、表示機能を有する半導体装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、ＩＣ、抵抗素子、容量素子、インダクタ、又はトランジスタなどを有するフレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。

なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた半導体装置としては電子ペーパーがある。

熱処理によるガラス基板の収縮を、予め設けた単結晶半導体層間の間隔を消失させることに利用するので、ガラス基板及び単結晶半導体層の反りやガラス基板と単結晶半導体層の膜剥がれを防止することができる。さらに、複数の単結晶半導体層を一体化し連続膜とすることができるため、大面積の単結晶半導体層を有するＳＯＩ基板を製造することが可能となる。

半導体基板に対しては、ガラス基板の歪み点以上の高温熱処理を行い、ガラス基板に対しては歪み点温度以下でブロッキング層を設け、その両者を接合させることにより、不純物により単結晶半導体層が汚染されることを防ぐことができる。また、単結晶半導体層とガラス基板との界面準位密度を下げることができる。それにより、実用に耐えうる半導体装置を提供することができる。

従って、大型の半導体装置であっても高スループットで生産性よく、高性能及び高信頼性の半導体装置を作製することができる。また、安価なガラス基板を用いて低コストで作製することができるため、低価格な半導体装置を提供することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本発明の半導体基板の製造方法について図１（Ａ）乃至（Ｃ）、図２（Ａ）乃至（Ｅ）及び図３（Ａ）乃至（Ｄ）を参照して説明する。

図２（Ａ）において、半導体基板１０８として、代表的にはｐ型若しくはｎ型の単結晶シリコン基板（シリコンウエハー）が用いられる。また、他の結晶半導体基板としては、シリコン、ゲルマニウム、その他ガリウムヒ素、インジウムリンなどの化合物半導体の基板も適用することができる。本実施の形態は、結晶半導体基板の所定の深さに水素又はフッ素をイオン照射し、その後熱処理を行って表層の単結晶シリコン層を剥離するイオン照射剥離法で形成するが、ポーラスシリコン上に単結晶シリコン層をエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで分離する方法を適用しても良い。

半導体基板１０８は脱脂洗浄をし、表面の酸化膜を除去して熱酸化を行う。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜１０３の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。

ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ_３、ＢＣｌ_３、Ｆ_２、Ｂｒ_２、ジクロロエチレンなどから選ばれた一種又は複数種を適用することができる。

このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は半導体基板１０８と酸化膜１０３の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、半導体基板１０８と酸化膜１０３との界面が不活性化されて電気的特性が安定化する。

この熱処理により形成される酸化膜１０３中にハロゲンを含ませることができる。ハロゲン元素は１×１０^１７／ｃｍ^３〜５×１０^２０／ｃｍ^３の濃度で含まれることにより金属などの不純物を捕獲して半導体基板１０８の汚染を防止する保護膜としての機能を発現させることができる。

図２（Ｂ）では、半導体基板１０８にブロッキング層１０９を形成し、水素若しくはハロゲンイオンを照射して分離層１１０を形成する。本発明では、複数の半導体基板よりそれぞれ分離させた複数の単結晶半導体層を一体化し、連続した大面積の単結晶半導体層を形成する。従って、分離される（半導体基板より切り出される）単結晶半導体層端部が酸化膜１０３やブロッキング層１０９に覆われず、露出している必要がある。

本実施の形態では、半導体基板１０８に選択的にマスク層１２３ａ、１２３ｂを設け、水素若しくはハロゲンイオンを照射して選択的に分離層１１０を形成する。図２で示すように分離層１１０は酸化膜１０３及びブロッキング層１０９とは接せず、半導体基板１０８内に選択的に形成することができる。

ブロッキング層１０９としては、窒化シリコン膜又は窒化酸化シリコン膜を気相成長法で５０ｎｍ〜２００ｎｍの厚さで形成する。例えば、窒化シリコン膜はＳｉＨ_４とＮＨ_３をソースガスとしてプラズマＣＶＤ法で形成する。窒化酸化シリコン膜はＳｉＨ_４、Ｎ_２Ｏ及びＮＨ_３を用いてプラズマＣＶＤ法で形成する。ブロッキング層１０９は、この半導体基板１０８から形成される単結晶半導体層に対する不純物の拡散防止効果を発現する。また、分離層１１０を形成する際に、イオンの照射により半導体基板１０８の表面がダメージを受け、平坦性が損なわれるのを防ぐ効果がある。

分離層１１０は、半導体基板１０８の表面から電界で加速されたイオンを所定の深さに照射することで形成される。半導体基板１０８に形成される分離層１１０の深さは、イオンの加速エネルギーとイオンの入射角によって制御する。半導体基板１０８の表面からイオンの平均進入深さに近い深さ領域に分離層１１０が形成される。例えば、単結晶半導体層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さであり、イオンを照射する際の加速電圧はこのような厚さを考慮して行われる。イオンの照射はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで照射するドーピング方式を用いる。本形態の場合、一又は複数の同一の原子から成る質量の異なるイオンを照射することが好ましい。イオンドーピングは、加速電圧１０ｋＶから１００ｋＶ、好ましくは３０ｋＶから８０ｋＶ、ドーズ量は１×１０^１６／ｃｍ^２から４×１０^１６／ｃｍ^２、ビーム電流密度が２μＡ／ｃｍ^２以上、好ましくは５μＡ／ｃｍ^２以上、より好ましくは１０μＡ／ｃｍ^２以上とすれば良く、照射によって半導体層に生成される欠陥を低減することができる。

水素イオンを照射する場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を高めておくと照射効率を高めることができ、照射時間を短縮することができる。それにより、半導体基板１０８に形成される分離層１１０の領域には１×１０^２０／ｃｍ^３（好ましくは５×１０^２０／ｃｍ^３）以上の水素を含ませることが可能である。半導体基板１０８中において、局所的に高濃度の水素添加領域を形成すると、結晶構造が乱されて微小な空孔が形成され、分離層１１０を多孔質構造とすることができる。この場合、比較的低温の熱処理によって分離層１１０に形成された微小な空洞の体積変化が起こり、分離層に沿って分離することにより薄い単結晶半導体層を形成することができる。

イオンを質量分離して半導体基板１０８に照射しても同様に分離層１１０を形成することができる。この場合にも、質量の大きいイオン（例えばＨ_３ ^＋イオン）を選択的に照射することは上記と同様な効果を奏することとなり好ましい。

以下において、本発明の特徴の一であるイオンの照射方法について考察する。

本発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。

（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ^＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ_２→ｅ＋Ｈ_２ ^＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ_２→ｅ＋（Ｈ_２）^＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ_２ ^＋→ｅ＋（Ｈ_２ ^＋）^＊→ｅ＋Ｈ^＋＋Ｈ ・・・・・ （４）
Ｈ_２ ^＋＋Ｈ_２→Ｈ_３ ^＋＋Ｈ ・・・・・ （５）
Ｈ_２ ^＋＋Ｈ_２→Ｈ^＋＋Ｈ＋Ｈ_２ ・・・・・ （６）
ｅ＋Ｈ_３ ^＋→ｅ＋Ｈ^＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ_３ ^＋→Ｈ_２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ_３ ^＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）

図２４に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図２４に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。

（Ｈ_３ ^＋の生成過程）
上記のように、Ｈ_３ ^＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ_３ ^＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ_３ ^＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ_３ ^＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ_３ ^＋の割合は減少する。

上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ_２ ^＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ_２ ^＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。

荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。

また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。

これをＨ_２ ^＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ_２ ^＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ_２ ^＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ_３ ^＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ_３ ^＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ_２ ^＋の運動エネルギーは大きくなり、反対の状況では、Ｈ_２ ^＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ_３ ^＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ_３ ^＋は増加する傾向となる。

（イオン源による差異）
ここで、イオン種の割合（特にＨ_３ ^＋の割合）が異なる例を示す。図２５は、１００％水素ガス（イオン源の圧力：４．７×１０^−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２５では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２５から、上記イオン源により生成されるイオンの割合は、Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。

図２６は、図２５とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０^−３Ｐａの時に、ＰＨ_３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図２５と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図２６から、プラズマ中のイオンの割合はＨ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝３７：５６：７程度であることが分かる。なお、図２６はソースガスがＰＨ_３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。

図２６のデータを得たイオン源の場合には、Ｈ^＋、Ｈ_２ ^＋及びＨ_３ ^＋のうち、Ｈ_３ ^＋が７％程度しか生成されていない。他方、図２５のデータを得たイオン源の場合には、Ｈ_３ ^＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。

（Ｈ_３ ^＋の照射メカニズム）
図２５のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ^＋で、照射後もＨ^＋（Ｈ）である場合
２．照射されるイオン種がＨ_２ ^＋で、照射後もＨ_２ ^＋（Ｈ_２）のままである場合
３．照射されるイオン種がＨ_２ ^＋で、照射後に２個のＨ（Ｈ^＋）に分裂する場合
４．照射されるイオン種がＨ_３ ^＋で、照射後もＨ_３ ^＋（Ｈ_３）のままである場合
５．照射されるイオン種がＨ_３ ^＋で、照射後に３個のＨ（Ｈ^＋）に分裂する場合。

（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ_２ ^＋を質量２倍のＨ^＋に置き換えて計算した。また、モデル４ではＨ_３ ^＋を質量３倍のＨ^＋に置き換えて計算した。さらに、モデル３ではＨ_２ ^＋を運動エネルギー１／２のＨ^＋に置き換え、モデル５ではＨ_３ ^＋を運動エネルギー１／３のＨ^＋に置き換えて計算を行った。

なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。

図２７に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２５の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶのオーダーであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ_２ ^＋やＨ_３ ^＋が、Ｈ^＋やＨに分離しているためと思われる。

以上より、モデル２乃至モデル４については、以下では考慮しない。図２８乃至図３０に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２５の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２８は加速電圧を８０ｋＶとした場合を示し、図２９は加速電圧を６０ｋＶとした場合を示し、図３０は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。

フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］

現実に照射されるイオン種の割合（Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度）を考えればＨ_２ ^＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。

図３１に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ^＋（モデル１）］：［Ｈ_３ ^＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ^＋の数を１とした場合、モデル５におけるＨ_３ ^＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度）に近い値が得られていると言える。

（Ｈ_３ ^＋を用いる効果）
図２５に示すようなＨ_３ ^＋の割合を高めた水素イオン種を基板に照射することで、Ｈ_３ ^＋に起因する複数のメリットを享受することができる。例えば、Ｈ_３ ^＋はＨ^＋やＨなどに分離して基板内に導入されるため、主にＨ^＋やＨ_２ ^＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ_３ ^＋が分離した後のＨ^＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。

なお、本明細書では、Ｈ_３ ^＋を効率的に照射するために、図２５に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ_３ ^＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ_３ ^＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。

イオンを生成するイオン種を生成するガスとしては水素の他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、Ｈｅ^＋イオンの割合が高いイオンビームが得ることができる。このようなイオンを半導体基板１０８に照射することで、微小な空孔を形成することができ上記と同様な分離層１１０を半導体基板１０８中に設けることができる。

図２（Ｃ）は接合面を有する絶縁層（接合層）１０４を形成する段階を示す。本実施の形態では、絶縁層１０４を分離層１１０とほぼ同じ領域、好ましくは分離層１１０より内側の小さい領域に形成する。絶縁層１０４を選択的に成膜するために、新たなマスクを形成してもよいし、マスク層１２３ａ、１２３ｂを用いてもよい。

絶縁層１０４としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、半導体基板に形成した分離層１１０から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。

また、図２（Ｂ）と（Ｃ）の工程において、分離層１１０を形成した後、ブロッキング層１０９と絶縁層１０４を形成しても良い。この工程によれば、ブロッキング層１０９と絶縁層１０４を大気に触れさせることなく連続的に形成することができ、異物の混入やカリウム、ナトリウムなどの汚染を防ぐことができる。ブロッキング層１０９も絶縁層１０４と同様に分離層１１０に合わせて選択的に形成してもよい。

図２（Ｄ）は支持基板１０１と半導体基板１０８を接着させる段階を示す。支持基板１０１は絶縁性又は絶縁表面を有するものであり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。すなわち、熱膨張係数が２５×１０^−７／℃から５０×１０^−７／℃（好ましくは、３０×１０^−７／℃から４０×１０^−７／℃）であって歪み点が５８０℃から６８０℃（好ましくは、６００℃から６８０℃）のガラス基板を適用することができる。

支持基板１０１と半導体基板１０８の絶縁層１０４が形成された面を対向させ、密接させることで接合を形成する。接合を形成する面は十分に清浄化しておく。そして、支持基板１０１と絶縁層１０４を密接させることにより接合が形成される。接合は初期の段階においてファン・デル・ワールス力が作用するものと考えられ、支持基板１０１と半導体基板１０８とを圧接することで水素結合により強固な接合を形成することが可能である。

良好な接合を形成するために、絶縁層１０４と支持基板１０１の表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合強度を高めることが可能となる。

図２（Ｅ）は半導体基板１０８から単結晶半導体層１０２を剥離する段階を示す。半導体基板１０８と支持基板１０１を重ね合わせた状態で熱処理を行う。熱処理により支持基板１０１上に単結晶半導体層１０２を残して半導体基板１０８の分離を行う。熱処理は絶縁層１０４の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層１１０に形成された微小な空孔に体積変化が起こり、分離層１１０に沿って半導体層を分離することができる。絶縁層１０４は支持基板１０１と接合しているので、支持基板１０１上には半導体基板１０８と同じ結晶性の単結晶半導体層１０２が接着される。

単結晶半導体層１０２は、半導体基板１０８における絶縁層１０４の形成領域が分離されて形成される。本実施の形態では、絶縁層１０４を分離層１１０より内側に選択的に形成しているため、支持基板１０１上に分離し接合される単結晶半導体層１０２端部は露出しており、酸化膜１０３やブロッキング層１０９で覆われていない。

次に、以上の工程で支持基板１０１上に設けられた複数の単結晶半導体層１０２を一体化し連続膜とする工程を、図１を用いて説明する。

図１（Ａ）は支持基板１０１上に上記工程で単結晶半導体層１０２ａ、１０２ｂが半導体基板１０８より設けられた例である。単結晶半導体層１０２ａ、１０２ｂは同じ母体となる半導体基板１０８より分離されたものでもよいし、それぞれ異なる半導体基板より分離されたものでもよい。単結晶半導体層１０２ａ、１０２ｂは図２（Ｅ）と同様な工程で接合されており、支持基板１０１上には絶縁層１０４ａ、ブロッキング層１０９ａ、酸化膜１０３ａ、及び単結晶半導体層１０２ａの積層と、絶縁層１０４ｂ、ブロッキング層１０９ｂ、酸化膜１０３ｂ、及び単結晶半導体層１０２ｂの積層とが一定の間隔ｄを有して隣接して設けられている。

本実施の形態では、支持基板１０１として絶縁表面を有するガラス基板を用いる。ガラス基板は加熱すると収縮し、形状が変形する。このガラス基板の収縮により単結晶半導体層の膜剥がれや反りなどの不良が生じる恐れがある。しかし本発明では、単結晶半導体層及び単結晶半導体層間を一定の間隔ｄを有して設け、熱処理によりガラス基板である支持基板を収縮させることでその間隔ｄを消失させ、単結晶半導体層同士を接触させる。

図１（Ｂ）に示すように、支持基板１０１に対して熱処理を行う。熱処理によって支持基板１０１は収縮し、単結晶半導体層１０２ａ及び単結晶半導体層１０２ｂ間の間隔ｄも狭まっていき、単結晶半導体層１０２ａ及び単結晶半導体層１０２ｂは接触する。

支持基板への熱処理により、支持基板上の複数の単結晶半導体層同士の間隔を無くし、接するように、支持基板への熱処理の条件、及び単結晶半導体層の間隔を設定する。支持基板を収縮するように変形させるため、熱処理温度はガラス基板の歪み点以上の温度が好ましい。単結晶半導体層間の間隔は基となる半導体基板の大きさや、ガラス基板の大きさにもよるが、例えば、０．１μｍ以上１μｍ以下とすればよい。この熱処理は減圧下で行っても、大気圧下で行ってもよく、雰囲気も窒素雰囲気下、酸素雰囲気下などで行ってもよい。

また、この熱処理は分離層１１０の形成に添加された水素若しくはハロゲンを単結晶半導体層１０２ａ、１０２ｂから脱離させることができる。支持基板１０１と単結晶半導体層１０２ａ、１０２ｂの接合部における微小な空孔を除去することもできるために好ましい。熱処理の温度は、水素若しくはハロゲンが単結晶半導体層１０２ａ、１０２ｂから放出される温度以上であって、支持基板１０１の歪み点近傍の温度までを可としいている。例えば、４００℃〜７３０℃の温度範囲で行われる。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって熱処理を行う場合には、基板の歪み点近傍又はそれよりも若干高い温度に加熱することもできる。

単結晶半導体層１０２ａ、１０２ｂに含まれる過剰な水素は複雑な挙動を示し、熱履歴によって半導体素子の特性を劣化させるように作用する場合がある。例えば、シリコンの格子間に含まれる水素は、価電子制御を目的としてドーピングされた不純物元素を不活性化させる作用がある。それにより、トランジスタのしきい値電圧の変動、ソース若しくはドレイン領域を高抵抗化させることとなる。また、シリコンの格子内に水素が含まれることとなると、シリコンの配位数が変化して格子欠陥を生成するように振る舞うことがある。勿論、水素若しくはハロゲンはシリコン中の未結合手を補償して、すなわち欠陥を補修する作用があるが、分離層１１０を形成するために添加された水素若しくはハロゲンは一旦、単結晶半導体層１０２ａ、１０２ｂから除去することが好ましい。

このような熱処理を行うことで、支持基板１０１と単結晶半導体層１０２ａ、１０２ｂの接合面においては水素結合を、より強固な共有結合に変化させることができる。

次に、複数の単結晶半導体層同士を接させた状態でエネルギービームの照射を行い、複数の単結晶半導体層を一体化し、連続的な単結晶半導体層を形成する。本実施の形態では、エネルギービームとしてレーザ光を用いる。

エネルギービームは、単結晶半導体層１０２ａ、１０２ｂに対し選択的に吸収されるものが好ましく、レーザ光（レーザビームともいう）を適用することが望まれる。これは支持基板１０１を過剰に加熱することなく、単結晶半導体層１０２ａ、１０２ｂの欠陥を修復するためである。レーザ光は、エキシマレーザに代表される気体レーザ、ＹＡＧレーザに代表される固体レーザを光源として用いることができる。レーザビームの波長としては、紫外光から可視光域であることが好ましく、波長１９０ｎｍから７００ｎｍが適用される。光源から放射されるレーザ光は光学系にて矩形状若しくは線状に集光されたものであることが好ましく、このレーザビームを単結晶半導体層１０２ａ、１０２ｂ上を走査して処理を行えば良い。

また、レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷ（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、ＣＷで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、レーザのパワー密度としては０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

なお、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。パルス幅がピコ秒台、或いはフェムト秒（１０^−１５秒）台のパルスレーザを用いてもよい。

その他、同様な目的においては、ハロゲンランプ若しくはキセノンランプなどを用いて行われるフラッシュランプアニールを適用しても良い。

さらに、紫外線ランプ、ブラックライト、メタルハライドランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。その場合、ランプ光源は、必要な時間点灯させて照射してもよいし、複数回照射してもよい。

図１（Ｃ）は単結晶半導体層１０２ａ、１０２ｂに、単結晶半導体層１０２ａ、１０２ｂ同士を接触させた状態でレーザ光を照射して、単結晶半導体層１０２ａ及び単結晶半導体層１０２ｂを一体化し、連続的な単結晶半導体層４０２を形成する例である。単結晶半導体層１０２ａ、単結晶半導体層１０２ｂは端部接触面において、エネルギービームにより結合が生じ、一体化する。このように、単結晶半導体層１０２ａ及び単結晶半導体層１０２ｂが一体化し、より大面積の単結晶半導体層４０２を形成することができる。

また、エネルギービームの照射により結晶欠陥を補修することもできる。この工程は、単結晶半導体層１０２ａ、１０２ｂが支持基板１０１に接合される際に、熱的及び／又は機械的ダメージを受けて結晶性が劣化するので、その修復を図る上で行うことが好ましい。

また本工程では、図１（Ｃ）において、単結晶半導体層１０２ａ、１０２ｂの脱水素化が成されているので、単結晶半導体層１０２ａ、１０２ｂにボイドを発生させることなく結晶欠陥の修復を行うことができる。また、単結晶半導体層１０２ａ、１０２ｂに対し、エネルギービームを照射する処理を窒素雰囲気中で行えば、単結晶半導体層１０２ａ、１０２ｂの表面を平坦化することができる。

次に、図１（Ａ）のように支持基板上に単結晶半導体層を設ける他の製造方法について図３を参照して説明する。

図３（Ａ）に示すように半導体基板１０８に酸化膜１０３を形成する。酸化膜１０３は、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上、好適には９５０℃〜１１００℃の温度で熱酸化を行い形成されたものであることが好ましい。そして、図３（Ｂ）で示すようにマスク層１２３ａ、１２３ｂを用いて半導体基板中に選択的に分離層１１０を形成する。

図３（Ｃ）において、支持基板１０１にはブロッキング層１０９が設けられている。ブロッキング層１０９は、例えば、窒化酸化シリコン膜１０５と酸化窒化シリコン膜１０６により構成することができる。窒化酸化シリコン膜１０５は支持基板１０１に含まれる金属不純物が単結晶半導体層１０２側に拡散するのを防止する効果がある。酸化窒化シリコン膜１０６は、窒化酸化シリコン膜１０５の内部応力を緩和する作用がある。このような複合化したブロッキング層１０９を設けることにより単結晶半導体層１０２の不純物汚染を防止しつつ、応力歪みを緩和することができる。

ブロッキング層１０９上には図２（Ｃ）と同様に選択的に絶縁層１０４が設けられている。この絶縁層１０４は平滑面を有し親水性表面を有する層とする。このような表面を形成可能なものとして、化学的な反応により形成される絶縁層が好ましい。平滑面を有し親水性表面を形成する絶縁層１０４は０．２ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。絶縁層１０４としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。

このようなブロッキング層１０９と絶縁層１０４とが形成された支持基板１０１と、酸化膜１０３が形成された半導体基板１０８を密接させて接着する。この場合、酸化膜１０３と絶縁層１０４とが接合することにより形成される。支持基板１０１上の絶縁層１０４と半導体基板１０８上の酸化膜１０３とを対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事によるファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する支持基板１０１上の絶縁層１０４と半導体基板１０８上の酸化膜１０３間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。

図３（Ｄ）は半導体基板１０８から単結晶半導体層１０２を剥離する段階を示す。半導体基板１０８と支持基板１０１を重ね合わせた状態で熱処理を行う。熱処理により支持基板１０１上に単結晶半導体層１０２を残して半導体基板１０８を分離を行う。熱処理は絶縁層１０４の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。しかし、支持基板１０１が収縮しない程度の温度で行う。支持基板１０１が収縮してしまうと、後工程での単結晶半導体層同士の一体化工程が困難になってしまうからである。この温度範囲で熱処理を行うことで分離層１１０に形成された微小な空孔に体積変化が起こり、分離層１１０に沿って半導体層を分離することができる。絶縁層１０４は支持基板１０１と接合しているので、支持基板１０１上には半導体基板１０８と同じ結晶性の単結晶半導体層１０２が接着される。

図３（Ｄ）のように形成された支持基板上の単結晶半導体層１０２も図１で示したように、複数の単結晶半導体層を、熱処理によるガラス基板の収縮により接着させ、エネルギービーム照射処理により一体化することができる。従って支持基板１０１上に大面積の単結晶半導体層を形成することができる。

本実施の形態によれば、ガラス基板等の耐熱温度が７００℃以下の支持基板１０１であっても接合部の接着力が強固な単結晶半導体層１０２を得ることができる。支持基板１０１として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。また、半導体基板に対しては、工程の最初の段階においてハロゲンを含む雰囲気中で熱酸化を行うことでゲッタリング作用が得られ、半導体基板を再利用する場合に有効である。

熱処理によるガラス基板の収縮を、予め設けた単結晶半導体層間の間隔を消失させることに利用するので、ガラス基板及び単結晶半導体層の反りやガラス基板と単結晶半導体層の膜剥がれを防止することができる。さらに、複数の単結晶半導体層を一体化し連続膜とすることができるため、大面積の単結晶半導体層を有するＳＯＩ基板を製造することが可能となる。

半導体基板に対しては、ガラス基板の歪み点以上の高温熱処理を行い、ガラス基板に対しては歪み点温度以下でブロッキング層を設け、その両者を接合させることにより、不純物により単結晶半導体層が汚染されることを防ぐことができる。また、単結晶半導体層とガラス基板との界面準位密度を下げることができる。それにより、実用に耐えうる半導体装置を提供することができる。

従って、大型の半導体装置であっても高スループットで生産性よく高性能及び高信頼性の半導体装置を作製することができる。

（実施の形態２）
本実施の形態は、実施の形態１で作製される支持基板上に形成された複数の単結晶半導体層が一体化した単結晶半導体層を用いて半導体装置を作製する一例について示す。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。

図１６（Ａ）は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板２７００上に画素２７０２をマトリクス上に配列させた画素部２７０１、走査線側入力端子２７０３、信号線側入力端子２７０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。

画素２７０２は、走査線側入力端子２７０３から延在する走査線と、信号線側入力端子２７０４から延在する信号線とが交差することで、マトリクス状に配設される。画素２７０２のそれぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。

ＴＦＴは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース領域及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及びＬＰＳＳ層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。

図１６（Ａ）は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣを基板上に実装しても良い。また他の実装形態としてＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いてもよい。

また、図１６（Ｂ）に示すように走査線側駆動回路３７０２を基板３７００上に形成することもできる。図１６（Ｂ）において、画素部３７０１は、信号線側入力端子３７０４と接続した図１６（Ａ）と同様に外付けの駆動回路により制御する。また、図１６（Ｃ）は、画素部４７０１、走査線駆動回路４７０２と、信号線駆動回路４７０４を基板４７００上に一体形成することもできる。

実施の形態１で示したように、ガラス基板である支持基板１０１の上にブロッキング層１０９、絶縁層１０４、酸化膜１０３が設けられ、単結晶半導体層４０２が形成されている（図４（Ａ）参照。）。

本発明を用いると、単結晶半導体層は、表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に連続膜として形成することができる。まず、実施の形態１と同様に、ガラス基板である支持基板１０１としてマザーガラスに複数の単結晶半導体層１０２（１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉ）を一定の間隔を有して接合する（図１５（Ａ）参照。）。次にガラス基板である支持基板１０１を加熱し、支持基板を収縮させることにより、単結晶半導体層１０２（１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉ）間の間隔を縮め、単結晶半導体層１０２（１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉ）同士を接させる。さらに接した状態の単結晶半導体層１０２（１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉ）にエネルギービームを照射し、単結晶半導体層１０２（１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ、１０２ｇ、１０２ｈ、１０２ｉ）を一体化し、単結晶半導体層４０２を形成する（図１５（Ｂ）参照。）。図１５（Ｂ）に示すように、大面積の単結晶半導体層４０２を用いて大型の半導体装置である表示パネル２３１を作製することができる。大型の表示パネル２３１には、走査線駆動回路領域２３４、信号線駆動回路領域２３３、画素形成領域２３２があり、これらの領域が含まれるように単結晶半導体層４０２を支持基板１０１（マザーガラス）に接合する。もちろん大面積の単結晶半導体層４０２より複数の表示パネルを切り出すこともできる。

単結晶半導体層４０２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０^１７ｃｍ^−３以上１×１０^１８ｃｍ^−３以下の濃度で添加されていても良い。支持基板１０１にはブロッキング層１０９として窒化シリコン層と酸化シリコン層が積層形成されている。支持基板１０１にブロッキング層を設けることで、単結晶半導体層４０２の汚染を防ぐことができる。なお、窒化シリコン層に換えて、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層を適用しても良い。

単結晶半導体層４０２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層１８３、１８４、１８５を形成する。エッチングは、フォトリソグラフィなどを用いたマスクを用いて行えばよい。

エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ_４、ＮＦ_３、Ｃｌ_２、ＢＣｌ_３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。

本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層など）を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。

本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料等を用いることもできる。或いは、ポジ型レジスト、ネガ型レジストなどを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤等を加えるなどを行い適宜調整する。

単結晶半導体層１８３、単結晶半導体層１８４、単結晶半導体層１８５を覆うゲート絶縁層１０７を形成する。ゲート絶縁層１０７はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。ゲート絶縁層１０７としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の３層の積層、酸化窒化珪素膜の単層、２層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。さらに単結晶半導体層とゲート絶縁層の間に、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

次いで、ゲート絶縁層１０７上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスク１１０ａ、マスク１１０ｂ、マスク１１０ｃ、マスク１１０ｄ、マスク１１０ｅ、及びマスク１１０ｆを形成し、第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート電極層１２０、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１の導電層１２６、並びに導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を形成する（図４（Ｃ）参照。）。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１のゲート電極層１２０、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１の導電層１２６、並びに導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスク１１０ａ、マスク１１０ｂ、マスク１１０ｄ、マスク１１０ｅ、及びマスク１１０ｆの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。本実施の形態では、ＣＦ_４、Ｃｌ_２、Ｏ_２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ_４、Ｃｌ_２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。

次に、マスク１１０ａ、マスク１１０ｂ、マスク１１０ｄ、マスク１１０ｅ、及びマスク１１０ｆを用いて、導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層を形成する第１の導電膜との選択比の高いエッチング条件で、導電層をエッチングする。このエッチングによって、導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６をエッチングし、第２のゲート電極層１３１、第２のゲート電極層１３２、第２のゲート電極層１３４、第２のゲート電極層１３５、及び第２の導電層１３６を形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状を有しているが、そのテーパー角度は、第１のゲート電極層１２０、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１の導電層１２６の有するテーパー角度より大きい。なおテーパー角度とは第１のゲート電極層、第２のゲート電極層、第１の導電層、第２の導電層表面に対する側面の角度である。よって、テーパー角度を大きくし、９０度の場合導電層は垂直な側面を有すようになる。本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ_２、ＳＦ_６、Ｏ_２を用いる。

本実施の形態では第１のゲート電極層、導電層、及び第２のゲート電極層をテーパー形状を有する様に形成するため、２層のゲート電極層両方がテーパー形状を有している。しかし、本発明はそれに限定されず、ゲート電極層の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。本実施の形態のように、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。

以上の工程によって、周辺駆動回路領域２０４に第１のゲート電極層１２０及び第２のゲート電極層１３１からなるゲート電極層１１７、第１のゲート電極層１２２及び第２のゲート電極層１３２からなるゲート電極層１１８、画素領域２０６に第１のゲート電極層１２４及び第２のゲート電極層１３４からなるゲート電極層１２７、第１のゲート電極層１２５及び第２のゲート電極層１３５からなるゲート電極層１２８、第１の導電層１２６及び第２の導電層１３６からなる導電層１２９を形成することができる（図４（Ｄ）参照。）。本実施の形態では、ゲート電極層の形成をドライエッチングで行うがウェットエッチングでもよい。

ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層１０７は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。

ゲート電極層を形成する際、ゲート電極層の幅を細くすることによって、高速動作が可能な薄膜トランジスタを形成することができる。ゲート電極層をチャネル方向の幅を細く形成する２つの方法を以下に示す。

第１の方法はゲート電極層のマスクを形成した後、マスクを幅方向にエッチング、アッシング等により細らせ、さらに幅の細いマスクを形成する。あらかじめ幅細い形状に形成されたマスクを用いることによって、ゲート電極層も幅細い形状に形成することができる。

次に、第２の方法は通常のマスクを形成し、そのマスクを用いてゲート電極層を形成する。次に得られたゲート電極層を幅方向にさらにサイドエッチングして細らせる。よって最終的に幅の細いゲート電極層を形成することができる。以上の工程を経ることによって、後にチャネル長の短い薄膜トランジスタを形成することが可能であり、高速度動作が可能な薄膜トランジスタを作製することが可能である。

次に、ゲート電極層１１７、ゲート電極層１１８、ゲート電極層１２７、ゲート電極層１２８をマスクとして、ｎ型を付与する不純物元素１５１を添加し、第１のｎ型不純物領域１４０ａ、第１のｎ型不純物領域１４０ｂ、第１のｎ型不純物領域１４１ａ、第１のｎ型不純物領域１４１ｂ、第１のｎ型不純物領域１４２ａ、第１のｎ型不純物領域１４２ｂ、第１のｎ型不純物領域１４２ｃを形成する（図５（Ａ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ_３）（ドーピングガスはＰＨ_３を水素（Ｈ_２）で希釈しており、ガス中のＰＨ_３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４μＡ／ｃｍ、加速電圧５０ｋＶ、添加するドーズ量７．０×１０^１３ｉｏｎｓ／ｃｍ^２でドーピングを行う。ここでは、第１のｎ型不純物領域１４０ａ、第１のｎ型不純物領域１４０ｂ、第１のｎ型不純物領域１４１ａ、第１のｎ型不純物領域１４１ｂ、第１のｎ型不純物領域１４２ａ、第１のｎ型不純物領域１４２ｂ、第１のｎ型不純物領域１４２ｃに、ｎ型を付与する不純物元素が１×１０^１７〜５×１０^１８／ｃｍ^３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。

本明細書では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。図５では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。

次に単結晶半導体層１８３、単結晶半導体層１８５の一部を覆うマスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、及びマスク１５３ｄを形成する。マスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、第２のゲート電極層１３２をマスクとしてｎ型を付与する不純物元素１５２を添加し、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃ、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ_３（ドーピングガスはＰＨ_３を水素（Ｈ_２）で希釈しており、ガス中のＰＨ_３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４０μＡ／ｃｍ、加速電圧７０ｋＶ、添加するドーズ量５．０×１０^１５ｉｏｎｓ／ｃｍ^２でドーピングを行う。ここでは、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂにｎ型を付与する不純物元素が５×１０^１９〜５×１０^２０／ｃｍ^３程度の濃度で含まれるように添加する。第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂは、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素を含むように形成される。また、単結晶半導体層１８４にチャネル形成領域１４６、単結晶半導体層１８５にチャネル形成領域１４９ａ及びチャネル形成領域１４９ｂが形成される（図５（Ｂ）参照。）。

第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂ、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄは低濃度ｎ型不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２２に覆われているのでＬｏｖ領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。この結果、高速動作が可能な薄膜トランジスタを形成することができる。一方、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄはゲート電極層１２７、ゲート電極層１２８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の半導体装置を作製することが可能である。

次に、マスク１５３ａ、マスク１５３ｂ、及びマスク１５３ｃを除去し、単結晶半導体層１８３、単結晶半導体層１８５を覆うマスク１５５ａ、マスク１５５ｂを形成する。マスク１５５ａ、マスク１５５ｂ、ゲート電極層１１７をマスクとしてｐ型を付与する不純物元素１５４を添加し、第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂが形成される。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてジボラン（Ｂ_２Ｈ_６）（ドーピングガスはＢ_２Ｈ_６を水素（Ｈ_２）で希釈しており、ガス中のＢ_２Ｈ_６の比率は１５％）を用い、ガス流量７０ｓｃｃｍ、ビーム電流１８０μＡ／ｃｍ、加速電圧８０ｋＶ、添加するドーズ量２．０×１０^１５ｉｏｎｓ／ｃｍ^２でドーピングを行う。ここでは、第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂにｐ型を付与する不純物元素が１×１０^２０〜５×１０^２１／ｃｍ^３程度の濃度で含まれるように添加する。本実施の形態では、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂは、ゲート電極層１１７の形状を反映し、自己整合的に第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂより低濃度となるように形成する。また、単結晶半導体層１８３にチャネル形成領域１６２が形成される（図５（Ｃ）参照。）。

第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２０に覆われているのでＬｏｖ領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。

マスク１５５ａ、マスク１５５ｂをＯ_２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。

不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。

次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１６７と絶縁膜１６８との積層構造とする（図６（Ａ）参照。）。絶縁膜１６７として窒化酸化珪素膜を膜厚１００ｎｍ形成し、絶縁膜１６８として酸化窒化珪素膜を膜厚９００ｎｍ形成し、積層構造とする。また、ゲート電極層、ゲート絶縁層を覆って、酸化窒化珪素膜を膜厚３０ｎｍ形成し、窒化酸化珪素膜を膜厚１４０ｎｍ形成し、酸化窒化珪素膜を膜厚８００ｎｍ形成し、３層の積層構造としてもよい。本実施の形態では、絶縁膜１６７及び絶縁膜１６８を下地膜と同様にプラズマＣＶＤ法を用いて連続的に形成する。絶縁膜１６７と絶縁膜１６８は上記材料に限定されるものでなく、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。

絶縁膜１６７、絶縁膜１６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によって形成される塗布膜を用いてもよい。

次いで、レジストからなるマスクを用いて絶縁膜１６７、絶縁膜１６８、ゲート絶縁層１０７に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化珪素膜である絶縁膜１６８と、窒化酸化珪素膜である絶縁膜１６７及びゲート絶縁層１０７と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１６８を除去する。次に第２のエッチングによって、絶縁膜１６７及びゲート絶縁層１０７を除去し、ソース領域又はドレイン領域である第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂに達する開口部を形成する。本実施の形態では、第１のエッチングをウェットエッチングによって行い、第２のエッチングをドライエッチングによって行う。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。

開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１６９ａ、ソース電極層又はドレイン電極層１６９ｂ、ソース電極層又はドレイン電極層１７０ａ、ソース電極層又はドレイン電極層１７０ｂ、ソース電極層又はドレイン電極層１７１ａ、ソース電極層又はドレイン電極層１７１ｂを形成する。ソース電極層又はドレイン電極層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。

以上の工程で周辺駆動回路領域２０４にＬｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタであるトランジスタ１７３、Ｌｏｖ領域にｎ型不純物領域を有するｎチャネル型薄膜トランジスタであるトランジスタ１７４を、画素領域２０６にＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタであるトランジスタ１７５、容量素子１７６を有するアクティブマトリクス基板を作製することができる（図６（Ｃ）参照。）。そして、アクティブマトリクス基板は、液晶表示素子を有する表示装置に用いることができる。

単結晶半導体層を用いることにより、画素領域と駆動回路領域を同一ガラス基板上に一体形成することができる。その場合、画素領域のトランジスタ１７５と、駆動回路領域のトランジスタ１７３、１７４とは同時に形成される。駆動回路領域に用いるトランジスタは、ＣＭＯＳ回路を構成する。

本実施の形態に限定されず、画素領域の薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。

なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型においても本発明は適用できる。

次に第２の層間絶縁層として絶縁膜１８１を形成する（図６（Ｃ）参照。）。

絶縁膜１８１としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。

本実施の形態では、平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、絶縁膜１８１の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。

絶縁膜１８１の形成方法としては、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１８１を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。

次に、画素領域２０６の絶縁膜１８１に微細な開口、つまりコンタクトホールを形成する。

そして、並行平板ＲＩＥ装置を用いて、絶縁膜１８１をエッチングする。なおエッチング時間は、配線層や絶縁膜１６８がオーバーエッチングされる程度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。

またエッチング装置にＩＣＰ装置を用いてもよい。以上の工程で、画素領域２０６にソース電極層又はドレイン電極層１７１ｂに達する開口を形成する。

次に、ソース電極層又はドレイン電極層と接するように、画素電極層１３０を形成する。画素電極層１３０は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化珪素（ＳｉＯ_２）を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。

図７は、半導体装置の平面図及び断面図を示しており、図７（Ａ）は半導体装置の平面図、図７（Ｂ）は図７（Ａ）において線Ｃ−Ｄの断面図である。ＦＰＣの貼り付け部である外部端子接続領域２０２、封止領域２０３、周辺駆動回路領域２０４、画素領域２０６である。外部端子接続領域２０２には、外部端子と接続する端子電極層１７８が設けられている。

次に、画素電極層１３０及び絶縁膜１８１を覆うように、印刷法や液滴吐出法により、配向膜と呼ばれる絶縁層３８１を形成する。なお、絶縁層３８１は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばＶＡモードのときには処理を行わないときがある。配向膜として機能する絶縁層３８３も絶縁層３８１と同様である。続いて、シール材１９２を液滴吐出法により画素を形成した周辺の領域に形成する。

その後、配向膜として機能する絶縁層３８３、対向電極として機能する導電層３８４、カラーフィルタとして機能する着色層３８５、偏光子３９１（偏光板ともいう）が設けられた対向基板１９５と、ＴＦＴ基板である支持基板１０１とをスペーサ３８７を介して貼り合わせ、その空隙に液晶層３８２を設ける。本実施の形態の液晶表示装置は透過型であるため、支持基板１０１の素子を有する面と反対側にも偏光子（偏光板）１４３を設ける。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板１９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。

なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。

液晶層を形成する方法として、ディスペンサ式（滴下式）や、素子を有する支持基板１０１と対向基板１９５とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。

スペーサは数μｍの粒子を散布して設ける方法でも良く、基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法でもよい。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。

続いて、画素領域と電気的に接続されている端子電極層１７８に、異方性導電体層１９６を介して、接続用の配線基板であるＦＰＣ１９４を設ける。ＦＰＣ１９４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。

偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。また、外光の視認側への反射を防ぐ反射防止膜を最視認側に設けても良い。

本実施の形態において用いる半導体層は、本発明を用いた単結晶半導体層を用いることができる。支持基板であるガラス基板上に複数の単結晶半導体層を一定の間隔を有して隣接して設けた後、支持基板を熱処理する。この熱処理により支持基板は収縮し、それに伴い隣接する単結晶半導体層同士が接する。複数の単結晶半導体層同士を接させた状態でエネルギービーム照射を行い、複数の単結晶半導体層を一体化し、連続的な単結晶半導体層を形成する。エネルギービームとしてはレーザ光が好ましい。

支持基板への熱処理により、支持基板上の複数の単結晶半導体層同士の間隔を無くし、接するように、支持基板への熱処理の条件、及び単結晶半導体層の間隔を設定する。支持基板を収縮するように変形させるため、熱処理温度は支持基板の歪み点以上の温度が好ましい。単結晶半導体層間の間隔は基となる半導体基板の大きさや、支持基板の大きさにもよるが、例えば、０．１μｍ以上１μｍ以下とすればよい。この熱処理は減圧下で行っても、大気圧下で行ってもよく、雰囲気も窒素雰囲気下、酸素雰囲気下などで行ってもよい。

熱処理による支持基板の収縮を、予め設けた単結晶半導体層間の間隔を消失させることに利用するので、支持基板及び単結晶半導体層の反りや支持基板と単結晶半導体層の膜剥がれを防止することができる。さらに、複数の単結晶半導体層を一体化し連続膜とすることができるため、大面積の単結晶半導体層を有するＳＯＩ基板を製造することが可能となる。

半導体基板に対しては、支持基板の歪み点以上の高温熱処理を行い、支持基板に対しては歪み点温度以下でブロッキング層を設け、その両者を接合させることにより、不純物により単結晶半導体層が汚染されることを防ぐことができる。また、単結晶半導体層と支持基板との界面準位密度を下げることができる。それにより、実用に耐えうる半導体装置を提供することができる。

従って、大型の半導体装置であっても高スループットで生産性よく高性能及び高信頼性の液晶表示素子を有する半導体装置を作製することができる。

（実施の形態３）
本発明を適用して発光素子を有する半導体装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、下面放射型、両面放射型、上面放射型の高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図８、図９、図１０を用いて説明する。

図８の半導体装置は、矢印の方向に下面射出する構造である。図８において、図８（Ａ）は半導体装置の平面図であり、図８（Ｂ）は、図８（Ａ）において線Ｅ−Ｆの断面図である。図８において半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。

図８に示す半導体装置は、素子基板６００、薄膜トランジスタ６５５、薄膜トランジスタ６７７、薄膜トランジスタ６６７、薄膜トランジスタ６６８、第１の電極層６８５と発光層６８８と第２の電極層６８９とを含む発光素子６９０、充填材６９３、シール材６９２、ブロッキング層６０１、絶縁層６０４、酸化膜６０３、ゲート絶縁層６７５、絶縁膜６０７、絶縁膜６６５、絶縁層６８６、封止基板６９５、配線層６７９、端子電極層６７８、異方性導電層６９６、ＦＰＣ６９４によって構成されている。半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。充填材６９３は、液状の組成物の状態で、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板６００と封止基板６９５を張り合わして半導体装置（発光表示装置）を封止する。

図８の半導体装置において、第１の電極層６８５は、発光素子６９０より射出する光を透過できるように、透光性を有する導電性材料を用い、一方第２の電極層６８９は発光素子６９０より射出する光を反射する、反射性を有する導電性材料を用いて形成する。

第２の電極層６８９としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いる。

第１の電極層６８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。

図９の半導体装置は、矢印の方向に上面射出する構造である。図９に示す半導体装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、配線層１６２４、第１の電極層１６１７、発光層１６１９、第２の電極層１６２０、充填材１６２２、シール材１６３２、ブロッキング層１６０１、絶縁層１６０４、酸化膜１６０３、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２５、配線層１６３３、端子電極層１６８１、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。

図９において半導体装置は、外部端子接続領域２８２、封止領域２８３、駆動回路領域２８４、画素領域２８６を有している。図９の半導体装置は、第１の電極層１６１７の下に、反射性を有する金属層である配線層１６２４を形成する。配線層１６２４の上に透明導電膜である第１の電極層１６１７を形成する。配線層１６２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよい。また、第１の電極層１６１７にも上記反射性を有する導電膜を用いてもよく、その場合、反射性を有する配線層１６２４は設けなくてもよい。

第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層６８５、第２の電極層１６２０から光を放射することが可能となる。また、第１の電極層６８５、第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。

図１０に示す半導体装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、第１の電極層１３１７、発光層１３１９、第２の電極層１３２０、充填材１３２２、シール材１３３２、ブロッキング層１３０１、絶縁層１３０４、酸化膜１３０３、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２５、配線層１３３３、端子電極層１３８１、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。半導体装置は、外部端子接続領域２７２、封止領域２７３、駆動回路領域２７４、画素領域２７６を有している。

図１２の半導体装置は、両面放射型であり、矢印の方向に素子基板１３００側からも、封止基板１３２５側からも光を放射する構造である。よって、第１の電極層１３１７及び第２の電極層１３２０として透光性電極層を用いる。

本実施の形態においては、透光性電極層である第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１３１７及び第２の電極層１３２０から光を放射することが可能となる。また、第１の電極層１３１７及び第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。

以上のように、図１０の半導体装置は、発光素子１３０５より放射される光が、第１の電極層１３１７及び第２の電極層１３２０両方を通過して、両面から光を放射する構成となる。

発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。

封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。

単結晶半導体層を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域のトランジスタと、駆動回路領域のトランジスタとは同時に形成される。

図８乃至図１０に示す本実施の形態の半導体装置に設けられるトランジスタは、実施の形態２で示したトランジスタと同様に作製することができる。

図８乃至図１０においても単結晶半導体層が接合される素子基板６００、１３００、１６００としてガラス基板を用いる。

本実施の形態の図８乃至図１０において用いる半導体層は、本発明を用いた単結晶半導体層を用いることができる。素子基板６００、１３００、１６００である支持基板上に複数の単結晶半導体層を一定の間隔を有して隣接して設けた後、支持基板を熱処理する。この熱処理により支持基板は収縮し、それに伴い隣接する単結晶半導体層同士が接する。複数の単結晶半導体層同士を接させた状態でエネルギービーム照射を行い、複数の単結晶半導体層を一体化し、連続的な単結晶半導体層を形成する。エネルギービームとしてはレーザ光が好ましい。

支持基板への熱処理により、支持基板上の複数の単結晶半導体層同士の間隔を無くし、接するように、支持基板への熱処理の条件、及び単結晶半導体層の間隔を設定する。支持基板を収縮するように変形させるため、熱処理温度は支持基板の歪み点以上の温度が好ましい。単結晶半導体層間の間隔は基となる半導体基板の大きさや、支持基板の大きさにもよるが、例えば、０．１μｍ以上１μｍ以下とすればよい。この熱処理は減圧下で行っても、大気圧下で行ってもよく、雰囲気も窒素雰囲気下、酸素雰囲気下などで行ってもよい。

熱処理による支持基板の収縮を、予め設けた単結晶半導体層間の間隔を消失させることに利用するので、支持基板及び単結晶半導体層の反りや支持基板と単結晶半導体層の膜剥がれを防止することができる。さらに、複数の単結晶半導体層を一体化し連続膜とすることができるため、大面積の単結晶半導体層を有するＳＯＩ基板を製造することが可能となる。

半導体基板に対しては、支持基板の歪み点以上の高温熱処理を行い、支持基板に対しては歪み点温度以下でブロッキング層を設け、その両者を接合させることにより、不純物により単結晶半導体層が汚染されることを防ぐことができる。また、単結晶半導体層と支持基板との界面準位密度を下げることができる。それにより、実用に耐えうる半導体装置を提供することができる。

従って、大型の半導体装置であっても高スループットで生産性よく高性能及び高信頼性の半導体装置を作製することができる。

本実施の形態は、上記の実施の形態１と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。

本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図１３を用いて説明する。

図１３は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、ＥＬ層８６０が挟持されている発光素子である。ＥＬ層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されている。図１３において第２の層８０３は発光層であり、第１の層８０４及び第３の層８０２は機能層である。

第１の層８０４は、第２の層８０３に正孔（ホール）を輸送する機能を担う層である。図１３では第１の層８０４に含まれる正孔注入層は、正孔注入性の高い物質を含む層である。モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等を用いることができる。この他、フタロシアニン（略称：Ｈ_２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）等の高分子等によっても第１の層８０４を形成することができる。

また、正孔注入層として、有機化合物と無機化合物とを複合してなる複合材料を用いることができる。特に、有機化合物と、有機化合物に対して電子受容性を示す無機化合物とを含む複合材料は、有機化合物と無機化合物との間で電子の授受が行われ、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。

また、正孔注入層として有機化合物と無機化合物とを複合してなる複合材料を用いた場合、電極層とオーム接触をすることが可能となるため、仕事関数に関わらず電極層を形成する材料を選ぶことができる。

複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好ましい。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好ましい。

複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０^−６ｃｍ^２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。

例えば、芳香族アミン化合物としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。

複合材料に用いることのできるカルバゾール誘導体としては、具体的には、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等を挙げることができる。

また、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］−２，３，５，６−テトラフェニルベンゼン等を用いることができる。

また、複合材料に用いることのできる芳香族炭化水素としては、例えば、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフチル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も用いることができる。このように、１×１０^−６ｃｍ^２／Ｖｓ以上の正孔移動度を有し、炭素数１４〜４２である芳香族炭化水素を用いることがより好ましい。

なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。

また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。

図１３では第１の層８０４に含まれる正孔輸送層を形成する物質としては、正孔輸送性の高い物質、具体的には、芳香族アミン（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物であることが好ましい。広く用いられている材料として、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル、その誘導体である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（以下、ＮＰＢと記す）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、主に１０^−６ｃｍ^２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであってもよい。

第３の層８０２は、第２の層８０３に電子を輸送、注入する機能を担う層である。図１３では第３の層８０２に含まれる電子輸送層について説明する。電子輸送層は、電子輸送性の高い物質を用いることができる。例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども用いることができる。ここに述べた物質は、主に１０^−６ｃｍ^２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。

図１３では第３の層８０２に含まれる電子注入層について説明する。電子注入層は、電子注入性の高い物質を用いることができる。電子注入層としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ_２）等のようなアルカリ金属又はアルカリ土類金属又はそれらの化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属又はそれらの化合物を含有させたもの、例えばＡｌｑ中にマグネシウム（Ｍｇ）を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属を含有させたものを用いることにより、電極層からの電子注入が効率良く行われるためより好ましい。

次に、発光層である第２の層８０３について説明する。発光層は発光機能を担う層であり、発光性の有機化合物を含む。また、無機化合物を含む構成であってもよい。発光層は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、発光層は、膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。

発光層に用いられる有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ^２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ^２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ_３ｐｐｙ）_２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ^２’）イリジウム（略称：Ｉｒ（ｐｐｙ）_３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ^２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）_２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ^３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）_２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ^２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）_２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ^３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）_２（ａｃａｃ））などの燐光を放出できる化合物を用いることもできる。

発光層を一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。

また、発光層においては、上述した発光を示す有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ_３、Ａｌｍｑ_３、ＢｅＢｑ_２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）_２、Ｚｎ（ＢＴＺ）_２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように有機化合物以外に添加する有機化合物は、有機化合物を効率良く発光させるため、有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ有機化合物よりも多く添加されていることが好ましい（それにより、有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素領域の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素領域（表示画面）を見た場合に起こる色調の変化を低減することができる。

発光層で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。

ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。

発光層で用いられる無機化合物としては、有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。

なお、発光層は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光素子を有する半導体装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。

よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。

第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極（電位が高い電極層）、又は陰極（電位が低い電極層）となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１３（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１３（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４の正孔注入、正孔輸送特性や、第３の層８０２の電子注入性、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。

図１３（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、または窒化チタン、ＴｉＳｉ_ＸＮ_Ｙ、ＷＳｉ_Ｘ、窒化タングステン、ＷＳｉ_ＸＮ_Ｙ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。

また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。

なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。

図１３（Ｂ）は、ＥＬ層８６０が、第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。

図１３（Ｃ）は、図１３（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１３（Ｄ）は、図１３（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。

なお、ＥＬ層８６０に有機化合物と無機化合物が混合させて設ける場合、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。

第１の電極層８７０および第２の電極層８５０の作製方法としては、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、印刷法、ディスペンサ法または液滴吐出法などを用いることができる。

本実施の形態は、実施の形態１及び実施の形態３と適宜組み合わせることができる。

本発明を用いると、大型の半導体装置であっても高スループットで生産性よく高性能及び高信頼性の発光素子を有する半導体装置を作製することができる。

（実施の形態５）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置の他の例を説明する。本実施の形態では、本発明の半導体装置における発光素子に適用することのできる他の構成を、図１１及び図１２を用いて説明する。

エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。

本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。

液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ_２Ｓ_３）、硫化ガリウム（Ｇａ_２Ｓ_３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ_２Ｏ_３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ_２Ｓ_４）、硫化ストロンチウム−ガリウム（ＳｒＧａ_２Ｓ_４）、硫化バリウム−ガリウム（ＢａＧａ_２Ｓ_４）、等の３元系の混晶であってもよい。

局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。上記ハロゲン元素は電荷補償として機能することができる。

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ_２Ｓ_３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ_２Ｓ）、硫化銀（Ａｇ_２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。

また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。

なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。

薄膜型無機ＥＬ素子の場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。

図１１（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図１１（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５２、第２の電極層５３を含む。

図１１（Ｂ）及び図１１（Ｃ）に示す発光素子は、図１１（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１１（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図１１（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。

また、図１１（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。

分散型無機ＥＬ素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。

分散型無機ＥＬ素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。

図１２（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図１２（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。

本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ_３）やチタン酸ストロンチウム（ＳｒＴｉＯ_３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。

バインダに含まれる無機材料としては、酸化珪素（ＳｉＯ_ｘ）、窒化珪素（ＳｉＮ_ｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、チタン酸鉛（ＰｂＴｉＯ_３）、ニオブ酸カリウム（ＫＮｂＯ_３）、ニオブ酸鉛（ＰｂＮｂＯ_３）、酸化タンタル（Ｔａ_２Ｏ_５）、タンタル酸バリウム（ＢａＴａ_２Ｏ_６）、タンタル酸リチウム（ＬｉＴａＯ_３）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化ジルコニウム（ＺｒＯ_２）、ＺｎＳその他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。

図１２（Ｂ）及び図１２（Ｃ）に示す発光素子は、図１２（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１２（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図１２（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。

また、図１２（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。

図１１における絶縁層５４、図１２における絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ_２）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ハフニウム（ＨｆＯ_２）、酸化タンタル（Ｔａ_２Ｏ_５）、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）、酸化ジルコニウム（ＺｒＯ_２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。

本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。

本実施の形態は、実施の形態１及び実施の形態３と適宜組み合わせるこができる。

本発明を用いると、大型の半導体装置であっても高スループットで生産性よく高性能及び高信頼性の発光素子を有する半導体装置を作製することができる。

（実施の形態６）
本実施の形態では、バックライトの構成について説明する。バックライトは光源を有するバックライトユニットとして実施の形態２のような液晶素子を有する半導体装置に設けられ、バックライトユニットは効率よく光を散乱させるため、光源は反射板により囲まれている。

図１３（Ａ）に示すように、バックライトユニット３５２は、光源として冷陰極管４０１を用いることができる。また、冷陰極管４０１からの光を効率よく反射させるため、ランプリフレクタ３３２を設けることができる。冷陰極管４０１は、大型の半導体装置に用いることが多い。これは冷陰極管からの輝度の強度のためである。そのため、冷陰極管を有するバックライトユニットは、パーソナルコンピュータのディスプレイに用いることができる。

図１４（Ｂ）に示すように、バックライトユニット３５２は、光源として発光ダイオード（ＬＥＤ）４１２を用いることができる。例えば、白色に発する発光ダイオード（Ｗ）４１２を所定の間隔に配置する。また、発光ダイオード（Ｗ）４１２からの光を効率よく反射させるため、ランプリフレクタ３３２を設けることができる。

また図１４（Ｃ）に示すように、バックライトユニット３５２は、光源として各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５を用いることができる。各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５を用いることにより、白色を発する発光ダイオード（Ｗ）４１２のみと比較して、色再現性を高くすることができる。また、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ３３２を設けることができる。

またさらに図１４（Ｄ）に示すように、光源として各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５を用いる場合、それらの数や配置を同じとする必要はない。例えば、発光強度の低い色（例えば緑）の発光ダイオードを他の色の発光ダイオードより多く配置してもよい。

さらに白色を発する発光ダイオード４１２と、各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５とを組み合わせて用いてもよい。

なおＲＧＢの発光ダイオードを有する場合、フィールドシーケンシャルモードを適用すると、時間に応じてＲＧＢの発光ダイオードを順次点灯させることによりカラー表示を行うことができる。

発光ダイオードを用いると、輝度が高いため、大型の半導体装置に適する。また、ＲＧＢ各色の色純度が良いため冷陰極管と比べて色再現性に優れており、配置面積を小さくすることができるため、小型の半導体装置に適応すると、狭額縁化を図ることができる。

また、光源を必ずしも図１４に示すバックライトユニットとして配置する必要はない。例えば、大型の半導体装置に発光ダイオードを有するバックライトを搭載する場合、発光ダイオードは該基板の背面に配置することができる。このとき発光ダイオードは、所定の間隔を維持し、各色の発光ダイオードを順に配置させることができる。発光ダイオードの配置により、色再現性を高めることができる。

従って、本発明により高性能かつ高信頼性のバックライトを用いた半導体装置を生産性よく作製することができる。特に、発光ダイオードを有するバックライトは、大型の半導体装置に適しており、大型の半導体装置のコントラスト比を高めることにより、暗所でも質の高い映像を提供することができる。

本実施の形態は、上記の実施の形態２と適宜組み合わせることができる。

（実施の形態７）
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。

図２３はテレビジョン装置（液晶テレビジョン装置、又はＥＬテレビジョン装置等）の主要な構成を示すブロック図を示している。表示パネルには、図１６（Ｂ）に示すようにＴＦＴを形成し、画素領域１９０１と走査線駆動回路１９０３を基板上に一体形成し信号線駆動回路１９０２を別途ドライバＩＣとして実装する場合、また図１６（Ｃ）に示すように画素領域１９０１と信号線駆動回路１９０２と走査線駆動回路１９０３を基板上に一体形成する場合などがあるが、どのような形態としても良い。

その他の外部回路の構成として、映像信号の入力側では、チューナ１９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１９０７などからなっている。コントロール回路１９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ１９０４で受信した信号のうち、音声信号は、音声信号増幅回路１９０９に送られ、その出力は音声信号処理回路１９１０を経てスピーカ１９１３に供給される。制御回路１９１１は受信局（受信周波数）や音量の制御情報を入力部１９１２から受け、チューナ１９０４や音声信号処理回路１９１０に信号を送出する。

表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図８のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図８のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、図７のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。

また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の半導体装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から順に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の半導体装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。

図２０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。

また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面２００８をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。

図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。

本発明により、表示機能を有する高性能かつ高信頼性の半導体装置を、生産性よく作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。

（実施の形態８）
本実施の形態では、高性能、かつ高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。

図１７は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイクロプロセッサ５００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１７に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。

このようなマイクロプロセッサ５００は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１８を参照して説明する。図１８は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９、変調回路５２０と、電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。

このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する絶縁表面を有する基板に取り付けられていれば良い。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。

このようなＲＦＣＰＵ５１１は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部５２９を小型化しても長時間の動作を保証することができる。

（実施の形態９）
本実施の形態を図２１を用いて説明する。本実施の形態は、実施の形態１乃至８で作製する半導体装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、高性能で、かつ高信頼性を付与することを目的とした半導体装置を有するモジュールの例を説明する。

図２１（Ａ）に示す情報端末のモジュールは、プリント配線基板９４６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９４６に接続されている。

パネル９００には、発光素子が各画素に設けられた画素領域９０５と、前記画素領域９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。

プリント配線基板９４６に備えられたインターフェース（Ｉ／Ｆ）９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。

なお、本実施の形態ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。

図２１（Ｂ）は、図２１（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリ９２６には各種プログラムが記憶されている。

電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９０４に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。

ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦、レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方、デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９０４、音声処理回路９２９、コントローラ９０１などに送る。

メモリ９１１、送受信回路９０４、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。

コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。

送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。

ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。

コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。

（実施の形態１０）
本実施の形態を図２１及び図２２を用いて説明する。図２２は、この実施の形態９で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１００１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１００１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。

パネル９００を固定したハウジング１００１はプリント配線基板９４６に嵌着されモジュールとして組み立てられる。プリント配線基板９４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９４６に接続される。

このようなモジュール９９９、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素領域は筐体９９６に形成された開口窓から視認できように配置されている。

図２２で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。

（実施の形態１１）
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能でかつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。

その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等が挙げられる。その具体例について、図１９を参照して説明する。

図１９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。

図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。

図１９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯電話機を提供することができる。

図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。

図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。

このように、本発明の半導体装置により、高性能でかつ信頼性の高い電子機器を提供することができる。

本発明のＳＯＩ基板の製造方法を説明する図。 本発明のＳＯＩ基板の製造方法を説明する図。 本発明のＳＯＩ基板の製造方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明に適用できる発光素子の構成を説明する図。 本発明に適用できる発光素子の構成を説明する図。 本発明に適用できる発光素子の構成を説明する図。 本発明に適用することのできる照明装置を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置を説明する平面図。 半導体基板により得られるマイクロプロセッサの構成を示すブロック図。 半導体基板により得られるＲＦＣＰＵの構成を示すブロック図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器の主要な構成を示すブロック図。 水素イオン種のエネルギーダイアグラムについて示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。

Claims (11)

1. ハロゲンを含む酸化雰囲気中で熱処理を行い第１の半導体基板及び第２の半導体基板の表面に、それぞれ酸化膜を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の一表面側から、一又は複数の原子から成る質量の異なるイオンを照射して、前記第１の半導体基板及び前記第２の半導体基板の一表面から該イオンの平均進入深さに近い深さ領域に、それぞれ多孔質構造を有する分離層を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の一表面に、それぞれ窒化シリコン膜又は窒化酸化シリコン膜でなるブロッキング層を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の前記ブロッキング層上に、それぞれ酸化シリコン膜を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の一表面とガラス基板とを、前記酸化シリコン膜を挟んで重ね合わせた状態で、前記分離層に亀裂を生じさせ、前記第１の半導体基板及び前記第２の半導体基板を前記分離層でそれぞれ分離する熱処理を行い、前記第１の半導体基板より第１の単結晶半導体層と前記第２の半導体基板より第２の単結晶半導体層とを前記ガラス基板上に一定の間隔を有して形成し、
   前記ガラス基板を前記ガラス基板の歪み点以上の温度で熱処理し、前記第１の単結晶半導体層、及び前記第２の単結晶半導体層にレーザ光を照射することで、前記第１の半導体層及び前記第２の半導体層を一体化することを特徴とするＳＯＩ基板の製造方法。
2. ハロゲンを含む酸化雰囲気中で熱処理を行い第１の半導体基板及び第２の半導体基板の表面に、それぞれ酸化膜を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の一表面側から、一又は複数の原子から成る質量の異なるイオンを照射して、前記第１の半導体基板及び前記第２の半導体基板の一表面から該イオンの平均進入深さに近い深さ領域に、それぞれ多孔質構造を有する分離層を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の一表面に、それぞれ窒化シリコン膜又は窒化酸化シリコン膜でなるブロッキング層を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の前記ブロッキング層上に、それぞれ酸化シリコン膜を形成し、
   前記第１の半導体基板及び前記第２の半導体基板の一表面とガラス基板とを、前記酸化シリコン膜を挟んで重ね合わせた状態で、前記分離層に亀裂を生じさせ、前記第１の半導体基板及び前記第２の半導体基板を前記分離層でそれぞれ分離する熱処理を行い、前記第１の半導体基板より第１の単結晶半導体層と前記第２の半導体基板より第２の単結晶半導体層とを前記ガラス基板上に一定の間隔を有して形成し、
   前記ガラス基板を前記ガラス基板の歪み点以上の温度で熱処理し、前記第１の単結晶半導体層と前記第２の単結晶半導体層が接するように収縮させ、
   前記第１の単結晶半導体層、及び前記第２の単結晶半導体層にレーザ光を照射し、前記第１の半導体層及び前記第２の半導体層を一体化することを特徴とするＳＯＩ基板の製造方法。
3. 請求項１又は請求項２において、一又は複数の原子から成る質量の異なるイオンとして、質量の異なる水素イオンを照射することを特徴とするＳＯＩ基板の製造方法。
4. 請求項３において、質量の異なる水素イオンは、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンであることを特徴とするＳＯＩ基板の製造方法。
5. 請求項４において、前記水素イオンの内、Ｈ_３ ^＋イオンの割合が他のイオン種よりも高いことを特徴とするＳＯＩ基板の製造方法。
6. 請求項１乃至５のいずれか一項において、前記ハロゲンは、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ_３、ＢＣｌ_３、Ｆ_２、及びＢｒ_２から選ばれた一種又は複数種のガスから得られることを特徴とするＳＯＩ基板の製造方法。
7. 請求項１乃至６のいずれか一項において、前記第１の半導体基板及び前記第２の半導体基板を前記分離層でそれぞれ分離する熱処理は、前記ガラス基板を前記ガラス基板の歪み点以上の温度で熱処理より低い温度で行うことを特徴するＳＯＩ基板の製造方法。
8. 請求項１乃至６のいずれか一項に記載のＳＯＩ基板の製造方法において形成する前記第１の半導体層及び前記第２の半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
9. 請求項１乃至６のいずれか一項に記載のＳＯＩ基板の製造方法において形成する前記第１の半導体層及び前記第２の半導体層を用いて半導体素子を形成し、
   前記半導体素子と電気的に接続する表示素子を形成することを特徴とする半導体装置の作製方法。
10. 請求項９において、前記表示素子として液晶表示素子を形成することを特徴とする半導体装置の作製方法。
11. 請求項９において、前記表示素子として発光素子を形成することを特徴とする半導体装置の作製方法。

Images