JP2008311571A - アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置 - Google Patents

アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置 Download PDF

Info

Publication number
JP2008311571A
JP2008311571A JP2007160174A JP2007160174A JP2008311571A JP 2008311571 A JP2008311571 A JP 2008311571A JP 2007160174 A JP2007160174 A JP 2007160174A JP 2007160174 A JP2007160174 A JP 2007160174A JP 2008311571 A JP2008311571 A JP 2008311571A
Authority
JP
Japan
Prior art keywords
alignment mark
alignment
inspection
region
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007160174A
Other languages
English (en)
Inventor
Takeshi Shiomi
竹史 塩見
Noriyuki Taniguchi
敬之 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007160174A priority Critical patent/JP2008311571A/ja
Publication of JP2008311571A publication Critical patent/JP2008311571A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】作製が簡単であり、認識が容易であるアライメントマークを用いたアライメント方法を提供する。
【解決手段】アライメントマークは、暗部を形成する凹凸領域と、明部を形成する平坦領域からなる。凹凸領域は、アライメントマーク認識装置が前記アライメントマークを認識するとき、凹凸領域を形成する凹部または凸部のエッジ部が暗く認識される幅の2倍と、前記アライメントマーク認識装置の認識限界幅の合計幅以下の幅を有する。平坦領域は、アライメントマーク認識装置がアライメントマークを認識するとき、平坦領域の両側に形成されるエッジ部が暗く認識される幅を除きアライメントマーク認識装置が認識するために必要とする幅以上の幅を有する。
【選択図】図1

Description

本発明は、アライメント方法および半導体基板上に形成されたアライメントマークを認識するアライメントマーク認識装置およびアライメントマークを用いる検査ファイルの作成方法と検査装置に関する。
半導体装置の製造における検査工程では、アライメント検査、膜厚検査、線幅検査、異物・欠陥検査などの検査が行われる。これらの検査工程では、被検査対象の半導体装置を検査装置に搬入した後、半導体装置表面に形成されたアライメントマークを認識して、半導体装置が所定位置に設置するアライメントが実施される。
また半導体装置の製造では、半導体装置表面に形成されたアライメントマークを認識して、半導体装置とマスクを所定の位置関係に位置合せするアライメントが実施される。
上記アライメントの際に使用されるアライメントマークは作製が簡単であり、認識が容易であることが重要である。特に半導体装置の製造装置は自動化されているので、アライメントマークを使用して、半導体装置を自動的に位置合せできることが要求される。
このような要求に対して、例えば特許文献1は、図11に示すように半導体ウエハ901の所定位置に、直径が1〜5μm程度の断面形状が円弧状の多数の微小窪み902の溝が配列されている領域903と、平坦な領域904により形成するアライメントマークを開示している。また特許文献2は、第1の配線層と第2の配線層が交差する領域にアライメントマークを検出するレーザ光を垂直上方向に反射する平坦部と、レーザ光を乱反射させる凹凸部を設けるアライメントマークを開示している。
特開昭58−90728号公報 特開平7−335721号公報
しかしながら、特許文献1のアライメントマークは、半導体ウエハ表面にエッチング用マスクを形成して、半導体ウエハ901を等方性プラズマエッチング処理することによって多数の微小窪み902を形成するものである。また特許文献2のアライメントマークは、第1の配線層に、第2の配線層と交差する領域に複数の窪みを形成し、この第1の配線層の上に前記窪みに埋め込まれるように層間絶縁層及び第2の配線層を形成するものである。
このように、特許文献1及び2は、アライメントマークを形成するために特別にアライメントマーク作製工程が必要となる。また特許文献1及び2のアライメントマークは、窪みまたは凹凸部の大きさと、平坦面または平坦部の大きさについて言及されていない。
本発明は、上記特許文献1及び2に対して、より作製が簡単であり、認識が容易であるアライメントマークを用いたアライメント方法を提供するものである。またこのアライメントマークを認識するアライメントマーク認識装置を提供するものである。さらにアライメントマークを用いた検査ファイルの作成方法と検査装置を提供するものである。
上記課題を解決するため本発明のアライメント方法は、半導体基板上に形成されたアライメントマークをアライメントマーク認識装置によって認識し、前記半導体基板を所定位置に設置するアライメント方法であって、前記アライメントマークは、暗部を形成する凹凸領域と、明部を形成する平坦領域からなり、前記凹凸領域は、前記アライメントマーク認識装置が前記アライメントマークを認識するとき、前記凹凸領域を形成する凹部または凸部のエッジ部が暗く認識される幅の2倍と、前記アライメントマーク認識装置の認識限界幅の合計幅以下の幅を有し、前記平坦領域は、前記アライメントマーク認識装置が前記アライメントマークを認識するとき、前記平坦領域の両側に形成されるエッジ部が暗く認識される幅を除き前記アライメントマーク認識装置が認識するために必要とする幅以上の幅を有することを特徴とする。
これにより、アライメントマークの作製が簡単であり、またアライメントマーク認識装置によって容易に、かつ確実にアライメントマークを認識することができる。したがって、このアライメントマークを使用して半導体装置を確実に所定位置に設置し、検査することができる。また、この検査結果を記録した検査ファイルを作成することができる。また半導体装置に所望の加工を施し、システムLSI、イメージセンサー、ロジック混載メモリなど半導体装置を製造することができる。さらにこれら半導体装置を使用して携帯情報端末、システム機器など電子機器を製造することができる。
また本発明のアライメント方法は実施形態において、前記凹凸領域は、約0.01μm以上、約1.75μm以下の幅を有する凹部または凸部よりなることが好ましい。
また、前記平坦領域は、約2.0μm以上、約500μm以下の幅を有することが好ましい。
これにより、作製が簡単であり、認識装置によって容易に、かつ確実に認識される凹凸領域と平坦領域よりなるアライメントマークを半導体基板上に小面積に形成することができる。
また本発明のアライメント方法は実施形態において、前記凹凸領域は、半導体装置のトレンチエッチング工程、ゲート電極エッチング工程、コンタクトホールエッチング工程のいずれか1つ以上の工程により形成されることが好ましい。
これにより、本発明のアライメントマークは、半導体装置の製造工程と同時に作成することができる。
また本発明のアライメント方法は実施形態において、前記凹凸領域上に、1つまたは複数の凹凸形成層を積層し、前記平坦領域上に1つまたは複数の平坦形成層を積層することが好ましい。
これにより、上層の凹凸形成層のエッジ部で乱反射せずに透過した光は、下層の凹凸領域のエッジ部で乱反射させることができる。このように、二重のエッジ部によって乱反射させるので、より暗部が暗くなり凹凸領域を暗くする。一方、平坦領域上には平坦形成層が積層されるので、垂直反射することができる。その結果、アライメントマークを検出する場合に高いコントラストで検出することができる。
また、前記凹凸領域上に、1つまたは複数の凹凸形成層が積層され、前記平坦領域上に1つまたは複数の平坦形成層が積層されるように、アライメントマーク形成後の成膜工程を工夫することにより、成膜工程後も本発明のアライメントマークを使用してアライメントすることが可能になる。
また本発明のアライメント方法は実施形態において、前記凹凸領域上に積層される1つまたは複数の凹凸形成層は、前記凹凸領域とパターンをズレさせて形成することが好ましい。
これにより、凹凸領域に形成される凹凸が多くなり、エッジ部が増加するので、凹凸領域によって形成される暗部がより暗くなり、アライメントマークを検出する場合にコントラストを大きくすることができる。
また本発明のアライメント方法は実施形態において、前記凹凸領域上に積層される1つまたは複数の凹凸形成層は、前記凹凸領域と交差する方向に形成することを特徴とすることが好ましい。
これにより、エッジ部は前記凹凸領域の凹凸方向と、凹凸形成層の凹凸方向に形成されるので、凹凸領域によって形成される暗部がより暗くなり、アライメントマークを検出する場合にコントラストを大きくすることができる。
本発明は別の観点では、アライメントマーク認識装置であり、上記課題を解決するため、半導体基板上に形成されたアライメントマークを検出する検出部と、前記検出部によって検出されたアライメントマークを認識する認識部を備えるアライメントマーク認識装置において、前記アライメントマークは、暗部を形成する凹凸領域と、明部を形成する平坦領域からなり、前記凹凸領域は、前記認識部が前記アライメントマークを認識するとき、前記凹凸領域を形成する凹部または凸部のエッジ部が暗く認識される幅の2倍と、前記認識部の認識限界幅の合計幅以下の幅を有し、前記平坦領域は、前記認識部が前記アライメントマークを認識するとき、前記平坦領域の両側に形成されるエッジ部が暗く認識される幅を除き前記認識部が認識するために必要とする幅以上の幅を有することを特徴とする。
これにより、アライメントマークは容易に、かつ確実に認識することができる。したがって、このアライメントマークの認識結果を利用して半導体装置を所定位置に設置し、検査することができる。また、この検査結果を記録した検査ファイルを作成することができる。また半導体装置に所望の加工を施し、システムLSI、イメージセンサー、ロジック混載メモリなど半導体装置を製造することができる。さらにこれら半導体装置を使用して携帯情報端末、システム機器など電子機器を製造することができる。
また本発明のアライメントマーク認識装置は、実施形態において、前記凹凸領域は、前記凹凸領域を形成する凹部または凸部の幅と、前記検査部に備えられた光学系の倍率の積に等しい幅を有することが好ましい。
また本発明のアライメントマーク認識装置は、実施形態において、前記検出部は、100倍以上の倍率を有する光学系を備えることが好ましい。
これにより、アライメントマークのエッジ部の位置が正確に判別できる。従って精度よくアライメントができる。
また本発明のアライメントマーク認識装置は、実施形態において、アライメントマークを照射する光源は、450nm以上の波長を含む光源であることが好ましい。
これにより、凹凸領域に照射された光は、凹部または凸部のエッジ部で反射するときの回折角度が大きくなり乱反射しやすくなる。このため凹凸領域では乱反射しやすく、黒く見える効果が得られる。従って、明部とのコントラストが大きくなり高精度にアライメントを行なうことが可能となる。
また本発明のアライメントマーク認識装置は、実施形態において、前記検出部は、前記凹凸領域と前記平坦領域を1:0.01以上のコントラストで検出することが好ましい。
これにより、高精度にアライメントを行なうことが可能となる。
また本発明は別の観点では、アライメント検査ファイルの作成方法であり、上記課題を解決するため前記アライメントマーク認識装置によって、第1の検査工程で認識されたアライメントマークに関するアライメント情報と、測定場所と測定方法を記録して第1の検査ファイルを作成し、前記第1の検査工程の後の第2の検査工程では前記第1の検査ファイルを複製し、前記測定場所と測定方法を第2の検査工程の測定場所と測定法方に書き換えることにより、第2の検査ファイルを作成することを特徴とする。
この構成によれば、非常に短時間に第2の検査ファイルを作成することができる。即ち、第1の検査ファイルには、前記アライメントマーク認識装置によって、コントラストの高いアライメントマークが記憶されている。その検査ファイルを複製して第2の検査ファイルを作成するので、第1の検査ファイルを複製して使用する場合、高いコントラストが確保されていて、記録されているアライメントマークのコントラストも高いため、半導体装置の製造プロセスによってアライメントマークに多少の変化があっても容易にアライメントが行なえる。このように、1つの検査工程で検査ファイルを作成して、その検査ファイルを複製し、一部を当該検査工程に合わせるように修正することにより、当が検査ファイルとして使用することができるので、検査ファイルの作成時間を大きく短縮することができる。
本発明のアライメント検査ファイルは、実施形態において、前記アライメント情報は、予め半導体装置の設計段階で設定されているアライメントマークの画像データの数値または図であることが好ましい。この場合にアライメントマークの画像データの数値としては、例えばアライメントマークのサイズ、アライメントマークのピッチ、アライメントマークを形成するライン幅、ラインスペースなどである。アライメントマークの画像データの図としては、例えば線で表した図である。
これにより、実物の半導体装置を用意してアライメントマークを測定しないで、予め半導体装置の設計段階で設定されているアライメントマークの画像データの数値または図によって検査ファイルを作成できるので、半導体装置を用意したり、アライメントマークを測定し、認識したりする作業が不要になり、このため検査ファイルの作成効率がアップする。またアライメントマークの情報を数値データとして利用できることから、装置のオペレートも簡単に行なえる。また図データとして入力できるので、入力できる図の自由度が増し、最適な形を入力することでアライメント精度の向上に繋がる。
本発明のアライメント検査ファイルは、実施形態において、前記第1の検査工程の検査ファイルと、第2の検査工程の検査ファイルを1つの画面上に同時に表示することが好ましい。
これにより、効率よく検査ファイルの作成、複製及び修正が可能となり、作業効率が向上する。
本発明のアライメント検査ファイルは、実施形態において、前記第1の検査工程の検査ファイルと、第2の検査工程の検査ファイルを1つの画面上に表形式で表示することが好ましい。
これにより、検査データは縦方向と横方向に、項目毎に整列して表示することが可能となる。このことにより、複製ファイルを項目毎に一括して確認及び修正または複製ができるため、作業効率が向上する。特に検査ファイルを複製して複数の検査ファイルを作成した場合の編集作業では、それぞれの検査ファイルの項目を比較しながら編集できるので、作業効率が上がる。
更に本発明は別の観点では、検査装置であり、半導体装置の設計段階で設定されたアライメントマークの形状と、大きさと、座標またはアライメントマーク画像を入力し記録して検査ファイルを作成し、検査対象の半導体層置を、前記検査ファイルを基にして、上記アライメントマーク認識装置により測定することを特徴とする。
これにより、アライメントマークの情報を数値で入力できることから検査装置のオペレートが簡単に行なえ、検査ファイルの作成効率がアップする。またアライメントマークの情報を図で入力できることから、入力できる図の自由度が増し、最適な形を入力可能とすることでアライメント精度の向上に繋がり、検査ファイルの作成効率がアップする。
本発明によれば、より作製が簡単であり、認識が容易であるアライメントマークを用いたアライメント方法が提供される。またこのアライメントマークを認識するアライメントマーク認識装置が提供される。さらにアライメントマークを用いた検査ファイルの作成方法と検査装置が提供される。
(実施形態1)
図1は、本発明のアライメントマークを備える半導体基板の断面図を示す。
アライメントマークは、半導体装置のトレンチエッチング工程、ゲート電極エッチング工程、コンタクトホールエッチング工程のいずれか1つと同時に、またはこれら加工工程の2つ以上の工程によって半導体ウエハまたは半導体チップの空白場所に、半導体基板上101に凹凸領域102と平坦領域103によって形成する。勿論、これらの加工工程を利用せずに、単独のアライメントマーク形成工程によってアライメントマークを形成してもかまわない。本発明では半導体ウエハまたは半導体チップを総称して半導体基板と言うこともある。
凹凸領域102はアライメントマーク認識装置の表示画面に黒線を表示し、平坦領域103はアライメントマーク認識装置の表示画面に白線を表示する。この黒線と白線によりアライメントマークを形成する。
平坦領域103は、図1では凸部の上部平面によって形成しているが、凹部の底平面であってもよい。平坦領域103は、半導体装置のトレンチエッチング工程、ゲート電極エッチング工程、コンタクトホールエッチング工程のいずれか1つと同時に、またはこれら加工工程の2つ以上の工程によって形成することができる。あるいはこれらの工程時に凹凸加工しないことによっても形成することができる。
凹凸領域102には、加工工程により形成された凹部の底の平面領域104および凸部の上部の平面領域105が備わり、それぞれの両側端部に段差によるエッジ部が存在する。
凹凸領域102を形成する凹部の底の平面領域104または凸部の上部の平面領域105の大きさは、後述するように、検出装置の表示画面上で、約175μm以下になる大きさになるように、半導体基板上に形成される。即ち、表示画面上での大きさを倍率で除した大きさに形成される。例えば、表示画面上で、凹部の底の平面領域104または凸部の上部の平面領域105の大きさが約175μmであり、倍率が100である場合は、半導体基板上では、約1.75μmの大きさとなる。
表示画面上で、凹部の底の平面領域104または凸部の上部の平面領域105の大きさが約175μm以下である場合は、凹凸領域102によってアライメントマークの暗部が表示される。
暗部を表示するために凹凸領域102は小さい方が望ましいが、アライメントマークを照射する光を乱反射させるため、また半導体プロセスの加工サイズからの限界のため、表示画面上で0.01μmが限界である。製造コストおよび加工の容易性の観点から好ましくは、0.1μm以上である。
凹凸領域102は、少なくとも1つの凹部の平面領域104または凸部の平面領域105が約1.75μm以下であれば、アライメントマークの暗部が形成され、アライメントマーク認識装置により暗部を認識することが可能である。
しかしアライメントマーク認識装置の確実な認識動作または誤動作を考慮すると、アライメントマーク認識装置が認識するために必要とする幅以上の幅を有することが望ましい。即ち、凹部の平面領域104または凸部の平面領域105は、それぞれの幅が約1.75μmであるとすると、凹部の平面領域104または凸部の平面領域105が各1つ、従って、2つ以上であることが好ましく、さらには凹部の平面領域104または凸部の平面領域105が2つと、凹部の平面領域104または凸部の平面領域105が1つの組合わせにより、3つ以上であることが好ましい。
これにより凹凸領域102は約3.5μm〜約7.0μmとなる。5つ以上になると、アライメントマークにおける暗部の面積が大きくなり、アライメントマークが大きくなるが、特に問題は無い。
凹凸領域102を形成する凹部の平面領域104または凸部の平面領域105の幅が約1.75μm以下であるとすると、凹凸領域102の幅が3.5μm〜7.0μmとなるように凹部の平面領域104または凸部の平面領域105の数を形成する。しかし、大きな黒部分を形成する場合は、凹部の平面領域104または凸部の平面領域105の数に制限はない。
要するに、凹凸領域102は、アライメントマーク認識装置がアライメントマークを認識するとき、凹凸領域102を形成する凹部または凸部のエッジ部が暗く認識される幅の2倍と、アライメントマーク認識装置の認識限界幅の合計幅以下の幅を有するように形成される。
平坦領域103は、理由を後述するように、検査装置の表示画面上で100μm以上となるように、半導体基板上に形成される。即ち、表示画面上での大きさを倍率で除した大きさに形成される。例えば、表示画面上で、平坦領域103の大きさが約100μmであり、倍率が100である場合は、半導体基板上では、約1.0μmの大きさとなる。
表示画面上で約100μm以上であれば、いくらでもかまわないが、アライメントマーク認識装置が確実に認識するために200μm以上が望ましい。平坦領域103の表示画面上での上限値は、特に制限されないが、現実的には表示装置の画面の大きさ、半導体ウエハまたは半導体チップ上の空白場所の大きさ、アライメントマークの占有面積率、検査装置のレンズ倍率によって決まり、表示画面上で約1000mmより大きくなると、表示画面が大きくなり、製造コストも上昇するので、約1000mm以下が限界である。より好ましくは、表示画面上で約500mm以下である。更に好ましくは、表示画面上で約100mm以下である。従って、表示画面上で、平坦領域103の大きさは、約200μm〜約500mmであり、さらには約200μm〜約100mmが好ましい。従って、半導体基板上では、平坦領域103は、約2.0μm以上であり、より好ましくは約5mm以下であり、さらには約1mm以下が好ましい。しかし、大きな白部分を形成する場合は、平坦領域103の大きさに制限はない。
要するに、平坦領域103は、アライメントマーク認識装置がアライメントマークを認識するとき、平坦領域103の両側に形成されるエッジ部が暗く認識される幅を除き、アライメントマーク認識装置が認識するために必要とする幅以上の幅を有するように形成される。
本発明のアライメントマークは、上記のように半導体装置のトレンチエッチング工程、ゲート電極エッチング工程、コンタクトホールエッチング工程と同時に形成されるので、凹凸の深さは同じではない。しかし、本発明のアライメントマークは後述するように、凹凸の深さに関係しない。
以上のように形成された半導体ウエハまたは半導体チップ上のアライメントマークは、図2に示したアライメントマーク認識装置により検出され、表示部11の画面に図3のように表示され、また認識される。図3はアライメントマークがストライプ状に形成されたとして、その一部だけを示す。アライメントマークの形状は任意であり、例えばドット形状、ホール形状、四角形状、丸形状、十字形状、三角形状、星型形状、二重丸形状、二重四角形状などである。またはこれらの2つ以上の組合わせ形状である。
本発明のアライメントマークは、実施形態1では、アライメントマーク認識装置によって認識される。このアライメントマーク認識装置の認識結果を利用して、半導体装置を所定位置に設置するアライメントが実施され、その位置で検査することができる。また半導体装置とマスクを位置合せしてアライメントが実施され、半導体装置を製造することが可能である。
図2はアライメントマーク認識装置の概要を示し、半導体ウエハ1は移動式ステージ2上に載置される。この移動式ステージ2は、X方向、Y方向およびZ方向への移動および各方向で回転が可能で、それぞれの位置情報が端末装置3によって管理される。その移動式ステージ2上の半導体ウエハ1の上方にレンズ4が配置される。レンズ4は、可動式レボルバ5により固定されていて、可動式レボルバ5に1倍、50倍、100倍のレンズ4a、4b、4cが装着されている。可動式レボルバ5が回転することでレンズ4a、4bまたは4cが切り替わり倍率を変更できるようになっている。
像を得る経路として、光源6より発した光の一部がハーフミラー7によりレンズ側へ反射される。その他の光は、ハーフミラー7を通過して外部に出る。レンズ4へ到達した光は、レンズ4により集光されて半導体ウエハ1のアライメントマークに照射される。アライメントマークに照射され反射した光はレンズ4を介してハーフミラー7に到達する。ハーフミラー7に到達した光の一部はハーフミラー7により反射されるが、残りの光が受光器8に到着し電気信号に変換される。この電気信号により、アライメントマークが検出される。
受光器8で変換された電気信号は、演算処理部9および記憶部10及び表示部11など備える端末装置3に入力される。端末装置3に入力された電気信号は演算処理部9で処理されて画像情報となる。この画像情報は、ノイズ除去等の画像処理を経て表示部11の画面上に表示される。
この演算処理部9で処理されて画像情報と、記憶部10に記憶されているアライメントマークが認識部12で照合・判別される。記憶部10に記憶されている画像と、認識部12が照合。判別した結果が一致した場合には、現在のステージのX方向、Y方向、Z方向の位置および回転角度からアライメントマークの位置情報を得る。この判別時に、記憶されている画像と一致しない場合には、エラーとして処理が中断される。
認識部12がアライメントマークを照合し、判別する場合の基準は、アライメントマークの形状とコントラストである。
本発明では、半導体ウエハまたは半導体チップ上に形成されたアライメントマークの凹凸領域102が暗く認識され、平坦領域103が明るく認識されることでコントラストの高いアライメントマークの認識が実現可能となっているが、それらの要因は下記の通りである。
本発明に使用されるアライメントマーク認識装置は、図2に示すように、光源6からの光は半導体基板にほぼ垂直に照射され、半導体基板表面に垂直方向に反射した光を受光器8で受光する構造である。そのため、段差部のエッジ部は暗く見える。これは、照射した光がエッジ部で乱反射することにより、照射された光の垂直反射が不足して暗くなっている。この暗くなる部分は、平面領域104と105の間に存在するエッジ部を中心にして、平面領域104および105のそれぞれ両側に延び、図3に示すように、そのエッジ部より平面領域A104およびA105の中央へ向かって延在する。すなわち、暗くなる部分の幅は、エッジ部から左右(平面領域104の方向と平面領域105の方向)に表示画面上で約50μm延在する。従って、50μm+50μm=合計100μmとなる。それ以外の領域は、明るい領域となる。
この説明では、エッジ部は垂直であり、エッジ部の角は直角であるとしているが、実際の凹凸領域は、エッジ部は傾斜を含み、またエッジ部の角は丸みを帯びているので、傾斜、丸みの大きさ分だけ乱反射する領域は大きくなる。しかし説明を簡単にするため、以下の説明でも傾斜、丸みはないとして説明する。
平面領域104または105を中心に考えて、暗くなる部分の平面領域A104またはA105の幅(紙面上、横方向)が両側エッジ部から暗くなった部分が約50μm延在すると、平面領域104または105の幅が表示画面上約175μmである場合には、175μm−(50μm+50μm)=75μmとなるので、平面領域104または105は中央の約75μmしか明るく見えないことになる。
アライメントマーク認識装置は、アライメントマークの画像を表示部の画面上に表示するが、一般的なアライメントマーク認識装置の表示限界サイズは約75μmより大きい。このため、約75μmより大きいサイズのみ白部分が表示可能(75μm以下は表示不可)となる。したがって、凹凸領域A102の凹部の底の平面領域A104または凸部の上部の平面領域A105は、表示画面上で約175μm以下である場合には、エッジ部の暗くなった影響により明るい領域が約75μm以下となり解像限界(75μmより大きいサイズ)を下回ることで画面上に解像することなく、暗く表示される。
このことにより、凹凸領域A102は、画面上に暗く表示される。半導体基板において、凹凸領域102に形成される凹部の底の平面領域104または凸部の上部の平面領域105の数は、凹部の平面領域104または凸部の平面領域105の幅が約175μmである場合は、1個以上あれば、画像認識部では黒領域として認識される。しかし、画像認識部が黒領域を確実に認識するためには、凹部の平面領域104および凸部の平面領域105が1個ずつ、計2つあるのが好ましく、さらには凹部の平面領域104および凸部の平面領域105の計は3個以上が好ましい。5個以上になると、黒領域が大きくなり、アライメントマークが大きくなり、半導体基板上に占める面積率が大きくなる。
つまり、半導体基板上に形成された凹部の平面領域104または凸部の平面領域105の大きさが、約1.75μmであり、これが1個あれば、表示画面上では光学系の倍率が100倍であるとすると、表示画面上では約175μmになる。凹部の平面領域104または凸部の平面領域105の大きさが、約1.75μmであり、これが2個あれば、表示画面上では光学径の倍率が100倍であるとすると、表示画面上では約350μmになり、3個であれば表示画面上では、約525μmになる。凹凸領域102の凹部平面領域104または凸部平面領域105が、約1.75μm以下である場合は、光学系の倍率で除して、表示画面上で約350μm〜約525μmになるように凹部または凸部の個数が形成される。
暗く表示される凹凸領域の幅102の上限値としては、半導体チップの占有面積と関係が有り、製造コストに繋がる為、いくらでも大きくても良いわけではなく、半導体チップ上で5mm以下が好ましく、さらには、1mm以下の大きさであることが好ましい。
ここでは、表示装置に表示された画像を説明したが、画面上に暗く表示される部分は、認識部12では黒領域として認識される。
一方、平坦領域103の幅は、表示画面上で約175μmより大きい場合には、平坦領域103のエッジ部の暗くなった部分の影響を両側から約50μmずつ受けて中央の明るく見える領域が減少したとしても、表示限界の約75μmより大きい平坦領域を確保できる。このため、平坦領域103は、約200μmの幅があれば画面上に明るい領域をあらわす。
しかし、アライメントマーク認識装置側では、画面上の表示限界が75μmより大きく、その表示限界より大きい場合は白部分を表示可能である。アライメントマークとしての明るい領域であることを、アライメントマーク認識装置が認識する為には高感度の認識装置でも平坦領域の幅は約200μm以上の大きさが必要とされている。したがって、表示画面上で平坦領域の幅を約300μm以上とする場合には、両側エッジ部の暗くなる領域約100μmを考慮しても明るい領域として認識させることが出来る。より確実にアライメントマークの明部を認識するためには、平坦領域103は、表示画面上で約500μm以上であることが好ましい。
平坦領域103は表示画面上でいくらでも大きくてもかまわないが、現実的には表示装置の画面の大きさ、半導体ウエハまたは半導体チップ上の空白場所の大きさ、アライメントマークの占有面積率、検査装置のレンズ倍率などの制約により、表示画面上で1000mmより大きくなると、表示画面が大きくなり、製造コストも上昇するので、1000mm以下が限界である。より好ましくは、表示画面上で500mm以下である。更に好ましくは、表示画面上で100mm以下である。
ここでは、表示装置に表示された画像を説明したが、画面上に明るく表示される部分は、画像認識部では白領域として認識される。
このように、表示画面上で、平面領域104および105の幅が約175μm以下の凹凸領域102を暗い領域とし、約500μm以上の幅の平坦領域103を明るい領域として、この両者を用いることで、コントラストの高いアライメントマークを表示することが可能となる。
暗い領域は平面領域104および105の幅が約175μm以下の凹凸領域102を繰り返し形成することにより幅広い暗い領域を形成することが可能である。また明るい領域は約500μm以上の幅の平坦領域103を繰り返し形成する、または、平坦領域103の幅を大きくすることにより幅広い明るい領域を形成することが可能である。
従って、画像認識部では、コントラストの高いアライメントマークを認識することが可能となる。
実際にアライメントを行なう場合には、アライメントマークを光学的に拡大した画像をもちいてアライメントマークを検出し、その検出結果により半導体装置のアライメントを行なう。この場合に於いても、検査装置の画面上の表示限界が約75μmより大きい点は同じである。また、エッジ部の暗くなった部分は、拡大しない場合は約50μmであった。これを、光学的に拡大することで倍率に応じて変化する。2倍に拡大した倍には約100μmとなる。しかし、検査装置側においても、拡大した場合には、アライメントマークに照射する光の量を多くする機能が備わっている。このため、全体にアライメントマークが明るくなることで、暗くなった部分が減ることになる。2倍に拡大した場合には、光量が2倍になり暗くなった部分は、約100μmから約50μmとなる。このように、このエッジ部の暗くなった部分が拡大されて大きくなることと、拡大と同時に照射光量が増加して暗くなった部分が減少することにより、相殺される。したがって、拡大してアライメントを行なったとしてもエッジ部の暗くなった部分のみは、倍率に対して大きくなることなく常に一定の約50μmとなる。
以上のことをまとめると、凹凸領域102の拡大後の平面領域104または105の幅を約175μm以下にすると、上記両側エッジ部の暗くなった部分である約100μm(両側エッジ分)を差し引くことで約75μm以下となり、上記で述べた通り画面上に解像することなく暗くなり、凹凸領域102は暗くなる。
一方の平坦領域103は拡大後に約500μm以上にしておくことにより、両側エッジ部の暗くなった部分である約100μm(両側エッジ分)を差し引くことで、約400μm以上の幅が残り明るい領域となる。
このように拡大後のパターンサイズにおいても、凹凸領域102の拡大後の平面領域104および105は、約175μm以下として、平坦領域103は、約500μm以上として、それぞれ凹凸領域102と平坦領域103とを混在させることでコントラストの高いパターンが得られる。
従って、画像認識部では、コントラストの高いアライメントマークを認識することが可能となる。
図4は、上述した倍率と平面領域104および105の幅とコントラストの関係を確認した実験結果を示す。
実験は、半導体基板上に、凹凸領域102の凹部平面領域104および凸部105の幅が0.875μmと1.75μmと3.50μmである3つの半導体基板を用意する。そして、図2のアライメントマーク認識装置を使用して、凹凸領域102の明るさの比(コントラスト)を調べた。ここでは、平面領域104または105の幅が500μmの明るさを1として、光学系の倍率を0倍、50倍、100倍、150倍、200倍、250倍と変化した場合に倍率によるコントラスト評価した。
図4は、X軸にアライメント認識装置がアライメントマークを認識する時の光学系の倍率、Y軸に平面領域104または105の幅が500μmの明るさを1としたときのコントラスト比を表している。このY軸は、グラフの上側の方(数値が大きい側)はコントラストが悪いことを表している。○のデータは、上記平坦領域104または105が0.875μmの場合のグラフで、×のデータは1.75μm、△は3.5μmのデータを表している。
まず前提として、アライメントマーク認識装置が安定したアライメント認識を行なう為には、凹凸領域102と平坦領域103とのコントラストが1:0.01以上である必要がある。
平面領域104または105の幅が0.875μmの場合は、光学系の倍率が200倍以下でコントラスト比0.01以上を満たしている。それ以上倍率を大きくするとコントラスト比が悪くなり0.01を満たさない。
平面領域104または105の幅が1.75μmの場合は、光学系の倍率が100倍以下でコントラスト比0.01以上を満たしている。
平面領域104または105の幅が3.50μmの場合は、光学系の倍率が50倍以下でコントラスト比0.01以上を満たしている。
この3つのデータは、コントラスト比が0.01μmを満たす限界が共通している。拡大後のサイズ(パターンサイズ×倍率)が一律に175μmとなっている点である。したがって、このコントラスト比を0.01以上にして安定したコントラスト比を得る為には、拡大後のサイズを175μm以下に抑えたパターンサイズでアライメントする必要があることが確認できた。
拡大後において、175μmの平面領域の両側エッジ部は光を乱反射させて暗くなる。その両側エッジ部の暗がりは、両側エッジ部から平面領域の中央まで50μm延在してくる。このため平面領域の幅は、暗がりにより擬似的に細く見え75μmとなる。一方、検査装置の画面上の表示限界は75μmより大きいとされている。このため、凹凸領域の凹部の底平面領域および凸部の上部平面領域は、解像しないため暗くなる。このことにより、凹凸領域は黒く見える。
したがって、従来技術の円弧状の断面形状を用いなくとも、凹凸領域の凹部の底平面領域および凸部の上部平面領域の大きさが、アライメントを行なう時の拡大後においても175μm以下の基準に満たすように形成することで高いコントラストのアライメントマークを実現することができる。
以下は、実際にアライメントマークを作成して検査装置にてアライメントを行なった一例である。
本実施形態で使用したアライメントマーク認識装置では、アライメントマークを認識する光学系の倍率を100倍とした。
このため、半導体基板上の凹凸領域102の凹部の底の平面領域104および凸部の上部の平面領域105のそれぞれを、1.75μmに加工した。一方の平坦領域103を5μmのサイズに加工した。この凹凸領域102の底の平面領域104および凸部の上部の平面領域105は、平行に並んだラインとスペースとして形成している。
次に、アライメントマーク認識装置の光学系の倍率を100倍として、アライメントマークに照射する光源はハロゲンランプをもちいてアライメントを行った。100倍とすることで、表示画面上で、凹凸領域102の凹部の底の平面領域104および凸部の上部の平面領域105のサイズは、175μmなっている。一方の平坦領域103のサイズは、500μmとなっている。
凹凸領域102は、上記に述べた効果により暗くなり、平坦領域103は明るさを保っている。このため平坦領域103と凹凸領域102のコントラストが、1:0.01となり高いコントラストを得られた。
アライメント実施の結果、コントラストが高いためスムーズにアライメントを行なうことができた。
また、予備実験として上記アライメントマークの凹凸領域102と平坦領域103上全面に250nmのポリシリコン膜を堆績した。この全面にポリシリコン膜を堆績したアライメントマークを用いて、ポリシリコン膜を堆績する前と同じようにアライメント行なった。その結果、全面に膜を堆積したことによるコントラスト低下の影響もなく平坦領域と凹凸領域のコントラスト差が1:0.01得られた。このことにより、プロセス工程を経ても高いコントラストを維持できるマークであることも実証できた。
凹凸領域102の凹部の底の平面領域104および凸部の上部の平面領域105は、本実施では平行に形成されているラインとスペースを用いた。しかし、ドット状のパターンであっても、ホール状のパターンであっても、本実施の効果を得ることは可能である。その他、四角形状、丸形状、十字形状、三角形状、星型形状、二重丸形状、二重四角形状、またはこれらの2つ以上の組合わせ形状であってもよい。
重要なポイントである、凹凸領域102の凹部の底の平面領域104および凸部の上部の平面領域105の拡大の後のパターンサイズを175μm以下とし、且つ、平坦領域103の拡大後のパターンサイズを500μm以上としておけば、本発明の効果がえられる。このため、エッチング深さやデポ膜厚などの深さ方向の加工サイズを無視できる。したがって、現代のプロセス工程であるトレンチエッチング工程、または、ゲート電極エッチング工程、または、コンタクトホールのエッチング工程等により同時にアライメントマークの凹凸部を形成が可能となり、別途アライメントマークを作成する工程を追加する必要が無くなる。
(実施形態2)
自動化された検査装置では、ウエハアライメントを行なうことでウエハの正確な位置を認識して、自動的に測定場所へ移動する。このため、ウエハアライメントは、測定場所へ精度良く移動する為の重要な工程となる。ここで検査装置とは、アライメント検査、膜厚検査、線幅検査、異物・欠陥検査などの検査をさしている。これらの検査装置では、被検査対象の半導体装置を検査装置に搬入した後、半導体装置を所定位置に設置するために、半導体装置表面に形成したアライメントマークが使用される。また検査装置以外に、半導体装置とマスクを所定の位置関係に位置合せするために、半導体装置表面に形成したアライメントマークが使用される。
半導体装置を所定位置に設置し、または半導体装置とマスクを所定の位置関係に位置合せする位置合せ装置は、アライメントを行った後の測定ポイントへの移動誤差は15μm程度を考慮して設計されている。測定ポイントへの移動誤差が15μm以内であれば、測定ポイントへ移動後、測定場所画像を認識して微調整となる移動を行ったり、15μm以内のズレであれば問題なく測定したりといったことが可能である。したがって、測定ポイントへの移動誤差は15μm以内に抑える必要がある。言い換えれば、測定ポイントへの移動誤差は15μm以内に抑えるためには、アライメント精度を15μm以内に抑える必要がある。
このアライメント精度は、大きくは2つの要因に依存している。
1つ目は、アライメントマークの読取精度である。コントラストが高いほど装置側から正確にアライメントマークの位置を認識できるため読取精度が高い。しかし、実施形態1の基準を満たす範囲内のサイズを有するアライメントマークであれば十分にコントラストは、例えば、1:0.01が得られる。このため、実施形態1のアライメントマークを使用する上では、アライメントマークのコントラストはアライメント精度に影響は無い。
2つ目は、アライメントマークを認識する時の倍率である。アライメントマークを拡大するほど正確にエッジ位置が見えてエッジ部を正確に判別できる。このため、倍率が大きいほど位置精度が良く、短順に倍率に比例してアライメント精度は良くなる。
このことから、実施形態1の基準を満たすアライメントマークを用いる場合には、アライメントマークを認識するときの光学系の倍率がアライメント精度を決めることになる。
本実施形態では、アライメントマークを認識する時の光学系の倍率を1倍と50倍と100倍に変化させてアライメント精度を評価した。このとき、アライメントマークのコントラストが一定になるように、アライメントマークの凹凸領域102の凸部の上部の平面領域105および凹部の底の平面領域104がそれぞれ拡大後に、約175μmとなる大きさで、上記のそれぞれの倍率に対応したサイズで加工している。また、アライメントマークの平坦領域103について拡大後に約500μmとなるようにそれぞれの倍率に対応して加工している。
まず、倍率が1倍の時のアライメントマークのサイズは、凹凸領域102の凹部の底の平面領域104および凸部の上部の平面領域105が175μmで、平坦領域103が、500μmのアライメントマークを使用した。このアライメントマークを1倍に拡大して、100回座標の読み取りテストを行った。その結果からアライメント精度の統計バラツキの4σを求めた。結果は、約1500μmであった。バラツキの4σは、下記数式1により求めた。
Figure 2008311571
次に、倍率が50倍の時のアライメントマークのサイズは、凹凸領域の凹部の底の平面領域および凸部の上部の平面領域が3.5μmで、平坦領域が、10μmのアライメントマークを使用した。このアライメントマークを50倍に拡大して、100回座標の読み取りテストを行った。その結果からアライメント精度の統計バラツキの4σを求めた。結果は、約30μmであった。
次に、倍率が100倍の時のアライメントマークのサイズは、凹凸領域の凹部の底の平面領域および凸部の上部の平面領域が1.75μmで、平坦領域が、5μmのアライメントマークを使用した。このアライメントマークを100倍に拡大して、100回座標の読み取りテストを行った。その結果からアライメント精度の統計バラツキの4σを求めた。結果は、約15μmであった。
Figure 2008311571
このことから、100倍以下の倍率ではアライメント精度の統計バラツキは15μm以上となり、アライメント精度は、初期の移動誤差15μm以下にならない。しかし、100倍以上の倍率でアライメントマークを認識することで、アライメント精度が約15μm以内に抑えることができることが分かった。
次に、実際に検査を実行してアライメント状況を確認した。その結果、ウエハを測定場所に移動させて、移動誤差を15μm以内とすることができ、アライメントマークを問題なく測定できた。したがって、実施形態1のアライメントマークを用いる場合には、100倍以上の倍率でアライメントマークを認識することで、精度良くアライメントが行なえて、且つ、測定場所へ15μm以内の位置精度で移動ができる。
(実施形態3)
検査装置では、アライメントを行なうときに光源より光を照射してアライメントマークをライトアップする必要がある。
本発明のアライメント検査装置は、凹凸部に照射した光を乱反射させてコントラストを大きくする。
この光源には、短い波長の光源を用いるよりも、450nm以上の長波長を中心とする光を出す光源の方が、アライメントマークのコントラストを大きくすることが可能である。
これは、長波長の光の方が、凹凸部のエッジ部から乱反射するときの光の回折角度が大きくなる為であり、その影響で暗く見えることになる。
したがって、水銀ランプ等の光源よりも、450nm以上の光を中心とするハゲンランプやHIDランプの方が好ましいことになる。
本実施形態では、光源は450nm以上の光を中心とするハゲンランプと400nm以下の波長を中心とする水銀ランプを用いてコントラストを実験にて評価した。使用したアライメントマークのサイズは、凹凸領域102の凹部の底の平面領域104および凸部の上部の平面領域105を1.75μmに加工して、平坦領域103は、5μmに加工したもので、アライメントを行なう時の光学系の倍率は100倍を用いた。
実験の結果は、ハロゲンランプを使用したときは、平坦領域103と凹凸領域102のコントラスト比は、1:0.01となった。水銀ランプを使用したときは、平坦領域103と凹凸領域102のコントラスト比は、1:0.02 となった。このことにより、450nm以上の光を中心とするハゲンランプのほうがコントラストを大きく出来ることが分かった。従って、450nm以上、長波長側の可視光波長以下の範囲で、本発明は実施可能である。
Figure 2008311571
また、ハロゲンランプとHIDランプは、水銀ランプよりも比較的安い価格で購入することができるので装置の維持管理費を少なくすることができる。
(実施形態4)
実施形態1のアライメントマークを用いても、複雑なプロセス工程経ることで一定のコントラストが保てない場合がある。
本実施形態では、複雑なプロセス工程を経ても一定のコントラストを維持できるアライメントマークを作成した。これらを、図5(a)(b)(c)をもちいて説明する。
まず、図5(a)を用いて説明する。実施形態1と同様に半導体基板A301上に、凹凸領域A302と平坦領域A303を形成する。パターンの大きさは、実施形態1と同じ大きさとなる1.75μmとし、アライメントマーク認識装置の光学系の倍率は100倍に設定されている。アライメントマークに照射する光源は、ハロゲンランプを用いている。凹部A304はトレンチエッチング工程と同時に形成されたものであり、凸部A305と平坦領域A303は凹部が形成されなかった領域である。
次に、図5(b)を説明する。STI(shallow trench isolation)プロセス工程を経ることで、凹凸領域B302のトレンチB304は酸化膜B306で埋められた。一方の凹凸領域B302の凸部B305および平坦領域B303の上は、酸化膜が形成されない。
次に、図5(c)を説明する。ゲート電極作成のプロセス工程により、ゲート電極と同じ材料であるPoly−Siにより、ゲート電極作成と同時に半導体基板上C301に凹凸領域C302と平坦領域C303を加工する。加工されたPoly−Siは、図中で示すC308である。
この、Poly−Siが加工されて形成された凹凸領域C302は、図5(b)に示す凹凸領域B302上に、Poly−Siが加工されて凹凸が形成されている。平坦領域C303は、図5(b)に示す平坦領域B303上にPoly−Siが平坦に形成されている。したがって、凹凸領域C302には2層構造により凹凸領域が形成されていて、平坦領域C303は凹凸領域が形成されていない状態になっている。
次に、実際にアライメントマークのコントラストを評価した。結果は、平坦領域と凹凸領域のコントラストは、1:0.007となり、実施形態1よりコントラストが高い。
このように、下層の凹凸領域上に上層の凹凸領域を積み複数重ねた構造であることで、上層の凹凸領域のエッジ部で乱反射せずに膜中を透過した一部の光を、下層の凹凸領域のエッジ部で乱反射させることが出来る。一方の平坦領域は、凹凸が形成されず平坦を保っているので乱反射により暗くなることが無い。このため、実施形態1の構造と比較してより、凹凸領域が暗くなることにより高いコントラストを得ることが出来た。
また、この方法は、全ての加工工程にて実施が可能であり、凹凸領域からなる層を重ねるほど、一層の凹凸領域からなるアライメントマークと比較して高いコントラストの得られるアライメントマークとなる。
本実施形態では、平坦領域C303上は、凹凸領域を含まないPoly−Si膜が形成されているが、平坦領域C303上のPoly−Si膜を全て除去しても同じコントラストが得られる。重要なポイントは、どの層のどの工程であっても平坦領域C303上には、凹凸パターンを形成しないことである。
また、凹凸領域の凹凸パターンの積み重ね方法であるが、以下の方法も提案することが出来る。以下、図6を用いて説明する。
半導体基板C401上に、凹凸領域C402と平坦領域C403がエッチングにより形成されている。凹凸領域C402の凹部の中にはSTIプロセスにより形成された酸化膜C404が有る。ここまでの構造は、図5(b)と同じである。
つぎに、図5(c)と同じくPoly−Si膜からなるゲート電極を加工する。このとき、図6に示すように、凹凸領域C402のPoly−Si膜の凹凸パターンC405のエッジ位置を下の凹凸部のエッジ位置に対してズレるように形成する。ズレる長さは、凹凸パターンの幅の半分としている。このように、凹凸パターンをズレさせてパターニングしても本発明の効果を得ることが出来る。
Poly−Si膜の凹凸パターンC405のエッジが下の凹凸部のエッジ位置とズレる長さは、凹凸パターンの幅の半分以下でも、半分以上でもよい。
また、凹凸領域の凹凸パターンの積み重ね方法であるが、以下の方法も提案することが出来る。以下、図7を用いて説明する。図7は半導体基板上のアライメントマークを上から見た平面図である。アライメントマークは中央部に正方形の平坦領域503が形成され、その周囲に正方形の凹凸領域501が形成されている。凹凸領域501は平行なラインパターンによって図7の縦方向に作成されている。
この凹凸領域501上に、凹凸領域501を形成する縦方向のラインパターンに対してクロスする方向に、即ち、図7の横方向に平行なラインパターン502により凹凸パターンを形成する。
中央の平坦領域0503は凹凸を形成しないようにしているため平坦領域となっている。
このように、凹凸領域が下層凹凸領域の凹凸パターンとクロスした上層の凹凸パターンからなる場合においても本発明の効果が得られる。図7に示すように、凹凸領域501とラインパターン502が直交するようにクロスする場合が最もコントラストを大きくすることができるので望ましいが、交差する角度は20度から80度任意に選択することができる。
実施形態1と同様に凹凸領域の凹凸パターンは平行に形成されているラインとスペースであっても、ドット状やホール状のパターンであっても本実施の効果を得ることは可能である。その他、四角形状、丸形状、十字形状、三角形状、星型形状、二重丸形状、二重四角形状、またはこれらの2つ以上の組合わせ形状であってもよい。
(実施形態5)
本実施形態は、上記実施形態1にて形成したアライメントマークを用いた検査ファイルの作成方法である。
検査ファイルは、半導体装置のエッチング工程、半導体膜、絶縁膜や導電層膜などの成膜工程、洗浄工程等、プロセス工程が進み次の検査工程に差し掛かる毎に、検査ファイルを毎回作成する必要がある。シリコンを用いた集積回路を含む半導体装置の製造工程の場合は、この検査工程が30〜100工程程度の数がある。このため、この検査工程の検査ファイル作成業務を効率化することによるコストダウンの効果は大きい。
この検査ファイルは、検査するための必要な情報が記録されていて、大きく分類すると、「アライメント情報」と「測定場所」と「測定方法」の3つが記録されている。
「アライメント情報」とは以下の内容である。まず前提として、検査装置に搬入された半導体基板は、検査装置のステージ上に載せられる。このステージ上に載せられた基板位置は誤差が生じて毎回同じ位置に載せられることが無い。このため、ステージに基板をセットした後、正確にどの位置にセットされているかを本発明のアライメントマーク等のアライメントマークで検査することで正確なセット位置を認識するといった流れが有る。このアライメントを行なう為に、検査装置はアライメントマークとはどのような「形」であるか、どこの「場所」にアライメントマークが存在するかなどの情報を知っておく必要があり、それを基にアライメントマークを探し検査及び判定を行なう。ここでいう「アライメント情報」とは、知っておく必要の有る「形」「場所」のことである。詳しくは、「形」においては、アライメントマーク画像、アライメントマーク形状、アライメントマークのサイズ、アライメントマークのピッチ、アライメントマークを形成する暗部と明部のライン幅、座標、暗部と明部のコントラスト等である。「場所」においては、基板が検査装置のステージ上に搬入された場合、どの位置にアライメントマークが存在するかの情報である。
「測定場所」とは、検査装置に搬入された半導体基板が、ステージ上にセットされた後に、上記アライメント情報に基づいてアライメントを完了し正確な半導体基板セット位置を認識した後に、測定を実施する場所へ移動する移動先の位置情報である。(この測定場所は、通常は前記アライメントマークの場所と異なる。このため、別途、測定を実施する為の測定場所を記憶させておき、基板セット位置を認識した後に、その測定場所に移動するといった動作が行われる)この測定場所の測定とは、アライメント検査(下地パターンと上層パターンの重ね合わせのズレ量検査のことで、おもにフォトリソグラフィーにおけるレジストパターンの位置合せ検査のこと。基板が検査装置に搬入された時の基板の位置を認識するためのものとは異なる)、膜厚検査、線幅検査、異物・欠陥検査を行なう場所のことである。
「測定方法」とは、上記「測定場所」において測定を行なう時の詳細設定内容である。詳しくは、アライメント検査(下地パターンと上層パターンの重ね合わせのズレ量検査)の場合には、どのパターンと、どのパターンの位置を測定してズレ量を計算するか等。膜厚検査の場合は、どんな種類の膜厚を測定するかや、積層膜の場合何層目の膜を測定するか等。線幅測定の場合には、どのラインとどのラインの間を測定するか等。異物・欠陥検査の場合においては、何ミクロン以上の異物・欠陥をカウントするか等の測定に関する方法のことである。
これら以外に、検査日時、検査者氏名、プロセス工程名、検査工程名を記録することが望ましい。
検査ファイルは、例えば図2の端末装置3の内部に備えられ、書換え可能なフラッシュメモリやハードディスクのような記憶装置に、検査ファイル13として記録される。
また、検査ファイルを毎回変更する理由は、検査ファイルに設定して記録されている内容を工程度に適切な内容に変更し記録する必要があるためである。
この設定し記録する為に通常は、検査対象物となるウエハを用意する必要がある。また、検査ファイル内容を設定し記録する為に30分から1時間程度の作業時間を必要とする。
なかでも、アライメント情報(基板を位置合わせする為のアライメントマーク画像)の変更には、検査対象となる実ウエハを用意し、そしてアライメントマーク認識装置によりアライメントマークを認識する必要があり、且つ、検査ファイルを設定し記録する必要がある。なかでも、アライメント情報の設定は検査ファイル作成の全時間の8割程度を占める。
ほかの、測定場所と測定方法は、予め分かっている情報であり、実ウエハの必要性がなく設定内容の変更だけで良いためそれぞれ全体1割程度の時間しか要しない。
本実施形態では、このアライメント情報の設定の効率化させるため、本発明の実施形態1のアライメントマークをもちいて検査ファイルの効率化を試みたものである。
従来は、プロセス工程が進むとアライメントマークの状態が工程毎に変化する。例えば、素子分離工程で無かったポリシリコン膜が、ゲート電極作成工程でアライメントマークの上に堆積されているといったことになる。したがって、アライメントマークのコントラストが変化に対応するため、アライメント情報にあたるアライメントマークの画像を工程毎に、それぞれの検査ファイルに記録している。そのほか、測定場所と測定方法は、その工程に必要な内容が設定し記憶されている。
しかしながら、本発明の実施形態1で説明したアライメントマークは、コントラストが高く、また、プロセス工程経て後のプロセス工程に於いても高いコントラストを維持できる。これは、実施形態1の予備実験からも証明済みである。
本実施形態で言う「後のプロセス工程」とは、半導体基板の第一パターニング工程以降においての現工程より後からパッケージ工程より前までの工程を示す。
以下に、本発明の検査ファイルの作成方法の内容を説明する。
まず、本発明の実施形態1に説明したアライメントマークが半導体基板上に搭載されていて、且つ、検査対象となるプロセス工程(P1)を経たウエハを用意する。次に、上記のアライメントマークを用いて、プロセス工程(P1)の検査ファイル(F1)を作成する。
例えば、プロセス工程(P1)は、素子分離形成後の工程であり、検査ファイル(F1)はその素子分離膜の膜厚を測定したデータを記録した検査ファイルである。
ここで作成した検査ファイル(F1)の中に本発明の実施形態1で説明したコントラストの高いアライメントマーク画像が記録される。検査ファイル(F1)には、このアライメントマーク画像を含むアライメント情報のほかに、測定場所および測定方法を記録するために計3つ設定を作成した。
ここでの検査ファイル(F1)の作成では、実際の検査対象物を用意して作成した。また、ファイル作成に要する時間が、従来と同じ30分から1時間程度必要とする。従来と異なる点は、アライメントマークには上記実施形態1に説明した物を用いる点である。
次に、上記検査ファイル(F1)を複製(コピー)して新しい検査ファイル(F2)を作成する。この複製した検査ファイル(F2)の中には、検査ファイル(F1)からコピーされたコントラストの高いアライメントマークの画像が記録される。
検査ファイル(F2)は、素子分離形成工程(P1)の後の例えばゲート電極形成工程(P2)にて使用する検査ファイルである。
検査ファイル(F2)に記録したアライメントマークは、例えば素子分離形成工程(P1)のようなプロセス工程を経た後のプロセス工程においても高いコントラストを維持できることは、実施形態1の予備実験により分かっている。このため、検査ファイルを複製し、複製元のアライメントマーク画像を、後のプロセス工程にまで利用出来るのである。また、この複製により新たなる検査ファイルを作成したが、アライメントマーク画像を取り込みしていないため、検査対象となるウエハを用意する必要が無い。
このように、検査ファイル(F1)の複製(コピー)し、検査ファイル(F2)の作成に関しては1分程度しか時間が掛かっていない。このため、上記ファイル作成時間の大半を占めるアライメント情報の設定時間を大幅に削減できた。詳しくは、24分から48分掛かるところを1分程度に抑えることができた。
次に、検査が必要であるゲート電極形成工程(P2)に対応する検査ファイルを作成するために、検査ファイル(F2)の内容を修正した。その修正内容は、複製された検査ファイル(F2)の測定場所と測定方法である。
この測定場所は、予め半導体装置の設計段階で設定されている測定場所の座標の数値であり、設計データから取得できるので、実ウエハを用意する必要が無い。検査ファイル(F2)はこの測定場所データを入力するだけであり、作業時間としては、数値入力のみであり、3分程度となる。
測定方法は、必要に応じて内容を変更する必要がある。今回は、ゲート電極形成工程(P2)によって形成されたゲート電極の膜厚を測定するものであり、膜厚測定は、膜の屈折率測定によって実施したので、膜厚測定を膜の屈折率測定に設定変更したのみであり、その変更作業は3分程度である。
上記ファイルの複製時間の約1分程度と、この修正の時間のそれぞれ測定場所と測定方法の約3分を足すと合計7分である。このため、従来の検査ファイルを作成する時間の30分から1時間に対して大幅な時間が削減出来ている。また、最も大きなメリットは、検査対象となる実際の対象物であるウエハ等を用意する必要が無く、かつアライメントマーク画像を認識する必要がない点である。
実際に、検査ファイル(F1)のファイル作成時にアライメント画像を登録したプロセス工程(P1)からプロセス工程(P2)に進んだウエハを上記検査ファイル(F2)で検査した。その結果、移動誤差が15μm以内となり、正常にアライメントが行われて、その後の検査まで正常に完了した。
したがって、プロセス工程(P2)にウエハが無くとも事前に検査ファイルを作成することができる。このことで、生産品をストップさせることなく事前に検査ファイルを作成することができ、生産効率が向上する。
本実施形態では、上記検査ファイルの複製後の修正が測定場所や測定方法の修正であったが、膜厚測定の場合は、測定膜種や膜構成や測定倍率等の測定方法の変更であれば実際のウエハが必要ないため同様に事前ファイル作成が可能となる。また、線幅測定の場合、ライン測定をスペース測定にするといった測定方法の変更であれば同様に事前ファイル作成が可能となる。
このようにして、検査ファイルを複製した後に検査ファイルの測定場所および測定方法にあたる部分を修正することで事前に検査ファイルの作成が可能となり生産効率を向上させることができる。
(実施形態6)
本実施形態の検査装置は、上記検査装置のようにアライメントマーク画像を画像データとして取り込むのではなく、予め半導体装置の設計段階で設定されているアライメントマークの画像データを数値または図で入力して、検査ファイルを作成するものである。この場合にアライメントマークの画像データの数値としては、例えばアライメントマークのサイズ、アライメントマークのピッチ、アライメントマークを形成するライン幅、ラインスペースなどである。アライメントマークの画像データの図としては、例えば線で表した図である。
従来の検査装置では、アライメントマークを画像として取り込むために検査対象となるウエハを用意して、そのウエハからアライメントマークの画像を取り込む必要があった。この場合は、一度は必ず検査対象となるウエハが必要となり、それを準備するために時間を要する。そしてアライメントマークの画像を取り込むために時間を要する。
本実施形態の検査装置では、検査ファイルを作成する際に、予め半導体装置の設計段階で設定されたアライメントマークの画像データを数値または図で入力可能にしたことで、実ウエハを用意することを不要にした。またアライメントマークの画像を取り込む作業を不用にした。
本実施形態の詳細を以下に説明する。
まず、検査対象となるウエハに100μm×100μmの正方形のアライメントマークを形成した。このアライメントマークは実施形態1に説明した凹凸領域により形成した暗部と、平坦領域により形成した明部よりなる。一方検査装置側には、アライメントマークの情報として、予め半導体装置の設計段階で設定されたアライメントマークの形と、大きさと、座標を入力出来るようにした。この他に、例えばアライメントマークのピッチ、アライメントマークを形成する暗部と明部のライン幅、暗部と明部のコントラスト、ラインスペースなどを含んでもよい。また、測定場所および測定方法に値するパラメータも入力出来るようにした。
次に、そのアライメントマークの形の情報、この場合は正方形と、それの大きさである100μm×100μmと、ウエハ上の座標を、検査装置の検査ファイルに入力し記録した。また、同時に測定場所および測定方法に値するパラメータも設定し記録した。これで、検査ファイルの作成は完了した。
次に、検査対象となる上記のウエハを、本実施形態の上記検査装置に搬入し、上記作成した検査ファイルを基にして測定した。測定の結果、移動誤差が15μm以内となり、正常にアライメントを行い測定場所へウエハを移動して問題なく測定が完了できた。
このことにより、検査対象となるウエハを直接測定しなくともアライメントマークの画像に対する情報をマークの形と大きさと座標を、予め半導体装置の設計段階で設定されたアライメントマークのデータから入力することで、検査ファイルを作成することが可能な検査装置が出来た。
また、他の方法として、以下の検査装置が提案できる。
まず、検査対象となるウエハに図8(A)に示すように、100μm×100μmの正方形のアライメントマークA0601を形成した。図8(A)のアライメントマークは外形のみを示し、内側の形状、模様を示していない。
一方、検査装置側には、アライメントマークのエッジを模った図で設定し記録出来るようにした。設定し記録する図は、検査装置の画面上で10倍から10000倍の範囲で拡大した図で設定出来るようにしている。また、アライメントマークの座標に値する数値も入力し記憶出来るようにもしている。
次に、検査ファイルのアライメント情報を設定する。この実施形態6では、100μm×100μmの正方形アライメントマークを、1000倍に拡大した画面に設定する。したがって、10cm×10cmの正方形のアライメントマークを設定した。入力した図は、図8(A)のA0601のエッジ部を模ったもので、図8(B)のB0601がそれにあたる。また、合わせてそのアライメントマークの中心になる座標を入力した。これにより、アライメント情報の設定は完了である。次に測定場所および測定方法に値するパラメータも設定し記録した。以上で、検査ファイルの作成は完了した。
次に、検査対象となる上記のウエハを、上記アライメントマークエッジを模った図で設定し記録出来る検査装置に搬入し、上記作成した検査ファイルにて測定した。その結果、移動誤差が15μm以内となり、正常にアライメントを行い測定場所へ移動して問題なく測定が完了できた。
このことにより、検査対象となるウエハを直接測定しなくても、アライメントマークの画像に対する情報をマークの形と大きさと座標で入力出来るようにすることで、検査ファイルを作成することが可能な検査装置が出来た。また、本検査装置では、アライメントマークの画像データがエッジを模った図として任意に設定できるため複雑な形のアライメントマークにも対応できる。
上記検査装置を用いることで、アライメントマークの画像データに値する数値や図を入力することで、実際のアライメントマークの画像が不要となるため実物の検査対象が無くともアライメントデータ作成できる。このため事前に検査ファイルが作成可能となり、生産効率がアップできる。
また、本実施形態の検査装置は、上記実施形態のアライメント方法やアライメントマークや検査装置や検査ファイルの作成方法等の実施内容と併用して実施が可能であり、実施効果についても上記実施形態と合わせた効果を得ることができる。
(実施形態7)
本実施形態の検査装置は、一つの画面上で複数の検査ファイルの表示が可能であり、その表示状態で検査ファイル作成及び修正を可能にするものである。
従来の検査装置の検査ファイル作成および修正画面は、個々の検査ファイルの内容のみを表示し、他の検査ファイルを同時に画面上に表示することができなかった。このため、参考にする検査ファイルを確認しながら新規検査ファイルを作成する場合には、参考にする検査ファイルを開き確認した後に、その検査ファイル表示画面を閉じて、新規検査ファイル画面を開いて修正するといったことしかできなかった。
また、他の検査ファイルの参考内容が多い場合は、「参考検査ファイルを開く→確認→閉じる→新規検査ファイルを開く→修正→閉じる→」の一連の作業を複数回行なう場合があり、非常に非合理的で作業時間が多く必要であった。
そこで、本実施形態では、このような非合理的作業をなくすことが出来る検査装置を提供する。本実施形態では、図9を用いて説明する。
従来の検査装置の検査ファイルの表示画面のレイアウトにはスペース領域が多かった。図9(A)のA701が検査ファイルを表示している画面であり、A702が検査ファイルの内容を表示している。また、残された領域A703はスペース領域である。このレイアウトの表示内容を詰めてスペース領域A703を減少させることで、検査ファイルの表示面積を約半分にし、空いた領域にもう一つの検査ファイルを表示出来るようにした。
このため、一つの画面上に二つ検査ファイルを表示することが出来た。それを示したものが、図9(B)である。上半分の検査ファイルB701は、スペース領域A703を減少させてB703とした。これにより、表示面積が図9(A)のA701の半分になっている。また下半分の検査ファイルB704は、B701と同じ表示面積であるため2つの検査ファイルが表示できている。
また、その状態で検査ファイルの作成及び修正が行なえるようにしている。
このことにより、参考検査ファイルを確認しながら新規検査ファイルを作成出来る。このため、上記非合理的な作業を無くして効率的に検査ファイルを修正出来る。
また、もう一つの検査ファイルを表示するために上記スペース領域を減少させる以外には、画面上の説明文ななどは表示を無しにすることや、表示名なども略して短く表示させる、等の表示内容を低減させる方法が挙げられる。また、これらの方法を合わせて用いることで、さらに検査ファイルの表示面積を減少させることが出来る。
また、本実施形態では、一つの検査画面上に2つの検査ファイルを表示しているが、2つに限らず、それ以上でも可能であり、たくさんの検査ファイルを一度に表示できる方が、情報量も多くなり、効率的に検査ファイルを編集出来る。
また、本実施形態の検査装置は、上記実施形態のアライメントマークや検査装置やファイルの作成方法等の実施内容と併用して実施が可能であり、実施効果についても上記実施形態と合わせた効果を得ることができる。
(実施形態8)
本実施形態の検査装置は、一つの画面上で複数の検査ファイルが表示可能で、画面の表示内容が升目で区切られた表形式を用いた検査装置である。
上記実施形態7では、表示画面内のレイアウト中のスペース領域を削減することで表示面積を半減させて、2つの検査ファイルを表示させている。本実施形態では、画面の表示が升目で区切られた表形式であり、その升目に対して検査ファイル内容を配列表示することで、省スペースで検査ファイルを並べて表示出来る。
升目で区切られた表形式の表の内容は、以下のようにした。本実施形態は図10を用いて説明する。
列方向(紙面上縦方向)の並びの一番左の列801に検査ファイル名を入力する列を設けている。また、それらは行毎に升目に区切られていて、列方向に各検査ファイル名を配列表示出来るようになっている。
次に、一番左の列801の右隣の列にアライメントマークの座標を入力する列802を設けた。これも、行毎に升目で区切られていて、列方向に各アライメントマークの座標を配列表示出来るようになっている。
次に、測定場所座標803や測定パラメータ804も入力する列も継いで設けた。これらも、同様に行毎に升目で区切られていて、列方向に各測定場所座標803や各測定パラメータが配列表示出来るようになっている。
一方、行方向(紙面上横方向)は、一つの検査ファイルの内容が上記項目に対して配列表示されている。これらも、全て列に対して交差する部分が升目で区切られている。したがって完全な表形式になっている。
また、この表形式上の画面で検査ファイルの複製及び編集が行なえるようにしている。
このことにより、複数の測定ファイルを一画面に表示するとことが可能となった。また、上記表形式のファイル画面は、ファイルの作成画面が、升目で区切られた表形式であることで、項目毎に行または列に整列して表示されているため、ファイル間の比較が容易となり編集作業が効率的になる。このことにより、複数ファイルを項目毎に一括して確認および修正または複製ができるため、作業効率が向上し生産効率が向上することなる。
また、上記表形式にした場合でも、項目数や検査ファイル数が増加することで画面内に表示することが困難な場合は画面を横又は縦にスクロール表示させる機能を追加すると良い。
また、本実施形態の検査装置は、上記実施形態1〜5のアライメントマークやアライメント方法や検査装置やファイルの作成方法等の実施内容と併用して実施が可能であり、実施効果についても上記実施形態と合わせた効果を得ることができる。
(実施形態9)
本実施形態は、上記実施形態1〜8のアライメントマーク・アライメント方法・検査ファイル作成方法・検査装置をもちいて、半導体装置の製造を行った。
上記アライメントマークを用い、アライメント方法を実施することで、コントラストの高いアライメントが行なえる。
このことにより、検査ファイルの作成が容易に行なえるようになったため生産効率が向上してコストダウンすることが可能となった。
半導体装置の中でもシステムLSIやイメージセンサーやロジック混載メモリ等は、品種が多く、同一品種の生産期間も短い、このため、検査ファイル作成といった作業が多量に発生する。このため、本発明である実施形態1〜8の方法を用いることで、検査ファイルの作成時間を短縮した効果が大きくなり生産効率が大きく向上しコストダウンができた。
また、上記のシステムLSIやイメージセンサーやロジック混載メモリを用いて、携帯情報端末を製造した。上記のシステムLSIやイメージセンサーやロジック混載メモリは、コストダウンして製造されているため、安価に部品調達することが可能で、これらの部品を使って携帯情報端末を製造することでコストダウンが可能となった。
本発明の実施形態1のアライメントマークを備える半導体基板を説明する図である。 本発明のアライメントマーク認識装置の概要を示す図である。 表示画面上に表示された本発明のアライメントマークを示す図である。 アライメント認識装置の光学系の倍率と平面領域の幅とコントラストの関係を確認した実験結果を示す図である。 本実施形態では、複雑なプロセス工程を経ても一定のコントラストを維持できることを説明する図である。 凹凸領域C402のPoly−Si膜の凹凸パターンC405のエッジ位置を下の凹凸部のエッジ位置に対してズレるように形成する場合を説明する図である。 凹凸領域501上に、凹凸領域501のラインパターンに対してクロスする方向のラインパターンを有する凹凸領域502を形成する図である。 実施形態6のアライメントマークを説明する図である。 実施形態7の検査ファイルを説明する図である。 実施形態8の検査ファイルを説明する図である。 従来のアライメントマークを説明する図である。
符号の説明
1 半導体ウエハ
2 移動式ステージ
3 端末装置
4 レンズ
5 可動式レボルバ
6 光源
7 ハーフミラー
8 受光器
9 演算処理部
10 記憶部
11 表示部
12 認識部
101 半導体基板
102 凹凸領域
103 平坦領域
104 平面領域
105 平面領域

Claims (17)

  1. 半導体基板上に形成されたアライメントマークをアライメントマーク認識装置によって認識し、前記半導体基板を所定位置に設置するアライメント方法であって、
    前記アライメントマークは、暗部を形成する凹凸領域と、明部を形成する平坦領域からなり、
    前記凹凸領域は、前記アライメントマーク認識装置が前記アライメントマークを認識するとき、前記凹凸領域を形成する凹部または凸部のエッジ部が暗く認識される幅の2倍と、前記アライメントマーク認識装置の認識限界幅の合計幅以下の幅を有し、
    前記平坦領域は、前記アライメントマーク認識装置が前記アライメントマークを認識するとき、前記平坦領域の両側に形成されるエッジ部が暗く認識される幅を除き前記アライメントマーク認識装置が認識するために必要とする幅以上の幅を有する
    ことを特徴とするアライメント方法。
  2. 前記凹凸領域は、約0.01μm以上、約1.75μm以下の幅を有する凹部または凸部よりなることを特徴とする請求項1に記載のアライメント方法。
  3. 前記平坦領域は、約2.0μm以上、約500μm以下の幅を有することを特徴とする請求項1または2に記載のアライメント方法。
  4. 前記凹凸領域は、半導体装置のトレンチエッチング工程、ゲート電極エッチング工程、コンタクトホールエッチング工程のいずれか1つ以上の工程により形成されることを特徴とする請求項1から3までのいずれか1項に記載のアライメント方法。
  5. 前記凹凸領域上に、1つまたは複数の凹凸形成層を積層し、前記平坦領域上に1つまたは複数の平坦形成層を積層することを特徴とする請求項1から4までのいずれか1項に記載のアライメント方法。
  6. 前記凹凸領域上に積層される1つまたは複数の凹凸形成層は、前記凹凸領域とパターンをズレさせて形成することを特徴とする請求項1から5までのいずれか1項に記載のアライメント方法。
  7. 前記凹凸領域上に積層される1つまたは複数の凹凸形成層は、前記凹凸領域と交差する方向に形成することを特徴とする請求項1から6までのいずれか1項に記載のアライメント方法。
  8. 半導体基板上に形成されたアライメントマークを検出する検出部と、前記検出部によって検出されたアライメントマークを認識する認識部を備えるアライメントマーク認識装置において、
    前記アライメントマークは、暗部を形成する凹凸領域と、明部を形成する平坦領域からなり、
    前記凹凸領域は、前記認識部が前記アライメントマークを認識するとき、前記凹凸領域を形成する凹部または凸部のエッジ部が暗く認識される幅の2倍と、前記認識部の認識限界幅の合計幅以下の幅を有し、
    前記平坦領域は、前記認識部が前記アライメントマークを認識するとき、前記平坦領域の両側に形成されるエッジ部が暗く認識される幅を除き前記認識部が認識するために必要とする幅以上の幅を有する
    ことを特徴とするアライメントマーク認識装置。
  9. 前記凹凸領域は、前記凹凸領域を形成する凹部または凸部の幅と、前記検査部に備えられた光学系の倍率の積に等しい幅を有することを特徴とする請求項8に記載のアライメントマーク認識装置。
  10. 前記検出部は、100倍以上の倍率を有する光学系を備えることを特徴とする請求項8または9に記載のアライメントマーク認識装置。
  11. アライメントマークを照射する光源は、450nm以上の波長を含む光源であることを特徴とする請求項8に記載のアライメントマーク認識装置。
  12. 前記検出部は、前記凹凸領域と前記平坦領域を1:0.01以上のコントラストで検出することを特徴とする請求項8に記載のアライメントマーク認識装置。
  13. 請求項8から12までのいずれか1項のアライメントマーク認識装置によって、第1の検査工程で認識されたアライメントマークに関するアライメント情報と、測定場所と測定方法を記録して第1の検査ファイルを作成し、前記第1の検査工程の後の第2の検査工程では前記第1の検査ファイルを複製し、前記測定場所と測定方法を第2の検査工程の測定場所と測定方法に書き換えることにより、第2の検査ファイルを作成することを特徴とするアライメント検査ファイルの作成方法。
  14. 前記アライメント情報は、予め半導体装置の設計段階で設定されているアライメントマークの画像データの数値または図であることを特徴とする請求項13に記載のアライメント検査ファイルの作成方法。
  15. 前記第1の検査工程の検査ファイルと、第2の検査工程の検査ファイルを1つの画面上に同時に表示することを特徴とする請求項13に記載のアライメント検査ファイルの作成方法。
  16. 前記第1の検査工程の検査ファイルと、第2の検査工程の検査ファイルを1つの画面上に表形式で表示することを特徴とする請求項13に記載のアライメント検査ファイルの作成方法。
  17. 半導体装置の設計段階で設定されたアライメントマークの形状と、大きさと、座標またはアライメントマーク画像を入力し記録して検査ファイルを作成し、検査対象の半導体層置を、前記検査ファイルを基にして、請求項8から12までのいずれか1項に記載のアライメントマーク認識装置により測定することを特徴とする検査装置。
JP2007160174A 2007-06-18 2007-06-18 アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置 Pending JP2008311571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007160174A JP2008311571A (ja) 2007-06-18 2007-06-18 アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160174A JP2008311571A (ja) 2007-06-18 2007-06-18 アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置

Publications (1)

Publication Number Publication Date
JP2008311571A true JP2008311571A (ja) 2008-12-25

Family

ID=40238895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160174A Pending JP2008311571A (ja) 2007-06-18 2007-06-18 アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置

Country Status (1)

Country Link
JP (1) JP2008311571A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096010A1 (ja) * 2011-01-14 2012-07-19 三菱電機株式会社 半導体装置の製造方法
WO2014010593A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク及びその形成方法、並びに露光装置
JP2015015424A (ja) * 2013-07-08 2015-01-22 株式会社東芝 位置合わせマーク、フォトマスク、および位置合わせマークの形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096010A1 (ja) * 2011-01-14 2012-07-19 三菱電機株式会社 半導体装置の製造方法
JP5479616B2 (ja) * 2011-01-14 2014-04-23 三菱電機株式会社 半導体装置の製造方法
US9059086B2 (en) 2011-01-14 2015-06-16 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
WO2014010593A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク及びその形成方法、並びに露光装置
KR20150036424A (ko) * 2012-07-10 2015-04-07 가부시키가이샤 니콘 마크 및 그 형성 방법, 그리고 노광 장치
JPWO2014010593A1 (ja) * 2012-07-10 2016-06-23 株式会社ニコン マーク及びその形成方法、並びに露光装置
US9941217B2 (en) 2012-07-10 2018-04-10 Nikon Corporation Mark, method for forming same, and exposure apparatus
CN108196434A (zh) * 2012-07-10 2018-06-22 株式会社尼康 曝光装置、曝光方法、器件制造方法及标记
US10236259B2 (en) 2012-07-10 2019-03-19 Nikon Corporation Mark, method for forming same, and exposure apparatus
US10461039B2 (en) 2012-07-10 2019-10-29 Nikon Corporation Mark, method for forming same, and exposure apparatus
KR102150241B1 (ko) * 2012-07-10 2020-09-01 가부시키가이샤 니콘 마크 및 그 형성 방법, 그리고 노광 장치
JP2015015424A (ja) * 2013-07-08 2015-01-22 株式会社東芝 位置合わせマーク、フォトマスク、および位置合わせマークの形成方法

Similar Documents

Publication Publication Date Title
TWI411055B (zh) 設計及使用重疊量測中的微靶材之方法及設備
TWI595311B (zh) 用於檢驗光微影光罩之方法、檢驗系統及電腦可讀媒體
CN105652589A (zh) 使用设计者意图数据检查晶片和掩模版的方法和系统
JP5046394B2 (ja) マスクブランク用基板の製造方法、マスクブランクの製造方法、マスクの製造方法、及びマスクブランク用基板
CN109817516A (zh) 具有重叠图案的半导体装置
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
TWI732657B (zh) 半導體晶圓檢測方法及其系統
CN109491210A (zh) 一种用于检测光刻图案的缺陷的方法
CN109884862A (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
TWI389286B (zh) 對準標記佈局和對準標記結構
JP2008311571A (ja) アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置
JP6482137B2 (ja) フォトリソグラフィマスクの基板上のアラインメントマークの基準点の自動決定のための方法及びデバイス
JP2007019307A (ja) 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法
TWI579558B (zh) Inspection method and inspection device
JP2016523379A5 (ja)
CN109791368A (zh) 决定方法及装置、程式、信息记录媒体、曝光装置、布局信息提供方法、布局方法、标记检测方法、曝光方法、以及器件制造方法
JPH06302492A (ja) 露光条件検定パターンおよび露光原版ならびにそれらを用いた露光方法
US20050202327A1 (en) Method and arrangement for controlling focus parameters of an exposure tool
CN115188738A (zh) 一种关键尺寸量测标记结构
JPH09251945A (ja) 重ね合わせ精度管理用パターンおよびこれを用いた重ね合わせ精度管理方法
TWI401529B (zh) 光罩上的對位標尺及應用對位標尺的遮蔽件位置確認方法
TWI813063B (zh) 測定方法,測定裝置,及標記
CN116125765B (zh) 集成电路套刻误差评估方法
KR20060106379A (ko) 오버레이 키 및 그를 이용한 오버레이 계측방법
TW202407460A (zh) 對準圖案之訊號的增強方法