JP2008278612A - 絶縁トランスの駆動装置および電力変換装置 - Google Patents

Abstract

【課題】ノイズに起因して絶縁トランスの巻線に励磁電流が流れるのを阻止しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行えるようにする。
【解決手段】制御回路１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１、ＳＤ１にそれぞれ基づいて絶縁トランスＴＵ１、ＴＤ１の１次巻線にそれぞれ流れる励磁電流を制御する駆動回路ＫＵ１、ＫＵ２を設け、駆動回路ＫＵ１、ＫＵ２は、ゲートドライブ用ＰＷＭ信号ＳＵ１、ＳＤ１がそれぞれ入力されてから所定期間内において励磁電流が絶縁トランスＴＵ１、ＴＤ１の１次巻線に流れるのを阻止されるように、ゲートドライブ用ＰＷＭ信号ＳＵ１´、ＳＤ１´を生成する。
【選択図】 図１

Description

本発明は絶縁トランスの駆動装置および電力変換装置に関し、特に、絶縁トランスを介してスイッチング素子に信号を伝送する方法に適用して好適なものである。

近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図８は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図８において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。

そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。

一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。

図９は、図８の昇降圧コンバータの概略構成を示すブロック図である。
図９において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。

そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。

また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。

図１０は、昇圧動作時に図９のリアクトルＬに流れる電流の波形を示す図である。
図１０において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ²／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。

一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ²／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。

ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
Ｖ_L／Ｖ_H＝ＯＮ Ｄｕｔｙ（％） （１）
ただし、Ｖ_Lは電源電圧、Ｖ_Hは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。

ここで、実際には負荷の変動、電源電圧Ｖ_Lの変動などがあるので、昇降圧後の電圧Ｖ_Hを監視し、昇降圧後の電圧Ｖ_Hが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、絶縁トランスを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。

ここで、微細加工技術を適用して形成された絶縁トランスは、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成された絶縁トランスを用いる場合、絶縁トランスに電流を流す期間を短くして大電流を流すことにより、平均電流を許容直流電流以下にすることができる。

図１１は、先願の信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図１１において、排他的論理和回路２０２の一方の入力端子には制御信号Ｓ１１が遅延素子２０１を介して入力されるとともに、排他的論理和回路２０２の他方の入力端子には制御信号Ｓ１１が直接入力される。また、否定論理積回路２０４の一方の入力端子には、排他的論理和回路２０２からの出力が入力されるとともに、否定論理積回路２０４の他方の入力端子には、制御信号Ｓ１１が直接入力される。さらに、論理積回路２０５の一方の入力端子には、排他的論理和回路２０２からの出力が入力されるとともに、否定論理積回路２０４の他方の入力端子には、制御信号Ｓ１１がインバータ２０３を介して入力される。

また、Ｎチャンネル電界効果型トランジスタ２０７のドレインは抵抗２０６を介して絶縁トランス２１０の１次巻線の一端に接続されるとともに、Ｎチャンネル電界効果型トランジスタ２０９のドレインは抵抗２０８を介して絶縁トランス２１０の１次巻線の一端に接続されている。そして、否定論理積回路２０４の出力はＮチャンネル電界効果型トランジスタ２０９のゲートに接続されるとともに、論理積回路２０５の出力はＮチャンネル電界効果型トランジスタ２０７のゲートに接続されている。また、絶縁トランス２１０の１次巻線の他端は電源電圧Ｖｃｃ１／２に固定されている。また、絶縁トランス２１０の２次巻線の両端は抵抗２１１を介して互いに接続されている。また、抵抗２１２の一端は電源電圧Ｖｃｃ２に接続され、抵抗２１４の一端は電源電圧−Ｖｃｃ２に接続されるとともに、抵抗２１２、２１３の接続点の電位がＶｔｈ２、抵抗２１３、２１４の接続点の電位がＶｔｈ１となるように抵抗２１２〜２１４が直列接続されている。

そして、コンパレータ２１５の非反転入力端子はＶｔｈ１の電位に固定されるとともに、コンパレータ２１５の反転入力端子は絶縁トランス２１０の２次巻線の一端に接続され、コンパレータ２１５の出力はフリップフロップ２１７のクロック端子に接続されている。また、コンパレータ２１６の非反転入力端子はＶｔｈ２の電位に固定されるとともに、コンパレータ２１６の反転入力端子は絶縁トランス２１０の２次巻線の一端に接続され、コンパレータ２１６の出力はフリップフロップ２１７のクリア端子ＣＬＲに接続されている。また、フリップフロップ２１７のＪ端子は電源電圧Ｖｃｃ２に接続されるとともに、フリップフロップ２１７のＫ端子は接地されている。

そして、図１のスイッチング素子ＳＷＤ、ＳＷＵの導通および非導通をそれぞれ指示する制御信号Ｓ１１と、この制御信号Ｓ１１を遅延素子２０１で遅らせた信号とが排他的論理和回路２０２に入力され、排他的論理和回路２０２にて排他論理和がとられることにより、制御信号Ｓ１１の“０”から“１”へのエッジに同期したエッジ信号Ｓ１２および“１”から“０”へのエッジに同期したエッジ信号Ｓ１２´が抽出される。そして、これらのエッジ信号Ｓ１２、Ｓ１２´は、否定論理積回路２０４、２０５に入力され、否定論理積回路２０４にて制御信号Ｓ１１との論理積がとられることにより、立ち上がりエッジパルスＳ１３が生成されるとともに、論理積回路２０５にて制御信号Ｓ１１の反転信号との論理積がとられることにより、論理積回路２０５にて立ち下がりエッジパルスＳ１４が生成される。

そして、否定論理積回路２０４にて生成された立ち上がりエッジパルスＳ１３はＮチャンネル電界効果型トランジスタ２０９のゲートに入力されるとともに、論理積回路２０５にて生成された立ち下がりエッジパルスＳ１４はＮチャンネル電界効果型トランジスタ２０７のゲートに入力され、制御信号Ｓ１１の立ち上がりと立ち下がりとでは、絶縁トランス２１０の１次巻線に流れるパルス電流の向きが異なるような動作を行うことができる。

そして、制御信号Ｓ１１の立ち上がりおよび立ち下がりに応じて絶縁トランス２１０の１次巻線側に流れる電流の向きが変わることにより、１次巻線側で発生する磁束の向きも変わるので、受信の役割を果たす２次巻線側に発生する起電力の極性も変わり、制御信号Ｓ１１の立ち上がりおよび立ち下がりの識別を受信側で行うことができる。すなわち、２次巻線側に発生した起電力は、Ｖｔｈ１の閾値に設定されたコンパレータ２１５と、Ｖｔｈ２の閾値に設定されたコンパレータ２１６に導かれる。

そして、制御信号Ｓ１１の立ち上がりエッジでは、２次巻線の端子電圧のレベルの変化に伴って、コンパレータ２１５からパルスＳ１５が送出され、制御信号Ｓ１１の立ち下がりエッジでは、２次巻線の端子電圧のレベルの変化に伴って、コンパレータ２１６からパルスＳ１６が出力される。そして、これらのパルスＳ１５、Ｓ１６がフリップフロップ２１７に入力されると、コンパレータ２１５からのパルスＳ１５にてフリップフロップ２１７の出力端子Ｑの電位がハイレベルに遷移するとともに、コンパレータ２１６からのパルスＳ１６にてフリップフロップ２１７の出力端子Ｑの電位がロウレベルに遷移し、送信側の制御信号Ｓ１１が復元された制御信号Ｓ１７を受信側で生成することができる。

また、例えば、特許文献１には、ビデオ信号に固定ノイズが重畳されている期間を覆う時間幅を持つ水平割込禁止信号を発生させ、この水平割込禁止信号が出力されている期間は、水平方向カウンタを初期化する水平割込信号を、その水平方向カウンタのカウント値をデコードして得た内部水平割込信号に切り換えることで、固定ノイズが重畳されたビデオ信号からでも位相ずれのない内部垂直同期信号を発生させる方法が開示されている。
特開平１−２４５６７８号公報

しかしながら、図１１の信号伝送回路では、図８の昇降圧コンバータ１１０２やインバータ１１０３のスイッチング時に発生するノイズやその他の要因によって誘導されるノイズが入力されると、絶縁トランス２１０の巻線に何度も励磁電流が流れる。このため、絶縁トランス２１０の巻線抵抗による損失で発熱し、絶縁トランス２１０の巻線が短時間で溶断する恐れがあるという問題があった。
そこで、本発明の目的は、ノイズに起因して巻線に励磁電流が流れるのを阻止しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な絶縁トランスの駆動装置および電力変換装置を提供することである。

上述した課題を解決するために、請求項１記載の絶縁トランスの駆動装置によれば、制御信号に基づいて絶縁トランスの１次巻線に励磁電流を流す励磁手段と、前記制御信号が入力されてから所定期間内において前記励磁電流が前記絶縁トランスの１次巻線に流れるのを阻止する励磁制限手段とを備えることを特徴とする。
また、請求項２記載の絶縁トランスの駆動装置によれば、前記制御信号に基づいて前記絶縁トランスの１次巻線に励磁電流を流すトランジスタと、前記制御信号を遅延させる遅延素子と、前記遅延素子にて遅延された立ち上がりエッジまたは立ち下がりエッジに基づいて状態反転を行うフリップフロップと、前記フリップフロップからの出力を積分する積分回路と、前記積分回路の積分値がしきい値に達した時に状態反転を行う論理回路と、前記論理回路が状態反転するまでの間は前記制御信号にて前記トランジスタがオンするのを阻止するゲート回路とを備えることを特徴とする。

また、請求項３記載の絶縁トランスの駆動装置によれば、前記論理回路の状態反転を検出する微分回路と、前記微分回路からの出力信号に基づいて、前記積分回路の積分値を放電させる放電手段とをさらに備えることを特徴とする。
また、請求項４記載の絶縁トランスの駆動装置によれば、前記制御信号に基づいて前記絶縁トランスの１次巻線に励磁電流を流すトランジスタと、前記制御信号が入力されてから所定期間内における計時動作を行うタイマと、前記タイマがタイムアップするまでの間は前記制御信号にて前記トランジスタがオンするのを阻止するゲート回路とを備えることを特徴とする。

また、請求項５記載の電力変換装置によれば、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように前記スイッチング素子ごとに設けられた絶縁トランスと、前記制御信号に基づいて前記絶縁トランスの１次巻線に励磁電流を流す励磁手段と、前記制御信号が入力されてから所定期間内において前記励磁電流が前記絶縁トランスの１次巻線に流れるのを阻止する励磁制限手段とを備えることを特徴とする。

また、請求項６記載の電力変換装置によれば、前記制御信号を間欠パルスに変換し、前記間欠パルスに基づいて前記絶縁トランスの１次巻線に流れる励磁電流を制御する変換手段と、前記絶縁トランスを介して伝送された間欠パルスに基づいて前記絶縁トランスの２次巻線側で前記制御信号を復元する復元手段とを備えることを特徴とする。

以上説明したように、本発明によれば、制御信号が入力されてから所定期間内において励磁電流が絶縁トランスの１次巻線に流れるのを阻止することで、昇降圧コンバータやインバータのスイッチング時に発生するノイズやその他の要因によって誘導されるノイズが入力された場合においても、絶縁トランスの巻線に励磁電流が短時間に何度も流れるのを防止することができる。このため、微細加工技術によって絶縁トランスが形成された場合においても、絶縁トランスの巻線が短時間で溶断するのを防止しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。

以下、本発明の実施形態に係る絶縁トランスの駆動装置について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る絶縁トランスの駆動装置が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。

また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。

また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。

そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。

また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。

また、制御回路１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１、ＳＤ１にそれぞれ基づいて絶縁トランスＴＵ１、ＴＤ１の１次巻線にそれぞれ流れる励磁電流を制御する駆動回路ＫＵ１、ＫＤ１が設けられている。そして、駆動回路ＫＵ１、ＫＤ１は、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０がそれぞれ入力されてから所定期間内において励磁電流が絶縁トランスＴＵ１、ＴＤ１の１次巻線に流れるのを阻止されるように、ゲートドライブ用ＰＷＭ信号ＳＵ１、ＳＤ１を生成することができる。

また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。

すなわち、上アーム２側において、駆動回路ＫＵ１を介して出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。

一方、下アーム３側において、駆動回路ＫＵ１を介して出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。

ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは互いに対向配置されるように構成することができる。例えば、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。

そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０を生成し、駆動回路ＫＤ１、ＫＵ１にそれぞれ入力する。そして、駆動回路ＫＤ１、ＫＵ１は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０がＣＰＵ４から入力されると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１がそれぞれ入力されてから所定期間内において励磁電流が絶縁トランスＴＤ１、ＴＵ１の１次巻線に流れるのを阻止されるように構成されたゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１をそれぞれ生成し、このゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１に基づいて、絶縁トランスＴＤ１、ＴＵ１の１次巻線に励磁電流が流れるように空芯型絶縁トランスＴＤ１、ＴＵ１を駆動する。

そして、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１に基づいて絶縁トランスＴＤ１、ＴＵ１が駆動されると、空芯型絶縁トランスＴＤ１、ＴＵ１は、このゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して保護機能付きゲートドライバＩＣ７、８にそれぞれ絶縁伝送する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子を駆動することにより、ＩＧＢＴ５、６をスイッチング動作させる。

ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。

なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。

ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とが互いに対向配置されるように微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上させることが可能となる。

また、駆動回路ＫＵ１、ＫＵ２において、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０がそれぞれ入力されてから所定期間内において励磁電流が絶縁トランスＴＵ１、ＴＤ１の１次巻線に流れるのを阻止することにより、昇降圧コンバータやインバータのスイッチング時に発生するノイズやその他の要因によって誘導されるノイズが入力された場合においても、絶縁トランスＴＵ１、ＴＤ１の巻線に励磁電流が短時間に何度も流れるのを防止することができる。このため、微細加工技術によって絶縁トランスＴＵ１、ＴＤ１が形成された場合においても、絶縁トランスＴＵ１、ＴＤ１の巻線が短時間で溶断するのを防止しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。

図２（ａ）は、本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図、図２（ｂ）は、図２（ａ）の絶縁トランスの概略構成を示す平面図である。
図２において、基板１１には引き出し配線層１２が埋め込まれるとともに、基板１１上には１次巻線のパターン１４が形成されている。そして、１次巻線のパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次巻線のパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次巻線のパターン１７が形成され、２次巻線のパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次巻線のパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次巻線のパターン１７の中心にボンディングワイヤを接続することにより、２次巻線のパターン１７からの引き出しを行うことができる。

なお、例えば、１次巻線のパターン１４および２次巻線のパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
これにより、半導体プロセス技術によって１次巻線のパターン１４と２次巻線のパターン１７とを形成することができる。このため、１次巻線のパターン１４と２次巻線のパターン１７の巻径を小さくすることが可能となるとともに、１次巻線のパターン１４と２次巻線のパターン１７との間隔を小さくすることができ、１次巻線のパターン１４と２次巻線のパターン１７との結合係数を高めつつ、１次巻線のパターン１４と２次巻線のパターン１７に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となる。

図３および図４は、図２の絶縁トランスの製造方法を示す断面図である。
図３（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板５１内に選択的に注入することにより、１次巻線のパターン５５ａの中心からの引き出しを行うための引き出し拡散層５２を半導体基板５１に形成する。なお、半導体基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。

次に、図３（ｂ）に示すように、引き出し拡散層５２が形成された半導体基板５１上にプラズマＣＶＤなどの方法にて絶縁層５３を形成する。なお、絶縁層５３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図３（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、１次巻線のパターン５５ａの中心からの引き出し部分に対応して開口部５４ａが設けられたレジストパターン５４を絶縁層５３上に形成する。

次に、図３（ｄ）に示すように、開口部５４ａが形成されたレジストパターン５４をマスクとして絶縁層５３をエッチングすることにより、１次巻線のパターン５５ａの中心からの引き出し部分に対応した開口部５３ａを絶縁層５３に形成する。
次に、図３（ｅ）に示すように、レジストパターン５４を薬品により絶縁層５３から剥離する。
次に、図３（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜５５を絶縁層５３上に形成する。なお、導電膜５５の材質としては、ＡｌやＣｕなどの金属を用いることができる。

次に、図３（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、１次巻線のパターン５５ａに対応したレジストパターン５６を形成する。
次に、図３（ｈ）に示すように、レジストパターン５６をマスクとして導電膜５５をエッチングすることにより、１次巻線のパターン５５ａを絶縁層５３上に形成する。
次に、図３（ｉ）に示すように、レジストパターン５６を薬品により１次巻線のパターン５５ａから剥離する。

次に、図３（ｊ）に示すように、１次巻線のパターン５５ａが形成された絶縁層５３上にプラズマＣＶＤなどの方法にて平坦化膜５７を形成する。なお、平坦化膜５７の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図３（ｋ）に示すように、斜めエッチングあるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法により、平坦化膜５７を平坦化し、平坦化層５７の表面の凹凸を除去する。
次に、図３（ｌ）に示すように、フォトリソグラフィー技術を用いることにより、１次巻線のパターン５５ａの外端の配線取出し部分に対応して開口部５８ａが設けられたレジストパターン５８を平坦化膜５７上に形成する。

次に、図４（ａ）に示すように、開口部５８ａが設けられたレジストパターン５８をマスクとして平坦化膜５７をエッチングすることにより、１次巻線のパターン５５ａの外端の配線取出し部分に対応した開口部５７ａを平坦化膜５７に形成する。
次に、図４（ｂ）に示すように、レジストパターン５８を薬品により平坦化膜５７から剥離する。
次に、図４（ｃ）に示すように、１次巻線のパターン５５ａと１次巻線のパターン５５ａとの分離層５９を平坦化膜５７上に形成する。なお、分離層５９の形成方法としては、ポリイミド層を平坦化膜５７上に塗布する方法などを用いることができる。

次に、図４（ｄ）に示すように、スパッタや蒸着などの方法により、導電膜６０を分離層５９上に形成する。なお、導電膜６０の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図４（ｅ）に示すように、フォトリソグラフィー技術を用いることにより、２次巻線のパターン６０ａに対応したレジストパターン６１を形成する。
次に、図４（ｆ）に示すように、レジストパターン６１をマスクとして導電膜６０をエッチングすることにより、２次巻線のパターン６０ａを分離層５９上に形成する。
次に、図４（ｇ）に示すように、レジストパターン６１を薬品により２次巻線のパターン６０ａから剥離する。

次に、図４（ｈ）に示すように、２次巻線のパターン６０ａが形成された分離層５９上にプラズマＣＶＤなどの方法にて保護膜６２を形成する。なお、保護膜６２の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜６２をパターニングすることにより、２次巻線のパターン６０ａの端部および中央部を露出させる。
これにより、微細加工技術によって１次巻線のパターン５５ａ上に２次巻線のパターン６０ａを積層することができ、１次巻線のパターン５５ａおよび２次巻線のパターン６０ａの巻径を小さくすることが可能となるとともに、１次巻線のパターン５５ａと２次巻線のパターン６０ａとの間隔を小さくすることができる。

以下、図１の駆動回路ＫＤ１、ＫＵ１の構成についてより詳細に説明する。
図５は、図１の駆動回路ＫＤ１、ＫＵ１が適用される信号伝送回路の概略構成の一例を示すブロック図である。
図５において、抵抗Ｒ３の一端はコンデンサＣ３を介して接地されるとともに、バッファＩＣ１の一方の入力端子に接続されている。そして、排他的論理和回路ＩＣ２の一方の入力端子には制御信号Ｓ１が抵抗Ｒ３およびバッファＩＣ１を順次介して入力されるとともに、排他的論理和回路ＩＣ２の他方の入力端子には制御信号Ｓ１が直接入力される。なお、抵抗Ｒ３およびコンデンサＣ３は、制御信号Ｓ１を遅延させる遅延素子を構成することができる。

また、否定論理積回路ＩＣ６の一方の入力端子には、排他的論理和回路ＩＣ２からの出力が入力されるとともに、否定論理積回路ＩＣ６の他方の入力端子には、制御信号Ｓ１が直接入力される。さらに、論理積回路ＩＣ７の一方の入力端子には、排他的論理和回路ＩＣ２からの出力が入力されるとともに、論理積回路ＩＣ７の他方の入力端子には、制御信号Ｓ１がインバータＩＣ３を介して入力される。

また、Ｎチャンネル電界効果型トランジスタＴＲ１のドレインは抵抗Ｒ１を介して絶縁トランスＴＬの１次巻線の一端に接続されるとともに、Ｐチャンネル電界効果型トランジスタＴＲ２のドレインは抵抗Ｒ２を介して絶縁トランスＴＬの１次巻線の一端に接続されている。このような構成とすることで、Ｎチャンネル電界トランジスタＴＲ１、Ｐチャンネル電界効果型トランジスタＴＲ２をオンさせた時の絶縁トランスＴＬの１次巻線に流れる電流の向きを、制御信号Ｓ１の立ち上がりと立ち下がりで相違させることができる。そして、否定論理積回路ＩＣ６の出力はＮチャンネル電界効果型トランジスタＴＲ２のゲートに接続されるとともに、論理積回路ＩＣ７の出力はＮチャンネル電界効果型トランジスタＴＲ１のゲートに接続されている。また、絶縁トランスＴＬの１次巻線の他端は電源電圧Ｖｃｃ１／２に固定されている。また、絶縁トランスＴＬの２次巻線の両端は抵抗Ｒ５を介して互いに接続されている。また、抵抗Ｒ６の一端は電源電圧Ｖｃｃ２に接続され、抵抗Ｒ８の一端は電源電圧−Ｖｃｃ２に接続されるとともに、抵抗Ｒ６、Ｒ７の接続点の電位がＶｔｈ２、抵抗Ｒ７、Ｒ８の接続点の電位がＶｔｈ１となるように抵抗Ｒ６〜Ｒ８が直列接続されている。

そして、コンパレータＯＰ１の非反転入力端子はＶｔｈ１の電位に固定されるとともに、コンパレータＯＰ１の反転入力端子は絶縁トランスＴＬの２次巻線の一端に接続され、コンパレータＯＰ１の出力はフリップフロップＩＣ８のクロック端子に接続されている。また、コンパレータＯＰ２の非反転入力端子はＶｔｈ２の電位に固定されるとともに、コンパレータＯＰ２の反転入力端子は絶縁トランスＴＬの２次巻線の一端に接続され、コンパレータＯＰ２の出力はフリップフロップＩＣ８のクリア端子ＣＬＲに接続されている。また、フリップフロップＩＣ８のＪ端子は電源電圧Ｖｃｃ２に接続されるとともに、フリップフロップＩＣ８のＫ端子は接地されている。

さらに、図５の信号伝送回路には、制御信号Ｓ１が入力されてから所定期間内において励磁電流が絶縁トランスＴＬの１次巻線に流れるのを阻止するための信号を発生する励磁阻止信号発生回路７１が設けられている。
すなわち、抵抗Ｒ４の一端は、コンデンサＣ４を介して接地され、バッファＩＣ４およびインバータＩＣ５を順次介してフリップフロップＩＣ１１のクロック端子に接続されるとともに、バッファＩＣ４を介してフリップフロップＩＣ２１のクロック端子に接続されている。また、フリップフロップＩＣ１１、ＩＣ２１のＪ端子は電源電圧Ｖｃｃ１に接続されるとともに、フリップフロップＩＣ１１、ＩＣ２１のＫ端子は接地されている。

そして、フリップフロップＩＣ１１のクロック端子には制御信号Ｓ１が抵抗Ｒ４、バッファＩＣ４およびインバータＩＣ５を順次介して入力されるとともに、フリップフロップＩＣ２１のクロック端子には制御信号Ｓ１が抵抗Ｒ４およびバッファＩＣ４を順次介して入力される。なお、抵抗Ｒ４およびコンデンサＣ４は、制御信号Ｓ１を遅延させる遅延素子を構成することができる。ここで、抵抗Ｒ４およびコンデンサＣ４からなる遅延素子の遅延時間は、抵抗Ｒ３およびコンデンサＣ３からなる遅延素子の遅延時間よりも十分大きくなるように設定する必要がある。

そして、フリップフロップＩＣ１１の出力端子Ｑは、抵抗Ｒ１１およびバッファＩＣ１２を順次介して排他的論理和回路ＩＣ１３の一方の入力端子に接続されるとともに、フリップフロップＩＣ１１の出力端子Ｑは、排他的論理和回路ＩＣ１３の他方の入力端子に直接接続されている。ここで、抵抗Ｒ１１とバッファＩＣ１２との接続点は、コンデンサＣ１１を介して接地されるとともに、Ｎチャンネル電界効果型トランジスタＴＲ１１のドレインに接続されている。

そして、排他的論理和回路ＩＣ１３の出力端子は、否定論理積回路ＩＣ１４の一方の入力端子に接続されるとともに、フリップフロップＩＣ１１の出力端子Ｑは、否定論理積回路ＩＣ１４の他方の入力端子に接続されている。そして、否定論理積回路ＩＣ１４の出力端子は、否定論理積回路ＩＣ６のさらに他の入力端子に接続されるとともに、コンデンサＣ１２およびインバータＩＣ１５を順次介してフリップフロップＩＣ１１のクリア端子ＣＬＲに接続され、コンデンサＣ１２およびインバータＩＣ１５、ＩＣ１６を順次介してＮチャンネル電界効果型トランジスタＴＲ１１のゲートに接続されている。また、コンデンサＣ１２とインバータＩＣ１５との接続点は、抵抗Ｒ１２を介して接地されている。

なお、フリップフロップＩＣ１１は、制御信号Ｓ１の立ち上がりエッジまたは立ち下がりエッジに基づいて状態反転を行うことができる。また、抵抗Ｒ１１およびコンデンサＣ１１は、フリップフロップＩＣ１１からの出力を積分するＣＲ積分回路を構成することができる。ここで、抵抗Ｒ１１およびコンデンサＣ１１からなるＣＲ積分回路の時定数は、制御信号Ｓ１が所定期間内に繰り返し入力された場合においても、絶縁トランスＴＬの１次巻線が溶断しないように設定することが好ましい。例えば、抵抗Ｒ１１およびコンデンサＣ１１からなるＣＲ積分回路の時定数は、絶縁トランスＴＬの１次巻線が繰り返し励磁されても溶断しない周期の２倍以上に設定することができる。

また、排他的論理和回路ＩＣ１３および否定論理積回路ＩＣ１４は、ＣＲ積分回路の積分値がしきい値に達した時に状態反転を行う論理回路を構成することができる。また、抵抗Ｒ１２およびコンデンサＣ１２は、否定論理積回路ＩＣ１４の状態反転を検出する微分回路を構成することができる。また、Ｎチャンネル電界効果型トランジスタＴＲ１１は、抵抗Ｒ１２およびコンデンサＣ１２からなる微分回路からの出力信号に基づいて、抵抗Ｒ１１およびコンデンサＣ１１からなるＣＲ積分回路のコンデンサＣ１１の蓄積電荷を放電させることができる。

また、フリップフロップＩＣ２１の出力端子Ｑは、抵抗Ｒ２１およびバッファＩＣ２２を順次介して排他的論理和回路ＩＣ２３の一方の入力端子に接続されるとともに、フリップフロップＩＣ２１の出力端子Ｑは、排他的論理和回路ＩＣ２３の他方の入力端子に直接接続されている。ここで、抵抗Ｒ２１とバッファＩＣ２２との接続点は、コンデンサＣ２１を介して接地されるとともに、Ｎチャンネル電界効果型トランジスタＴＲ２１のドレインに接続されている。

そして、排他的論理和回路ＩＣ２３の出力端子は、否定論理積回路ＩＣ２４の一方の入力端子に接続されるとともに、フリップフロップＩＣ２１の出力端子Ｑは、否定論理積回路ＩＣ２４の他方の入力端子に接続されている。そして、否定論理積回路ＩＣ２４の出力端子は、否定論理積回路ＩＣ６のさらに他の入力端子に接続されるとともに、コンデンサＣ２２およびインバータＩＣ２５を順次介してフリップフロップＩＣ２１のクリア端子ＣＬＲに接続され、コンデンサＣ２２およびインバータＩＣ２５、ＩＣ２６を順次介してＮチャンネル電界効果型トランジスタＴＲ２１のゲートに接続されている。また、コンデンサＣ２２とインバータＩＣ２５との接続点は、抵抗Ｒ２２を介して接地されている。

なお、フリップフロップＩＣ２１は、制御信号Ｓ１の立ち上がりエッジまたは立ち下がりエッジに基づいて状態反転を行うことができる。また、抵抗Ｒ２１およびコンデンサＣ２１は、フリップフロップＩＣ２１からの出力を積分するＣＲ積分回路を構成することができる。ここで、抵抗Ｒ２１およびコンデンサＣ２１からなるＣＲ積分回路の時定数は、制御信号Ｓ１が所定期間内に繰り返し入力された場合においても、絶縁トランスＴＬの１次巻線が溶断しないように設定することが好ましい。例えば、抵抗Ｒ２１およびコンデンサＣ２１からなるＣＲ積分回路の時定数は、絶縁トランスＴＬの１次巻線が繰り返し励磁されても溶断しない周期の２倍以上に設定することができる。

また、排他的論理和回路ＩＣ２３および否定論理積回路ＩＣ２４は、ＣＲ積分回路の積分値がしきい値に達した時に状態反転を行う論理回路を構成することができる。また、抵抗Ｒ２２およびコンデンサＣ２２は、否定論理積回路ＩＣ２４の状態反転を検出する微分回路を構成することができる。また、Ｎチャンネル電界効果型トランジスタＴＲ２１は、抵抗Ｒ２２およびコンデンサＣ２２からなる微分回路からの出力信号に基づいて、抵抗Ｒ２１およびコンデンサＣ２１からなるＣＲ積分回路のコンデンサＣ２１の蓄積電荷を放電させることができる。

そして、フリップフロップＩＣ１１、Ｎチャンネル電界効果型トランジスタＴＲ１１、排他的論理和回路ＩＣ１３、否定論理積回路ＩＣ１４、抵抗Ｒ１１、Ｒ１２、コンデンサＣ１１、Ｃ１２、バッファＩＣ１２、排他的論理和回路ＩＣ１３、インバータＩＣ１５、ＩＣ１６にて、制御信号Ｓ１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２が否定論理積回路ＩＣ６を介してＰチャンネル電界効果型トランジスタＴＲ２に伝送されるのを阻止するための信号を生成することができる。

また、フリップフロップＩＣ２１、Ｎチャンネル電界効果型トランジスタＴＲ２１、排他的論理和回路ＩＣ２３、否定論理積回路ＩＣ２４、抵抗Ｒ２１、Ｒ２２、コンデンサＣ２１、Ｃ２２、バッファＩＣ２２、排他的論理和回路ＩＣ２３、インバータＩＣ２５、ＩＣ２６にて、制御信号Ｓ１の“１”から“０”へのエッジに同期したエッジ信号Ｓ２´が否定論理積回路ＩＣ７を介してＮチャンネル電界効果型トランジスタＴＲ１に伝送されるのを阻止するための信号を生成することができる。

図６は、図５の信号伝送用絶縁トランスを用いた信号伝送回路の各部の波形を示すタイミングチャートである。
なお、図６の例では、フリップフロップＩＣ１１、Ｎチャンネル電界効果型トランジスタＴＲ１１、排他的論理和回路ＩＣ１３、否定論理積回路ＩＣ１４、抵抗Ｒ１１、Ｒ１２、コンデンサＣ１１、Ｃ１２、バッファＩＣ１２、排他的論理和回路ＩＣ１３、インバータＩＣ１５、ＩＣ１６にて、制御信号Ｓ１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２が否定論理積回路ＩＣ６を介してＮチャンネル電界効果型トランジスタＴＲ２に伝送されるのを阻止するための信号を生成する方法を例にとって示した。

図６の時刻ｔ１において、図１のスイッチング素子ＳＷＤ、ＳＷＵの導通および非導通をそれぞれ指示する制御信号Ｓ１が出力されると（図６（ａ））、この制御信号Ｓ１が抵抗Ｒ３およびコンデンサＣ３からなる遅延回路にて遅延される。そして、制御信号Ｓ１と、この制御信号Ｓ１を遅延させた信号とが排他的論理和回路ＩＣ２に入力され（図６（ｂ））、排他的論理和回路ＩＣ２にて排他論理和がとられることにより、制御信号Ｓ１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２および“１”から“０”へのエッジに同期したエッジ信号Ｓ２´が抽出される（図６（ｃ））。

また、時刻ｔ１においては、否定論理積回路ＩＣ１４、ＩＣ２４の出力レベルはハイレベルに維持され、否定論理積回路ＩＣ６、ＩＣ７は、否定論理積回路ＩＣ１４、ＩＣ２４によって出力が阻止されることがないように動作することができる。
そして、否定論理積回路ＩＣ１４、ＩＣ２４の出力レベルがハイレベルに維持された状態において、排他的論理和回路ＩＣ２にて生成されたエッジ信号Ｓ２、Ｓ２´が否定論理積回路ＩＣ６、ＩＣ７に入力されると、否定論理積回路ＩＣ６にて制御信号Ｓ１との論理積がとられることにより、立ち上がりエッジパルスＳ３が生成されるとともに（図６（ｍ））、論理積回路ＩＣ７にて制御信号Ｓ１の反転信号との論理積がとられることにより、論理積回路ＩＣ７にて立ち下がりエッジパルスＳ４が生成される。

そして、否定論理積回路ＩＣ６にて生成された立ち上がりエッジパルスＳ３はＰチャンネル電界効果型トランジスタＴＲ２のゲートに入力されるとともに、論理積回路ＩＣ７にて生成された立ち下がりエッジパルスＳ４はＮチャンネル電界効果型トランジスタＴＲ１のゲートに入力され、制御信号Ｓ１の立ち上がりと立ち下がりとでは、絶縁トランス２１０の１次巻線に流れるパルス電流の向きが異なるような動作を行うことができる。

そして、制御信号Ｓ１の立ち上がりおよび立ち下がりに応じて絶縁トランスＴＬの１次巻線側に流れる電流の向きが変わることにより（図６（ｎ））、１次巻線側で発生する磁束の向きも変わるので、受信の役割を果たす２次巻線側に発生する起電力の極性も変わり、制御信号Ｓ１の立ち上がりおよび立ち下がりの識別を受信側で行うことができる。すなわち、２次巻線側に発生した起電力は、Ｖｔｈ１の閾値に設定されたコンパレータＯＰ１と、Ｖｔｈ２の閾値に設定されたコンパレータＯＰ２に導かれる。

そして、制御信号Ｓ１の立ち上がりエッジでは、２次巻線の端子電圧の符号の変化に伴って、コンパレータＯＰ１からパルスＳ５が送出され、制御信号Ｓ１の立ち下がりエッジでは、２次巻線の端子電圧の極性の変化に伴って、コンパレータＯＰ２からパルスＳ６が出力される。そして、これらのパルスＳ５、Ｓ６がフリップフロップＩＣ８に入力されると、コンパレータＯＰ１からのパルスＳ５にてフリップフロップＩＣ８の出力Ｑがハイレベルに遷移するとともに、コンパレータＯＰ２からのパルスＳ６にてフリップフロップＩＣ８の出力Ｑがロウレベルに遷移し、送信側の制御信号Ｓ１が復元された制御信号Ｓ７を受信側で生成することができる。

また、時刻ｔ１において、図１のスイッチング素子ＳＷＤ、ＳＷＵの導通および非導通をそれぞれ指示する制御信号Ｓ１が出力されると（図６（ａ））、この制御信号Ｓ１が抵抗Ｒ４およびコンデンサＣ４からなる遅延回路にて遅延される（図６（ｄ））。
そして、時刻ｔ２において、この制御信号Ｓ１を遅延させた信号がインバータＩＣ５を介してフリップフロップＩＣ１１のクロック端子に入力され（図６（ｅ））、フリップフロップＩＣ１１の出力の状態反転が行われる（図６（ｆ））。そして、フリップフロップＩＣ１１の出力の状態反転が行われると、フリップフロップＩＣ１１の出力レベルが抵抗Ｒ１１およびコンデンサＣ１１からなるＣＲ積分回路にて積分され、バッファＩＣ１２の出力レベルが徐々に増大する（図６（ｇ））。

また、フリップフロップＩＣ１１の出力の状態反転が行われると、排他的論理和回路ＩＣ１３の出力が状態反転し（図６（ｈ））、その排他的論理和回路ＩＣ１３の出力の状態反転に応じて否定論理積回路ＩＣ１４の出力が状態反転する（図６（ｉ））。そして、否定論理積回路ＩＣ１４の出力が状態反転すると、否定論理積回路ＩＣ６は、否定論理積回路ＩＣ１４によって出力が阻止されるように動作することができる。
また、その否定論理積回路ＩＣ１４からの出力が抵抗Ｒ１２およびコンデンサＣ１２からなる微分回路にて微分され（図６（ｊ））、その微分回路からの出力がインバータ１５に入力されることで、インバータＩＣ１５、ＩＣ１６の出力レベルがそのまま維持される（図６（ｋ）、図６（ｌ））。

そして、時刻ｔ３において、制御信号Ｓ１の出力レベルがハイレベルからロウレベルに立ち下がると、この制御信号Ｓ１が抵抗Ｒ４およびコンデンサＣ４からなる遅延回路にて遅延される（図６（ｄ））。そして、この制御信号Ｓ１を遅延させた信号がインバータＩＣ５を介してフリップフロップＩＣ１１のクロック端子に入力されるが（図６（ｅ））、フリップフロップＩＣ１１の出力レベルはそのまま維持される（図６（ｆ））。このため、バッファＩＣ１２の出力レベルが徐々に増大しながら（図６（ｇ））、排他的論理和回路ＩＣ１３、否定論理積回路ＩＣ１４およびインバータＩＣ１５、ＩＣ１６の出力レベルはそのまま維持される（図６（ｈ）、図６（ｋ）、図６（ｌ）、図６（ｉ））。

そして、時刻ｔ４〜ｔ７において、制御信号Ｓ１としてノイズＮ１が入力されると（図６（ａ））、このノイズＮ１が抵抗Ｒ３およびコンデンサＣ３からなる遅延回路にて遅延される。そして、ノイズＮ１と、このノイズＮ１を遅延させた信号とが排他的論理和回路ＩＣ２に入力され（図６（ｂ））、排他的論理和回路ＩＣ２にて排他論理和がとられることにより、ノイズＮ１の“０”から“１”へのエッジに同期したエッジ信号Ｎ２および“１”から“０”へのエッジに同期したエッジ信号Ｎ２´が抽出される（図６（ｃ））。

また、時刻ｔ４〜ｔ７において、ノイズＮ１は抵抗Ｒ４およびコンデンサＣ４からなる遅延回路に入力され、この遅延回路にて遅延される（図６（ｄ））。そして、このノイズＮ１を遅延させた信号がインバータＩＣ５を介してフリップフロップＩＣ１１のクロック端子に入力されるが（図６（ｅ））、フリップフロップＩＣ１１の出力レベルはそのまま維持される（図６（ｆ））。このため、バッファＩＣ１２の出力レベルが徐々に増大しながら（図６（ｇ））、排他的論理和回路ＩＣ１３、否定論理積回路ＩＣ１４およびインバータＩＣ１５、ＩＣ１６の出力レベルはそのまま維持される（図６（ｈ）、図６（ｋ）、図６（ｌ）、図６（ｉ））。

ここで、時刻ｔ４〜ｔ７において、否定論理積回路ＩＣ１４の出力レベルがそのまま維持されると、否定論理積回路ＩＣ６は、否定論理積回路ＩＣ１４によって出力が阻止されるように動作する。
このため、ノイズＮ１の“０”から“１”へのエッジに同期したエッジ信号Ｎ２は、否定論理積回路ＩＣ６にてＰチャンネル電界効果型トランジスタＴＲ２への伝送が阻止され（図６（ｍ））、ノイズＮ１に起因して絶縁トランスＴＬの１次巻線側に励磁電流が流れるのを阻止することができる（図６（ｎ））。

そして、時刻ｔ８において、抵抗Ｒ１１およびコンデンサＣ１１からなるＣＲ積分回路の積分値がしきい値に達すると（図６（ｇ））、排他的論理和回路ＩＣ１３の出力が状態反転し（図６（ｈ））、その排他的論理和回路ＩＣ１３の出力の状態反転に応じて否定論理積回路ＩＣ１４の出力が状態反転する（図６（ｉ））。そして、否定論理積回路ＩＣ１４の出力が状態反転すると、否定論理積回路ＩＣ６は、否定論理積回路ＩＣ１４によって出力が阻止されることがないように動作することができる。

また、その否定論理積回路ＩＣ１４からの出力が抵抗Ｒ１２およびコンデンサＣ１２からなる微分回路にて微分され（図６（ｊ））、その微分回路からの出力がインバータ１５に入力されることで、インバータ１５の出力が一時的に反転する（図６（ｋ））。そして、インバータ１５の出力が一時的に反転すると、フリップフロップＩＣ１１の出力がクリアされ、フリップフロップＩＣ１１の出力が状態反転する（図６（ｆ））。

また、インバータ１５からの出力はインバータ１６を介してＮチャンネル電界効果型トランジスタＴＲ１１のゲートに入力され（図６（ｌ））、Ｎチャンネル電界効果型トランジスタＴＲ１１がオンすることで、コンデンサＣ１１に蓄積されていた電荷が放電され、バッファ１２の入力レベルはロウレベルになる（図６（ｇ））。
そして、時刻ｔ９において、フリップフロップＩＣ１１の出力レベルがロウレベルで、かつコンデンサＣ１１に蓄積されていた電荷が放電された状態で、制御信号Ｓ１が出力されると（図６（ａ））、制御信号Ｓ１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２は、否定論理積回路ＩＣ６を介してＮチャンネル電界効果型トランジスタＴＲ２へ伝送され（図６（ｍ））、絶縁トランスＴＬの１次巻線側に励磁電流を流すことができる（図６（ｎ））。

なお、上述した実施形態では、制御信号Ｓ１の立ち上がりおよび立ち下がりに応じて同一の絶縁トランスＴＬを励磁させる方法について説明したが、制御信号Ｓ１の立ち上がりおよび立ち下がりにそれぞれ応じて励磁する絶縁トランスを別個に設けるようにしてもよい。この場合、抵抗Ｒ１１、Ｒ２１およびコンデンサＣ１１、Ｃ２１からそれぞれ構成されるＣＲ積分回路の時定数は、絶縁トランスＴＬの１次巻線が繰り返し励磁されても溶断しない周期以上に設定することができる。

図７は、図１の駆動回路ＫＤ１、ＫＵ１が適用される信号伝送回路の概略構成のその他の例を示すブロック図である。
図７において、この信号伝送回路には、図５の励磁阻止信号発生回路７１の代わりにタイマＴＭが設けられている。
そして、図１のスイッチング素子ＳＷＤ、ＳＷＵの導通および非導通をそれぞれ指示する制御信号Ｓ１がタイマＴＭに入力されると、タイマＴＭは一定の時間の経過後にセットアップされ計時動作を開始するとともに、絶縁トランスＴＬの１次巻線に励磁電流が流れるのを阻止するための阻止信号を否定論理積回路ＩＣ６、ＩＣ７に出力する。そして、タイマＴＭが計時動作を開始してから、所定時間だけ経過すると、タイマＴＭがタイムアップし、否定論理積回路ＩＣ６、ＩＣ７に出力していた阻止信号を停止する。

ここで、否定論理積回路ＩＣ６、ＩＣ７にタイマＴＭから阻止信号が出力されると、制御信号Ｓ１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２および“１”から“０”へのエッジに同期したエッジ信号Ｓ２´が否定論理積回路ＩＣ６、ＩＣ７をそれぞれ介してＰチャンネル電界効果型トランジスタＴＲ２、Ｎチャンネル電界効果型トランジスタＴＲ１に伝送されるのを阻止することができる。

このため、昇降圧コンバータやインバータのスイッチング時に発生するノイズやその他の要因によって誘導されるノイズが入力された場合においても、絶縁トランスＴＬの巻線に励磁電流が短時間に何度も流れるのを防止することができ、微細加工技術によって絶縁トランスＴＬが形成された場合においても、絶縁トランスＴＬの巻線が短時間で溶断するのを防止しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
なお、タイマＴＭが計時動作を開始してからタイムアップするまでの時間は、制御信号Ｓ１が所定期間内に繰り返し入力された場合においても、絶縁トランスＴＬの１次巻線が溶断しないように設定することが好ましい。

本発明の一実施形態に係る絶縁トランスの駆動装置が適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。 図２（ａ）は、図１の絶縁トランスの概略構成を示す断面図、図２（ｂ）は、図２（ａ）の絶縁トランスの概略構成を示す平面図である。 図２の絶縁トランスの製造方法を示す断面図である。 図２の絶縁トランスの製造方法を示す断面図である。 図１の駆動回路ＫＤ１、ＫＵ１が適用される信号伝送回路の概略構成の一例を示すブロック図である。 図５の信号伝送用絶縁トランスを用いた信号伝送回路の各部の波形を示すタイミングチャートである。 図１の駆動回路ＫＤ１、ＫＵ１が適用される信号伝送回路の概略構成のその他の例を示すブロック図である。 従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。 図１１の昇降圧コンバータの概略構成を示すブロック図である。 昇圧動作時に図１２のリアクトルに流れる電流の波形を示す図である。 先願の信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。

符号の説明

１ 制御回路
２ 上アーム
３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ 保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３、ＴＬ 絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２、Ｒ１〜Ｒ８、Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２ 抵抗
ＣＵ、ＣＤ アナログＰＷＭ変換器
ＫＵ１、ＫＵ２ 駆動回路
１１ 基板
１２ 引き出し配線層
１３ 引き出し部
１４、５５ａ １次巻線のパターン
１５、５７ 平坦化膜
５３ 絶縁層
１７、６０ａ ２次巻線のパターン
１８、６２ 保護膜
５１ 半導体基板
５２ 引き出し拡散層
５４、５６、５８、６１ レジストパターン
５４ａ、５７ａ、５８ａ 開口部
５５、６０ 導電膜
５９ 分離層
７１ 励磁阻止信号発生回路
Ｃ３、Ｃ４、Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２ コンデンサ
ＩＣ１、ＩＣ４ バッファ
ＩＣ３、ＩＣ５、ＩＣ１５、ＩＣ１６ インバータ
ＩＣ２ 排他的論理和回路
ＩＣ１３、ＩＣ２３ 排他的論理和回路
ＩＣ７ 論理積回路
ＩＣ１４、ＩＣ２４ 否定論理積回路
ＴＲ１、ＴＲ２、ＴＲ１１、ＴＲ２１ 電界効果型トランジスタ
ＯＰ１、ＯＰ２ コンパレータ
ＩＣ８、ＩＣ１１、ＩＣ２１ フリップフロップ
ＴＭ タイマ

Claims (6)

1. 制御信号に基づいて絶縁トランスの１次巻線に励磁電流を流す励磁手段と、
   前記制御信号が入力されてから所定期間内において前記励磁電流が前記絶縁トランスの１次巻線に流れるのを阻止する励磁制限手段とを備えることを特徴とする絶縁トランスの駆動装置。
2. 前記制御信号に基づいて前記絶縁トランスの１次巻線に励磁電流を流すトランジスタと、
   前記制御信号を遅延させる遅延素子と、
   前記遅延素子にて遅延された立ち上がりエッジまたは立ち下がりエッジに基づいて状態反転を行うフリップフロップと、
   前記フリップフロップからの出力を積分する積分回路と、
   前記積分回路の積分値がしきい値に達した時に状態反転を行う論理回路と、
   前記論理回路が状態反転するまでの間は前記制御信号にて前記トランジスタがオンするのを阻止するゲート回路とを備えることを特徴とする請求項１記載の絶縁トランスの駆動装置。
3. 前記論理回路の状態反転を検出する微分回路と、
   前記微分回路からの出力信号に基づいて、前記積分回路の積分値を放電させる放電手段とをさらに備えることを特徴とする請求項２記載の絶縁トランスの駆動装置。
4. 前記制御信号に基づいて前記絶縁トランスの１次巻線に励磁電流を流すトランジスタと、
   前記制御信号が入力されてから所定期間内における計時動作を行うタイマと、
   前記タイマがタイムアップするまでの間は前記制御信号にて前記トランジスタがオンするのを阻止するゲート回路とを備えることを特徴とする請求項１記載の絶縁トランスの駆動装置。
5. 上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、
   前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
   前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
   前記制御回路と前記駆動回路とが絶縁されるように前記スイッチング素子ごとに設けられた絶縁トランスと、
   前記制御信号に基づいて前記絶縁トランスの１次巻線に励磁電流を流す励磁手段と、
   前記制御信号が入力されてから所定期間内において前記励磁電流が前記絶縁トランスの１次巻線に流れるのを阻止する励磁制限手段とを備えることを特徴とする電力変換装置。
6. 前記制御信号を間欠パルスに変換し、前記間欠パルスに基づいて前記絶縁トランスの１次巻線に流れる励磁電流を制御する変換手段と、
   前記絶縁トランスを介して伝送された間欠パルスに基づいて前記絶縁トランスの２次巻線側で前記制御信号を復元する復元手段とを備えることを特徴とする請求項５記載の電力変換装置。

Images