JP2008270672A

JP2008270672A - 実装方法

Info

Publication number: JP2008270672A
Application number: JP2007114686A
Authority: JP
Inventors: Takeshi Nakasuji; 威中筋; Kenichiro Tanaka; 健一郎田中; Masanao Kamakura; 將有鎌倉; Kazuji Yoshida; 和司吉田; Masao Kirihara; 昌男桐原; Hisatoku Shiroishi; 久徳城石; Takumi Taura; 巧田浦
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2007-04-24
Filing date: 2007-04-24
Publication date: 2008-11-06
Anticipated expiration: 2027-04-24
Also published as: JP5022093B2

Abstract

【課題】実装タクトタイムを短縮でき、且つ、チップの特性劣化を防止できる実装方法を提供する。
【解決手段】実装基板２０における各チップ１０それぞれの搭載位置にチップ接続用電極２１を形成するチップ接続用電極形成工程および実装基板２０への搭載前の複数個のチップ１０を載置するチップ支持用基板３０において上記搭載位置に対応する各位置にチップ１０を当該チップ１０の実装用電極１１を上面側として載置するチップ載置工程を含む接合準備工程を行い、その後、チップ支持用基板３０と実装基板２０とを対向配置してから各チップ１０の実装用電極１１および実装基板２０の各チップ接続用電極２１それぞれの表面を一括して活性化し、次に、実装用電極１１とチップ接続用電極２１との全部を常温下で接合し、続いて、チップ支持用基板３０を各チップ１０から引き離す。
【選択図】図１

Description

本発明は、複数個のチップを１枚の実装基板に実装する実装方法に関するものである。

従来から、複数個のチップを１枚のウェハからなる実装基板に実装する実装方法として、実装基板における各チップそれぞれの搭載領域の所定位置にボンディングパッド部を形成してから、ボンディングパッド部にフラックスを塗布し、その後、半田バンプを形成した各チップ（半導体チップ）を半田バンプがボンディングパッド部に重なるように実装基板に対して１個ずつ位置合わせしてから、リフローを行うことによりチップと実装基板とを接合し、続いて、フラックス残渣を除去するようにした実装方法が提案されている（例えば、特許文献１参照）。
特開平６−１５１７０１号公報（段落〔００１３〕−〔００１６〕および図１）

上記特許文献１に開示された実装方法では、１枚の実装基板に複数個のチップを１個ずつ位置合わせしているので、例えばチップの小型化などに伴って１枚の実装基板に実装するチップの個数が増えるにつれて１枚の実装基板当たりの実装タクトタイムが増大してしまう。また、上述の実装方法では、半田バンプをリフローにより加熱する必要があるので、チップと実装基板との線膨張率差に起因して実装後にチップと実装基板との接合部に残留応力が生じ、チップの特性劣化を招く可能性がある。

本発明は上記事由に鑑みて為されたものであり、その目的は、実装タクトタイムを短縮でき、且つ、チップの特性劣化を防止できる実装方法を提供することにある。

請求項１の発明は、複数個のチップを１枚の実装基板に実装する実装方法であって、実装基板における各チップそれぞれの搭載位置にチップ接続用電極を形成するチップ接続用電極形成工程および実装基板への搭載前の複数個のチップを載置するチップ支持用基板において前記搭載位置に対応する各位置にチップを当該チップの実装用電極を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後にチップ支持用基板と実装基板とを対応する実装用電極とチップ接続用電極とが離間して向かい合うように対向配置してから各チップの実装用電極および実装基板の各チップ接続用電極それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後にチップ支持用基板と実装基板とを近づけて対応する実装用電極とチップ接続用電極とを常温下で接合する接合工程と、接合工程の後にチップ支持用基板を各チップから引き離す引離工程とを備えることを特徴とする。

この発明によれば、実装基板における各チップそれぞれの搭載位置にチップ接続用電極を形成するチップ接続用電極形成工程および実装基板への搭載前の複数個のチップを載置するチップ支持用基板において前記搭載位置に対応する各位置にチップを当該チップの実装用電極を上面側として載置するチップ載置工程を含む接合準備工程の後に、チップ支持用基板と実装基板とを対応する実装用電極とチップ接続用電極とが離間して向かい合うように対向配置してから各チップの実装用電極および実装基板の各チップ接続用電極それぞれの表面を一括して活性化させる活性化工程を行い、その後、チップ支持用基板と実装基板とを近づけて対応する実装用電極とチップ接続用電極とを常温下で接合する接合工程を行い、続いて、チップ支持用基板を各チップから引き離す引離工程を行うので、チップ支持用基板に載置した複数個のチップを一括して１枚の実装基板に実装することができるから、実装タクトタイムを短縮でき、しかも、接合工程では、表面が活性化された実装用電極と表面が活性化されたチップ接続用電極とを常温下で接合するので、リフローのような加熱処理を行うことなく実装用電極とチップ接続用電極とを接合することができ、実装基板とチップとの線膨張率差に起因したチップの特性劣化を防止できる。

請求項２の発明は、請求項１の発明において、前記チップ載置工程では、前記チップ支持用基板として前記各チップそれぞれを位置決めする位置決め凹所を一面側に有する基板を用いることを特徴とする。

この発明によれば、前記チップ支持基板への各チップの位置合わせが容易になるとともに、前記実装基板に対する前記各チップの位置精度を高めることが可能になる。

請求項３の発明は、請求項２の発明において、前記チップ載置工程では、前記基板として前記位置決め凹所の内側面がテーパ状であり且つ内底面の面積が前記チップのチップ面積よりも小さなものを用いることを特徴とする。

この発明によれば、前記位置決め凹所の内底面の表面あらさや前記位置決め凹所の深さ寸法のばらつきに起因した前記チップの高さばらつきを小さくすることができる。

請求項４の発明は、請求項１ないし請求項３の発明において、前記チップにおける前記実装用電極がＡｕにより形成されており、前記チップ接続用電極形成工程では、前記チップ接続用電極をＡｕにより形成することを特徴とする。

この発明によれば、前記チップ接続用電極と前記実装用電極とを常温下で容易に接合することができる。

請求項５の発明は、請求項１ないし請求項４の発明において、前記チップ接続用電極形成工程では、前記チップ接続用電極の外形寸法を、前記チップの外周縁よりも内側に前記チップ接続用電極の外周縁が位置するように設定することを特徴とする。

この発明によれば、前記チップの外周部にダイシングに起因したバリが存在する場合でも前記チップ接続用電極と前記チップの前記実装用電極とを接合することが可能となる。

請求項６の発明は、請求項１ないし請求項５の発明において、前記チップ接続用電極形成工程では、前記チップ接続用電極としてバンプを形成することを特徴とする。

この発明によれば、前記実装基板への実装後の前記各チップの高さばらつきを低減できる。

請求項１の発明は、実装タクトタイムを短縮でき、且つ、チップの特性劣化を防止できるという効果がある。

（実施形態１）
以下、本実施形態の実装方法は、複数個のチップ１０を１枚の実装基板２０に実装する実装方法であって、図１（ａ）の右側に示すように実装基板２０における各チップ１０それぞれの搭載位置にチップ接続用電極２１を形成するチップ接続用電極形成工程および図１（ａ）の左側に示すように実装基板２０への搭載前の複数個のチップ１０を載置するチップ支持用基板３０において上記搭載位置に対応する各位置にチップ１０を当該チップ１０の実装用電極１１を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後に図１（ｂ）に示すようにチップ支持用基板３０と実装基板２０とを対応する実装用電極１１とチップ接続用電極２１とが離間して向かい合うように対向配置してから各チップ１０の実装用電極１１および実装基板２０の各チップ接続用電極２１それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後に図１（ｃ）に示すようにチップ支持用基板３０と実装基板２０とを近づけて対応する実装用電極１１とチップ接続用電極２１との全部を常温下で接合する接合工程と、接合工程の後に図１（ｄ）に示すようにチップ支持用基板３０を各チップ１０から引き離す引離工程とを備えている。

ところで、本実施形態では、上述のチップ１０として、チップサイズが０．３ｍｍ□で青色光を放射する発光ダイオードチップ（以下、ＬＥＤチップと称す）を用いており、チップ１０は、厚み方向の一表面側に形成されたアノード電極が実装用電極１１を構成するとともに、他表面側に形成されたカソード電極が表面側電極１２を構成しており、実装用電極１１および表面側電極１２が、下層側のＮｉ膜と上層側のＡｕ膜との積層膜により構成されている。

なお、チップ１０として用いるＬＥＤチップは、青色光を放射するＬＥＤチップに限らず、赤色光を放射するＬＥＤチップ、緑色光を放射するＬＥＤチップ、紫外光を放射するＬＥＤチップなどでもよい。また、チップ１０としては、チップサイズが１ｍｍ□のＬＥＤチップを用いてもよい。また、上述のチップ１０は、ＬＥＤチップに限らず、例えば、レーザダイオードチップ、フォトダイオードチップ、ＭＥＭＳチップ（例えば、加速度センサチップ、圧力センサチップなど）、半導体チップ（例えば、ＩＣチップなど）などでもよく、チップサイズも特に限定するものではなく、例えば０．３ｍｍ□〜５ｍｍ□程度のものを用いればよい。また、チップ１０の厚みも特に限定するものではなく、例えば０．１〜０．５ｍｍ程度のものを用いればよい。

実装基板２０としては、直径が１００〜１５０ｍｍ、厚みが２００〜５２５μｍ程度のＳｉ基板（Ｓｉウェハ）の表面にＳｉＯ_２膜からなる絶縁膜を形成したものを用い、チップ支持用基板３０としては、直径が１００〜１５０ｍｍ、厚みが２００〜５２５μｍ程度でサイズが実装基板２０と同じサイズのＳｉ基板（Ｓｉウェハ）を用いるが、実装基板２０およびチップ支持用基板３０それぞれの材料は特に限定するものではなく、実装基板２０の基板材料とチップ支持用基板３０の基板材料とが異種材料でもよい。

以下、上述の各工程について詳細に説明する。

接合準備工程のチップ接続用電極形成工程では、実装基板２０の一表面側の全面にＴｉ膜とＡｕ膜との積層膜を例えばスパッタ法などにより成膜し、その後、フォトリソグラフィ技術およびエッチング技術を利用して上記積層膜をパターニングすることにより、各チップ１０それぞれの搭載位置に上記積層膜の一部からなるチップ接続用電極２１を形成する。ここにおいて、チップ接続用電極２１は、接合用のＡｕ膜と絶縁膜との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、チップ接続用電極２１は、絶縁膜上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層構造を有している。なお、チップ接続用電極２１は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、本実施形態では、Ａｕ膜と絶縁膜との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。

接合準備工程のチップ載置工程で用いるチップ支持用基板３０には、上記搭載位置に対応する各位置に位置決めマーク３１が形成されている。ここにおいて、各位置決めマーク３１の形成にあたっては、例えば、チップ支持用基板３０の基礎となるＳｉ基板の一表面側の全面にＡｕ膜を例えばスパッタ法などにより成膜し、その後、フォトリソグラフィ技術およびエッチング技術を利用してＡｕ膜をパターニングすることにより、それぞれ上記Ａｕ膜の一部からなる位置決めマーク３１を形成すればよい。なお、位置決めマーク３１の材料はＡｕに限らず、成膜方法もスパッタ法に限らず、例えば、蒸着法などの表面平滑性の良い膜の成膜が可能な成膜方法であればよい。

チップ載置工程では、各チップ１０を各位置決めマーク３１上に直接載置しているが、各チップ１０をグリースや接着剤などにより各位置決めマーク３１上に仮止めしてもよい。なお、チップ支持用基板３０の各位置に形成された位置決めマーク３１上に各チップ１０を載置するにあたっては、ダイボンド装置を利用しているが、ピックアップツールなどを用いて手作業で載置するようにしてもよい。また、位置決めマーク３１の平面サイズは、チップ１０のチップサイズと同じに設定してあるが、チップ１０のチップサイズよりも小さく設定してもよい。

なお、接合準備工程では、チップ接続用電極形成工程とチップ載置工程との順番は特に限定するものではなく、例えば、チップ接続用電極形成工程とチップ載置工程とを並行して行うようにしてもよい。ただし、チップ接続用電極形成工程については、複数の実装基板２０に対して上記積層膜の成膜工程や、上記積層膜のエッチング工程をバッチ処理することで実装タクトタイムの大幅な短縮を図れる。

活性化工程では、チャンバ内においてチップ支持用基板３０と実装基板２０とを実装基板２０が上側となるように対向配置してから、チャンバ内を規定真空度（例えば、１×１０^−５Ｐａ）以下となるように真空排気し、その後、真空中で、チップ支持用基板３０に支持されている各チップ１０の実装用電極１１の表面および実装基板２０の各チップ接続用電極２１の表面をスパッタエッチングすることで清浄・活性化する。ここにおいて、活性化工程では、各実装用電極１１の表面および各チップ接続用電極２１の表面に対してイオン源４０からＡｒのイオンビームを所定時間（例えば、３００秒）だけ照射して各表面を清浄・活性化する。なお、活性化工程では、Ａｒのイオンビームに限らず、Ａｒのプラズマ若しくは原子ビームを照射するようにしてもよい。また、イオン源４０から照射するイオンもＡｒのイオンに限らず、例えば、Ｈｅ、Ｎｅなどのイオンでもよい。同様に、Ａｒのプラズマや原子ビームに限らず、Ｈｅ、Ｎｅなどのプラズマや原子ビームを利用してもよい。

接合工程では、活性化工程の後に上記チャンバ内でチップ支持用基板３０と実装基板２０とを近づけて対応する実装用電極１１とチップ接続用電極２１との全部を常温（例えば、２５℃）下で接合する。ここにおいて、接合工程では、表面が活性化された実装用電極１１と表面が活性化されたチップ接続用電極２１との表面同士を突き合わせてから、実装基板２０の他表面側から適宜の荷重（例えば、２〜５０ｋｇ／ｃｍ^２）を規定時間（例えば、１０秒〜２分）だけ印加することにより、厚み方向において重なり合っている実装用電極１１とチップ接続用電極２１との全部がＡｕ−Ａｕの組み合わせの常温接合により接合される。ここにおいて、上述のようにチップ１０としてＬＥＤチップを採用している場合には、実装用電極１１とチップ接続用電極２１とがＡｕ−Ａｕの組み合わせで接合されているので、実装用電極１１１およびチップ接続用電極２１それぞれの膜厚を５００ｎｍ以下としても安定して常温接合することができ、実装用電極１１およびチップ接続用電極２１を薄くすることによりチップ１０と実装基板２０との間の熱抵抗を小さくすることができるから、放熱性を向上させることができ、チップ１０への投入電力を大きくすることができて光出力を大きくすることができる。

引離工程では、上記チャンバ内においてチップ支持用基板３０と実装基板２０とを遠ざけることによりチップ支持用基板３０を各チップ１０から引き離す。

なお、チップ１０の種類などによっては、実装用電極１１の材料がＡｕに限らず、例えばＡｌ、Ｃｕなどの場合もあるので、このような場合には、実装用電極１１とチップ接続用電極２１とを、Ａｌ−Ａｌの組み合わせやＣｕ−Ｃｕの組み合わせの常温接合により接合すればよい。

なお、上述の活性化工程、接合工程および引離工程は、例えば、ウェハレベルでの常温接合が可能な常温接合装置を利用して同一チャンバ内で連続的に行えばよい。

以上説明した本実施形態の実装方法によれば、実装基板２０における各チップ１０それぞれの搭載位置にチップ接続用電極２１を形成するチップ接続用電極形成工程および実装基板２０への搭載前の複数個のチップ１０を載置するチップ支持用基板３０において上記搭載位置に対応する各位置にチップ１０を当該チップ１０の実装用電極１１を上面側として載置するチップ載置工程を含む接合準備工程の後に、チップ支持用基板３０と実装基板２０とを対応する実装用電極１１とチップ接続用電極２１とが離間して向かい合うように対向配置してから各チップ１０の実装用電極１１および実装基板２０の各チップ接続用電極２１それぞれの表面を一括して活性化させる活性化工程を行い、その後、チップ支持用基板３０と実装基板２０とを近づけて対応する実装用電極１１とチップ接続用電極２１との全部を常温下で接合する接合工程を行い、続いて、チップ支持用基板３０を各チップ１０から引き離す引離工程を行うので、チップ支持用基板３０に載置した複数個のチップ１０を一括して１枚の実装基板２０に実装することができるから、実装タクトタイムを短縮でき、しかも、接合工程では、表面が活性化された実装用電極１１と表面が活性化されたチップ接続用電極２１とを常温下で接合するので、リフローのような加熱処理を行うことなく実装用電極１１とチップ接続用電極２１とを接合することができ、実装基板２０とチップ１０との線膨張率差に起因したチップ１０の特性劣化を防止できる。また、本実施形態では、チップ１０における実装用電極１１がＡｕにより形成されており、チップ接続用電極形成工程では、チップ接続用電極２１をＡｕにより形成しているので、チップ接続用電極２１と実装用電極１１とを常温下で容易に接合することができる。

ところで、チップ接続用電極形成工程において、チップ接続用電極２１の外形寸法を、チップ１０の外周縁よりも内側にチップ接続用電極２１の外周縁が位置するように設定すれば、つまり、チップ接続用電極２１の平面サイズをチップ１０のチップサイズよりも小さく設定すれば、チップ１０の外周部にダイシングに起因したバリが存在する場合でもチップ接続用電極２１とチップ１０の実装用電極１１とを安定して接合することが可能となる。また、チップ支持用基板３０における位置決めマーク３１の外形寸法についても、チップ１０の外周縁よりも内側に位置決めマーク３１の外周縁が位置するように設定すれば、つまり、位置決めマーク３１の平面サイズをチップ１０のチップサイズよりも小さく設定すれば、チップ１０の外周部にダイシングに起因したバリが存在する場合でもチップ接続用電極２１とチップ１０の実装用電極１１とを安定して接合することが可能となる。

（実施形態２）
本実施形態の実装方法は実施形態１と略同じであり、図２（ａ）の右側に示すように実装基板２０における各チップ１０それぞれの搭載位置にチップ接続用電極２１を形成するチップ接続用電極形成工程および図２（ａ）の左側に示すように実装基板２０への搭載前の複数個のチップ１０を載置するチップ支持用基板３０において上記搭載位置に対応する各位置にチップ１０を当該チップ１０の実装用電極１１を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後に図２（ｂ）に示すようにチップ支持用基板３０と実装基板２０とを対応する実装用電極１１とチップ接続用電極２１とが離間して向かい合うように対向配置してから各チップ１０の実装用電極１１および実装基板２０の各チップ接続用電極２１それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後に図２（ｃ）に示すようにチップ支持用基板３０と実装基板２０とを近づけて対応する実装用電極１１とチップ接続用電極２１との全部を常温下で接合する接合工程と、接合工程の後に図２（ｄ）に示すようにチップ支持用基板３０を各チップ１０から引き離す引離工程とを備えており、チップ載置工程において、チップ支持用基板３０として各チップ１０それぞれを位置決めする位置決め凹所３２を一面側に有する基板を用いており、当該位置決め凹所３２の内底面が上記搭載位置に対応する位置を構成している点が相違する。

接合準備工程のチップ載置工程で用いるチップ支持用基板３０は、Ｓｉ基板を用いて形成されており、Ｓｉ基板の一表面側に位置決め凹所３２が形成されている。ここにおいて、位置決め凹所３２は、矩形状（チップ１０の外周形状と相似形であり、例えば、正方形状）の内底面と当該内底面に隣り合う内側面とが略垂直となる形状（つまり、チップ支持用基板３０の厚み方向において開口面積が一様となる形状）に設計してあり、各位置決め凹所３２の形成にあたっては、例えば、チップ支持用基板３０の基礎となるＳｉ基板の一表面側に、位置決め凹所３２形成用にパターニングされたレジスト層を形成し、当該レジスト層をマスクとして、Ｓｉ基板を上記一表面側から所定深さまでエッチングし、その後、レジスト層を除去すればよい。なお、位置決め凹所３２の開口寸法（図１（ａ）における左右方向の寸法）はチップ１０の幅（図１（ａ）における左右方向の寸法）よりも１００μｍ程度大きな値に設定し、位置決め凹所３２の深さ寸法は、チップ１０の厚み寸法よりも小さくチップ支持用基板３０の上記一表面を含む平面よりもチップ１０が５０μｍ以上突出するように設定することが望ましい。また、チップ支持用基板３０の基礎となるＳｉ基板を上記一表面側から所定深さまでエッチングする際には、例えば、誘導結合プラズマ型のドライエッチング装置を用いればよいが、形成される位置決め凹所３２の内底面の平滑性が良ければ、エッチング装置やエッチング条件は特に限定するものではない。また、Ｓｉ基板の上記一表面が（１１０）面の場合には、例えばシリコン酸化膜をマスクとして、アルカリ系溶液（例えば、ＫＯＨ水溶液、ＴＭＡＨ水溶液など）を用いた異方性エッチングにより位置決め凹所３２を形成するようにしてもよい。

チップ載置工程では、各位置決め凹所３２それぞれの内底面上に、チップ１０を実装用電極１１が上側となるように直接載置している。なお、チップ支持用基板３０の各位置決め凹所３２の内底面上に各チップ１０を載置するにあたっては、ダイボンド装置を利用しているが、ピックアップツールなどを用いて手作業で載置するようにしてもよい。

しかして、本実施形態の実装方法では、実施形態１と同様に、実装タクトタイムを短縮できるとともにチップ１０の特性劣化を防止でき、しかも、チップ支持基板３０への各チップ１０の位置合わせが容易になるとともに、実装基板２０に対する各チップ１０の位置精度を高めることが可能になる。

（実施形態３）
本実施形態の実装方法は実施形態２と略同じであり、図３（ａ）の右側に示すように実装基板２０における各チップ１０それぞれの搭載位置にチップ接続用電極２１を形成するチップ接続用電極形成工程および図３（ａ）の左側に示すように実装基板２０への搭載前の複数個のチップ１０を載置するチップ支持用基板３０において上記搭載位置に対応する各位置にチップ１０を当該チップ１０の実装用電極１１を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後に図３（ｂ）に示すようにチップ支持用基板３０と実装基板２０とを対応する実装用電極１１とチップ接続用電極２１とが離間して向かい合うように対向配置してから各チップ１０の実装用電極１１および実装基板２０の各チップ接続用電極２１それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後に図３（ｃ）に示すようにチップ支持用基板３０と実装基板２０とを近づけて対応する実装用電極１１とチップ接続用電極２１との全部を常温下で接合する接合工程と、接合工程の後に図３（ｄ）に示すようにチップ支持用基板３０を各チップ１０から引き離す引離工程とを備えており、チップ載置工程において、チップ支持用基板３０として位置決め凹所３２の内側面がテーパ状であり且つ内底面の面積がチップ１０のチップ面積よりも小さなものを用いる点が相違する。

本実施形態において用いるチップ支持用基板３０は、一表面が（１００）面のＳｉ基板の上記一表面側からアルカリ系溶液（例えば、ＴＭＡＨ水溶液、ＫＯＨ水溶液など）を用いた異方性エッチングを行うことにより位置決め凹所３２を形成している。なお、位置決め凹所３２の上記一表面での開口幅および深さ寸法は、上記一表面を含む平面からチップ１０が５０μｍ以上突出するように設計してある。また、位置決め凹所３２は、アルカリ系溶液を用いた異方性エッチングのようなウェットエッチングに限らず、内側面のテーパ角の再現性が高く且つ内側面の平滑性が良いエッチング条件の設定が可能であればドライエッチングにより形成してもよい。

チップ載置工程では、各位置決め凹所３２の内底面にチップ１０が接触せずに、各位置決め凹所３２それぞれの内側面にチップ１０の実装用基板１１側とは反対の表面側の外周部が当接し実装用電極１１が上側となるように直接載置している。なお、チップ支持用基板３０の各位置決め凹所３２に各チップ１０を載置するにあたっては、ダイボンド装置を利用しているが、ピックアップツールなどを用いて手作業で載置するようにしてもよい。いずれにしても、チップ支持用基板３０の上記一表面とチップ１０における実装用電極１１の表面とが平行となるように載置する。

しかして、本実施形態の実装方法では、実施形態１と同様に、実装タクトタイムを短縮できるとともにチップ１０の特性劣化を防止でき、しかも、位置決め凹所３２の内底面の表面あらさや位置決め凹所３２の深さ寸法のばらつきに起因したチップ１０の高さばらつきを小さくすることができる。

（実施形態４）
本実施形態の実装方法は実施形態３と略同じであり、図４（ａ）の右側に示すように実装基板２０における各チップ１０それぞれの搭載位置にチップ接続用電極２１ｂを形成するチップ接続用電極形成工程および図４（ａ）の左側に示すように実装基板２０への搭載前の複数個のチップ１０を載置するチップ支持用基板３０において上記搭載位置に対応する各位置にチップ１０を当該チップ１０の実装用電極１１を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後に図４（ｂ）に示すようにチップ支持用基板３０と実装基板２０とを対応する実装用電極１１とチップ接続用電極２１とが離間して向かい合うように対向配置してから各チップ１０の実装用電極１１および実装基板２０の各チップ接続用電極２１それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後に図４（ｃ）に示すようにチップ支持用基板３０と実装基板２０とを近づけて対応する実装用電極１１とチップ接続用電極２１との全部を常温下で接合する接合工程と、接合工程の後に図４（ｄ）に示すようにチップ支持用基板３０を各チップ１０から引き離す引離工程とを備えており、チップ接続用電極形成工程において、チップ接続用電極２１ｂとしてスタッドバンプからなるバンプを実装基板２０の金属層２１ａ上に形成している点が相違する。

接合準備工程のチップ接続用電極形成工程では、実装基板２０の一表面側の全面にＴｉ膜とＡｕ膜との積層膜を例えばスパッタ法などにより成膜し、その後、フォトリソグラフィ技術およびエッチング技術を利用して上記積層膜をパターニングすることにより、各チップ１０それぞれの搭載位置に上記積層膜の一部からなる金属層２１ａを形成してから、スタッドバンプ法によってチップ接続用電極２１ｂを形成する。ここにおいて、金属層２１ａは、Ａｕ膜と絶縁膜との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、金属層２１ａは、絶縁膜上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層構造を有している。なお、金属層２１ａは、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、本実施形態では、Ａｕ膜と絶縁膜との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、Ａｕ膜の代わりに、Ａｌ膜を採用してもよい。

また、チップ接続用電極２１ｂを構成するバンプのサイズは、例えばφ３０μｍ〜φ９０μｍ程度で、１つの金属層２１ａ上に形成するバンプの個数はチップ１０のチップサイズに応じて適宜設定すればよい。なお、金属層２１ａの平面サイズはチップ１０のチップサイズと同じサイズか、やや大きなサイズに設定することが望ましい。チップ接続用電極２１ｂの材料としてはＡｕを採用しているが、Ａｕに限らず、Ａｌでもよいが、チップ接続用電極２１ｂと実装用電極１１とは同じ材料により形成することが望ましい。また、チップ接続用電極２１ｂを構成するバンプはスタッドバンプに限らず、接合工程において荷重を印加した時にチップ１０の高さばらつきを吸収できるような凸型の形状であればよい。

しかして、本実施形態の実装方法では、実施形態１と同様に、実装タクトタイムを短縮できるとともにチップ１０の特性劣化を防止でき、しかも、実装基板２０への実装後の各チップ１０の高さばらつきを低減できる。

なお、本実施形態におけるチップ接続用電極形成工程を他の実施形態において適用してもよい。

実施形態１の実装方法の説明図である。実施形態２の実装方法の説明図である。実施形態３の実装方法の説明図である。実施形態４の実装方法の説明図である。

符号の説明

１０チップ
１１実装用電極
１２表面側電極
２０実装基板
２１チップ接続用電極
２１ｂチップ接続用電極（バンプ）
３０チップ支持用基板
３１位置決めマーク

Claims

複数個のチップを１枚の実装基板に実装する実装方法であって、実装基板における各チップそれぞれの搭載位置にチップ接続用電極を形成するチップ接続用電極形成工程および実装基板への搭載前の複数個のチップを載置するチップ支持用基板において前記搭載位置に対応する各位置にチップを当該チップの実装用電極を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後にチップ支持用基板と実装基板とを対応する実装用電極とチップ接続用電極とが離間して向かい合うように対向配置してから各チップの実装用電極および実装基板の各チップ接続用電極それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後にチップ支持用基板と実装基板とを近づけて対応する実装用電極とチップ接続用電極とを常温下で接合する接合工程と、接合工程の後にチップ支持用基板を各チップから引き離す引離工程とを備えることを特徴とする実装方法。
前記チップ載置工程では、前記チップ支持用基板として前記各チップそれぞれを位置決めする位置決め凹所を一面側に有する基板を用いることを特徴とする請求項１記載の実装方法。
前記チップ載置工程では、前記基板として前記位置決め凹所の内側面がテーパ状であり且つ内底面の面積が前記チップのチップ面積よりも小さなものを用いることを特徴とする請求項２記載の実装方法。
前記チップにおける前記実装用電極がＡｕにより形成されており、前記チップ接続用電極形成工程では、前記チップ接続用電極をＡｕにより形成することを特徴とする請求項１ないし請求項３のいずれか１項に記載の実装方法。
前記チップ接続用電極形成工程では、前記チップ接続用電極の外形寸法を、前記チップの外周縁よりも内側に前記チップ接続用電極の外周縁が位置するように設定することを特徴とする請求項１ないし請求項４のいずれか１項に記載の実装方法。
前記チップ接続用電極形成工程では、前記チップ接続用電極としてバンプを形成することを特徴とする請求項１ないし請求項５のいずれか１項に記載の実装方法。