JP2008258360A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008258360A JP2008258360A JP2007098227A JP2007098227A JP2008258360A JP 2008258360 A JP2008258360 A JP 2008258360A JP 2007098227 A JP2007098227 A JP 2007098227A JP 2007098227 A JP2007098227 A JP 2007098227A JP 2008258360 A JP2008258360 A JP 2008258360A
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- semiconductor device
- region
- manufacturing
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims 1
- 238000002407 reforming Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 17
- 238000001459 lithography Methods 0.000 abstract description 15
- 150000002500 ions Chemical class 0.000 abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】メモリセルアレイ領域となるリソグラフィの解像限界以下の直線部と、その直線部を接続する接続部とを有するソース・ドレイン拡散層を簡易に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】シリコン窒化膜５０上に第１ハードマスク６０、Ｘ軸方向に直線状に延びる第２ハードマスク７０を複数並列して形成する。次に、第２ハードマスク７０のヒンジ領域Ｈにイオン注入しエッチングレートを変化させる。次に、第２ハードマスク７０をマスクとして第１ハードマスク６０をエッチングし、イオン注入されていない第２ハードマスク７０のみエッチング除去する。次に、第１ハードマスク６０に側壁膜８０を形成し、第２ハードマスク７０に覆われていない第１ハードマスク６０をエッチング除去する。そして、側壁膜８０及び第１ハードマスク６０をマスクとしてシリコン窒化膜５０をエッチング除去する。
【選択図】図６Ａ
【解決手段】シリコン窒化膜５０上に第１ハードマスク６０、Ｘ軸方向に直線状に延びる第２ハードマスク７０を複数並列して形成する。次に、第２ハードマスク７０のヒンジ領域Ｈにイオン注入しエッチングレートを変化させる。次に、第２ハードマスク７０をマスクとして第１ハードマスク６０をエッチングし、イオン注入されていない第２ハードマスク７０のみエッチング除去する。次に、第１ハードマスク６０に側壁膜８０を形成し、第２ハードマスク７０に覆われていない第１ハードマスク６０をエッチング除去する。そして、側壁膜８０及び第１ハードマスク６０をマスクとしてシリコン窒化膜５０をエッチング除去する。
【選択図】図６Ａ
Description
本発明は、半導体装置及びその製造方法に関するものであり、特に、いわゆる側壁転写プロセスを用いて被エッチング部材をエッチングする半導体装置及びその製造方法に関するものである。
半導体製造プロセスにおいて配線パターン（ラインアンドスペース）を形成する場合、一般的に、フォトリソグラフィマスクを用いてレジストを現像することでレジストにパターンを転写した後、これをマスクとして被エッチング材をエッチングする。
近年の半導体素装置の微細化に伴い、例えば、ビット線とドレインコンタクト数を少なくしたＥＥＰＲＯＭが提案されている（例えば、特許文献１参照）。さらに、ビット線とドレインコンタクト数を少なくした場合において、Ｓｉ基板側で電子・正孔対が発生する事による電子の注入（誤書き込み）の問題を解決する技術等がある（例えば、特許文献２参照）。
上記特許文献１、２のような技術には、２本１組のソース・ドレイン拡散層（半導体層）に共通コンタクト形成可能な半導体装置が必要とされる。この共通コンタクトを形成可能な半導体装置の構造は、上面から観てその一部を接続されたＨ型のソース・ドレイン拡散層を有するものである。
しかしながら、上記のＨ型のソース・ドレイン拡散層を形成する場合、半導体装置の縮小化によるリソグラフィ解像度の限界が問題となる。具体的には、最小ピッチで並んだソース・ドレイン拡散層の一部分にコンタクトフリンジを形成する場合、隣接するソース・ドレイン拡散層のコンタクトフリンジ間は、リソグラフィによって十分に解像して形成することはできず、狭スペースとなり、ショート等の生じる虞がある。また、エッチングによる形成も困難である。つまり、上記問題に伴い、歩留まりも低下する。
また、特許文献２に開示されているように、２本の拡散層の中央にコンタクトを形成する方法では、ソース・ドレイン拡散層とコンタクトとの接触面積が小さい為、コンタクト抵抗の増大を引き起こし問題となる。また、合わせズレなどで片側にずれてしまった場合は、オープン不良となる。
一方、いわゆる側壁転写プロセスにより、リソグラフィの解像度の限界以下のパターンを形成する技術がある。しかしながら、この技術を用いてソース・ドレイン拡散層を形成し、２本のソース・ドレイン拡散層を跨ぐようにコンタクトフリンジを形成すれば、追加のリソグラフィ工程及びエッチング工程が必要となる。さらに、リソグラフィも隣接パターンとの狭スペースの問題や、ソース・ドレイン拡散層との合わせズレの問題等が同様に起こると予想される。
特開平２−７４０６９号公報
特開平６−２７５８００号公報
本発明は、メモリセルアレイ領域として用いられるリソグラフィの解像限界以下の直線部と、その直線部を接続する任意の幅をもつ接続部とを有するソース・ドレイン拡散層を簡易に形成することが可能な半導体装置の製造方法、及び半導体装置を提供する。
この発明の一態様に係る半導体装置の製造方法は、第１方向に直線状に延びる半導体層が複数並列して形成される第１領域、隣接する２つの前記半導体層が第２方向につながって形成される第２領域を有する半導体装置の製造方法であって、被エッチング部材上に第１ハードマスクを形成する工程と、前記第１ハードマスク上に第１方向に直線状に延びる第２ハードマスクを複数箇所に並列して形成する工程と、前記第２領域において前記第２ハードマスクにイオン注入を行う一方前記第１領域はマスクによりイオン注入を防止することにより前記第２領域のウエットエッチングに対するエッチングレートを前記第１領域に比べて変化させるための改質を行う工程と、前記第２ハードマスクをマスクとして前記第１ハードマスクをエッチングする工程と、前記第２領域の前記第２ハードマスクを残存させつつ前記第１領域の前記第２ハードマスクを選択的にウエットエッチングにより除去する工程と、前記第１ハードマスクの側壁に側壁膜を形成する工程と、前記第１領域において前記第２ハードマスクに覆われず上部が露出している第１ハードマスクを選択的にエッチング除去する工程と、前記側壁膜及び前記第１ハードマスクをマスクとして前記被エッチング部材をエッチング除去する工程とを備えたことを特徴とする。
また、この発明の一態様に係る半導体装置は、第１方向に複数並列して設けられた直線状の直線部と、配線につながるコンタクトを形成可能な前記第１方向の幅を有し、隣接する前記直線部同士の間を第２方向に接続する接続部とを有する半導体層を備え、前記接続部の端部は、前記第２方向と平行な第１直線に揃って形成されていることを特徴とする。
この発明によれば、メモリセルアレイ領域として用いられるリソグラフィの解像限界以下の直線部と、その直線部を接続する任意の幅をもつ接続部とを有するソース・ドレイン拡散層を簡易に形成することが可能な半導体装置の製造方法、及び半導体装置を提供することができる。
次に、本発明の実施形態を、図面を参照して詳細に説明する。
本発明の一実施形態に係る半導体装置の構造を、図１を参照して説明する。図１に示すように、一実施形態に係る半導体装置は、半導体基板上のＸ軸方向に直線状に伸びる複数本のソース・ドレイン拡散層１、ソース・ドレイン拡散層１の上部にＹ軸方向（Ｘ軸方向と直交する方向）に伸びるワード線２、ソース・ドレイン拡散層１の上部にＹ軸方向に伸びるセレクトゲート線３を有する。
ソース・ドレイン拡散層１は、Ｈ型に形成されている。ソース・ドレイン拡散層１は、各々Ｘ軸方向に平行にのびる２本の直線部１１、隣接する直線部１１同士を互いに接続するＹ軸方向にのびる接続部１２から構成されている。本実施形態の半導体装置においては、直線部１１を形成した箇所がメモリセルアレイ領域Ｍとして機能し、接続部１２を形成した箇所が、ソース・ドレイン拡散層１をビット線（図示略）に接続するためのフリンジ領域Ｈとして機能する。接続部１２のＸ軸方向の幅は、ビット線とコンタクトを形成可能な幅であり、全てのＸ軸方向の端部は、Ｙ軸方向に平行に一直線状に揃って形成されている。接続部１２のＹ軸方向の幅は、直線部１１よりも幅広に形成されている。
後述するように図１に示す半導体装置において、直線部１１は、複数並列して形成されたハードマスクの側壁に沿った直線状の側壁膜に由来して形成される。接続部１２は、マスク形成後、接続部１２に整合する矩形状のイオン注入領域Ｉのハードマスクに不純物イオンを注入する工程を経て形成される。接続部１２は、このイオン注入工程によりウエットエッチングに対するエッチングレートを直線部１１に比べて変化させたハードマスク及び側壁膜に由来して形成される。イオン注入領域Ｉは、接続部１２のＸ軸方向の幅と同一の幅を有する。すなわち、接続部１２のＸ軸方向の幅は、イオン注入領域Ｉ以外に形成されたマスク、及びハードマスクの境界に基づくものである。
次に、本発明の一実施形態に係る半導体装置の製造方法を、図２Ａ（図２Ｂ，図２Ｃ）〜図１５Ａ（図１５Ｂ，図１５Ｃ）を参照して説明する。なお、図２Ａ〜図１５Ａは、製造工程における半導体装置の上面図であり、図２Ｂ〜図１５Ｂは、図２Ａ〜図１５ＡのＡ−Ａ’断面図であり、図２Ｃ〜図１５Ｃは、図２Ａ〜図１５ＡのＢ−Ｂ’断面図である。以下の例では、半導体基板４１上のパッド酸化膜４２を介して形成されたシリコン窒化膜（ＳｉＮ）５０を被エッチング部材としてエッチングするものとする。そして、メモリセルアレイ領域Ｍにおいては、側壁転写プロセスを用いてリソグラフィの解像限界以下のソース・ドレイン拡散層１の直線部１１をシリコン窒化膜５０により形成し、フリンジ領域Ｈにおいては、ソース・ドレイン拡散層１の直線部１１を接続する任意の幅を有する接続部１２を同時にシリコン窒化膜５０により形成するものとする。
まず、図２Ａ〜図２Ｃに示すように、被エッチング部材としてのシリコン窒化膜５０上に、これをエッチングするために用いるＴＥＯＳ膜からなる第１ハードマスク６０を堆積する。これはあくまでも一例であり、第１ハードマスク６０は、エッチング条件やマスク材料等を考慮して、様々な形式（層数、各層の厚さ、材料等）のものが用いられ得る。
第１ハードマスク６０は、後述するように、側壁膜８０を形成するための側壁形成材として機能するものである。この第１ハードマスク６０の上に更に、アモルファスシリコンからなる第２ハードマスク７０を形成する。この第２ハードマスク７０は、ＴＥＯＳ膜からなる第１ハードマスク６０を所望のパターンにエッチングするために形成されるものである。また、第２ハードマスク７０としては、アモルファスシリコンの代わりに、ポリシリコンなどイオン注入によりウエットエッチングに対するエッチングレートが変化する性質を有する材料とすることも可能である。
次に図３Ａ〜図３Ｃに示すように、この第２ハードマスク７０の全面に反射防止膜９１を塗布し、さらにその反射防止膜９１の上面にレジストを塗布した後、フォトリソグラフィ法によりレジストを現像し、所望のパターン形状を有するレジスト９２を形成する。レジスト９２は、並列した複数本のＸ軸方向に伸びる矩形状のパターン形状を有する。ここで、レジスト９２は、最小線幅Ｗのラインアンドスペースを有し、ラインとスペースの間隔Ｗは略等しいものとする。
続いて、図４Ａ〜図４Ｃに示すように、等方性エッチングにより、反射防止膜９１をエッチングすると同時にレジスト９２をスリミング処理して、フォトリソグラフィの解像限界以下の幅までレジスト９２を細化させる。そして、スリミング処理されたレジスト９２をマスクとした異方性エッチングにより、第２ハードマスク７０をエッチングする。つまり、並列した複数本のＸ軸方向に伸びる第２ハードマスク７０が形成される。そのエッチングの後、図５Ａ〜図５Ｃに示すように、反射防止膜９１及びレジスト９２は剥離される。ここで、レジスト９２のライン幅が１／２Ｗ、スペース幅が３／２Ｗになるようにする。
そして、図６Ａ〜図６Ｃに示すように、第２ハードマスク７０のうち側壁転写プロセスによりリソグラフィの解像限界以下のラインアンドスペースパターンを形成したい領域（ここではメモリセルアレイ領域Ｍ）にのみレジスト９３を形成する。
続いて、図７Ａ〜図７Ｃに示すように、レジスト９３をマスクとして不純物イオン（ボロン（Ｂ）、リン（Ｐ）、砒素（Ａｓ）又は二フッ化ボロン（ＢＦ２）が好ましい）を第２ハードマスク７０に注入する。一例として、イオン注入がされるハードマスク７０Ｂにおける不純物濃度が１×１０２０ｃｍ−３となるようにイオン注入条件を調整する。これにより、レジスト９３で覆われずイオン注入を受けた第２ハードマスク７０Ｂは、レジスト９３で覆われイオン注入を受けなかった第２ハードマスク７０に比べ、アルカリ系溶液を用いたウエットエッチングに対するエッチングレートが低いものとされる。
続いて、図８Ａ〜図８Ｃに示すように、レジスト９３を剥離した後、図９Ａ〜図９Ｃに示すように、第２ハードマスク７０、７０Ｂをマスクとした異方性エッチングにより、側壁形成材となる第１ハードマスク６０をエッチングする。
その後、図１０Ａ〜図１０Ｃに示すように、アルカリ系溶液を用いたウエットエッチングにより、イオン注入がされていない第２ハードマスク７０を選択的に除去し、イオン注入がされた第２ハードマスク７０Ｂは残存させる。アルカリ系溶液によるウエットエッチングでは、酸化膜、窒化膜に対する選択比も高いため、側壁形成材である第１ハードマスク６０及び下地層（被エッチング部材）のシリコン窒化膜５０にはなんら悪影響を与えない。この方法により、メモリセルアレイ領域Ｍの第２ハードマスク７０のみを容易に且つ、他への副作用を生じさせることなく除去することができる。
その後、図１１Ａ〜図１１Ｃに示すように、第１ハードマスク６０上の全面に、第２ハードマスク７０Ｂの上面も含め、アモルファスシリコン膜をＣＶＤ法により堆積させる。そして、異方性エッチングにより、第１ハードマスク６０の側壁、第２ハードマスク７０Ｂの側壁のみにアモルファスシリコン膜が残るようにエッチングし、この残存された膜が側壁膜８０（アモルファスシリコン膜）とされる。側壁膜８０は、フリンジ領域Ｈにおいて、第１ハードマスク６０が次工程（図１２Ａ〜図１２Ｃ）でエッチングされることを防止するため、第２ハードマスク７０Ｂの側壁上部にまで到達していることが望ましい。なお、第１ハードマスク６０は、解像限界に従う最小線幅Ｗの半分の１／２Ｗ程度の幅にエッチングされている。従ってここでは、側壁膜８０の幅が１／２Ｗ程度になるよう、アモルファスシリコンの堆積厚さ、エッチング条件等を設定する。
続いて、図１２Ａ〜図１２Ｃに示すように、希フッ酸などのウエットエッチングを用い、メモリセルアレイ領域Ｍにおいて側壁膜８０の間に挟まれ上部が露出した第１ハードマスク６０をエッチング除去する。一方、フリンジ領域Ｈにおいて第２ハードマスク７０Ｂにより覆われた第１ハードマスク６０はエッチングされず残存する。これにより、メモリセルアレイ領域Ｍにおいては、１／２Ｗの幅の側壁膜８０のみがスペース幅１／２Ｗでシリコン窒化膜５０上に残存する。このような側壁膜８０のみをマスクとしたエッチングにより、ライン幅１／２Ｗ、スペース幅１／２Ｗのリソグラフィの解像限界以下の半導体層のパターンがメモリセルアレイ領域Ｍに形成される。一方、ヒンジ領域Ｈにおいては、第２ハードマスク７０Ｂ及び側壁膜８０により覆われた第１ハードマスク６０がエッチングされず残存され、これが側壁膜８０と共にエッチングマスクとされる。
その後、図１３Ａ〜図１３Ｃに示すように、アモルファスシリコンからなる側壁膜８０、及び同様にアモルファスシリコンからなる第２ハードマスク７０Ｂをマスクとした異方性エッチングにより、シリコン窒化膜５０をエッチングする。このとき第２ハードマスク７０Ｂもエッチング除去されて無くなるような膜厚に第２ハードマスク７０Ｂを設定しておくことが好ましい。
更に側壁膜８０をマスクとしてエッチングを継続し、図１４Ａ〜図１４Ｃに示すように第１ハードマスク６０のエッチングを行う。この工程により、シリコン窒化膜５０は、図１４Ａに示すように、上面からみて閉ループ形状となる。続いて、図１５Ａ〜図１５Ｃに示すように、シリコン窒化膜５０のＸ軸方向の両端部をリソグラフィの後、エッチング除去する。これにより、シリコン窒化膜５０のＸ軸方向の両端部は、図１５Ａに示すように、ライン形状となる。
そして、図１６Ａ〜図１６Ｃに示すように、シリコン窒化膜５０をマスクとして、その下層のパッド酸化膜４２及び半導体基板４１をエッチングする。これら工程を経て、シリコン窒化膜５０の下層に、図１に示した直線部１１及び接続部１２を有するＨ型のソース・ドレイン拡散層１が形成される。
以上のように本実施形態に係る半導体装置の製造方法は、並列して直線状に形成された複数の第２ハードマスク７０を第１ハードマスク６０上に形成し、それら複数の第２ハードマスク７０を跨ぐように直線状にボロン等の不純物イオンを注入して改質を行う。これにより本実施形態は、リソグラフィの解像限界以下のソース・ドレイン拡散層１の直線部１１と、直線部１１同士を接続する接続部１２とを同一のリソグラフィ工程により形成可能であり、従来に比べると格段にリソグラフィの難易度を低減することができる。
以上、発明の一実施形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加等が可能である。例えば、上記実施形態では、側壁膜８０としてアモルファスシリコン膜で形成する例を示したが、エッチング条件その他によっては、これ以外の材料、例えばシリコン酸化膜等を材料とすることも可能である。また、上記実施形態では、シリコン窒化膜５０を上面からみてＨ型の形状に形成したが、図１５Ａ〜図１５Ｃに示す工程を省略し、図１４Ａに示すようにシリコン窒化膜５０を閉ループ形状に形成してもよい。また、上記実施形態において、ソース・ドレイン拡散層１をＨ型の形状として説明したが、本発明に係るソース・ドレイン拡散層は、Ｈ型の形状に限られるものではない。つまり、図１７に示すような、Ｘ軸方向に直線状に延びる直線部１１’と、その直線部１１’のＸ軸方向の複数箇所で接続する接続部１２’を有するソース・ドレイン拡散層１’であってもよい。
１、１’…ソース・ドレイン拡散層、１１、１１’…直線部、１２、１２’…接続部、４１…半導体基板、４２…パッド絶縁膜、５０…シリコン窒化膜、６０…第１ハードマスク（ＴＥＯＳ膜）、７０、７０Ｂ…第２ハードマスク（ａＳｉ）、８０…側壁膜、９１…反射防止膜、９２，９３…レジスト、Ｍ…メモリセルアレイ領域、Ｈ…ヒンジ領域、Ｉ…イオン注入領域。
Claims (5)
- 第１方向に直線状に延びる半導体層が複数並列して形成される第１領域、隣接する２つの前記半導体層が第２方向につながって形成される第２領域を有する半導体装置の製造方法であって、
被エッチング部材上に第１ハードマスクを形成する工程と、
前記第１ハードマスク上に第１方向に直線状に延びる第２ハードマスクを複数箇所に並列して形成する工程と、
前記第２領域において前記第２ハードマスクにイオン注入を行う一方前記第１領域はマスクによりイオン注入を防止することにより前記第２領域のウエットエッチングに対するエッチングレートを前記第１領域に比べて変化させるための改質を行う工程と、
前記第２ハードマスクをマスクとして前記第１ハードマスクをエッチングする工程と、
前記第２領域の前記第２ハードマスクを残存させつつ前記第１領域の前記第２ハードマスクを選択的にウエットエッチングにより除去する工程と、
前記第１ハードマスクの側壁に側壁膜を形成する工程と、
前記第１領域において前記第２ハードマスクに覆われず上部が露出している第１ハードマスクを選択的にエッチング除去する工程と、
前記側壁膜及び前記第１ハードマスクをマスクとして前記被エッチング部材をエッチング除去する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 前記側壁膜は、前記第２領域の前記第２ハードマスクの側壁にも形成される請求項１記載の半導体装置の製造方法。
- 前記イオン注入を行う工程は、前記第２ハードマスクをパターニングした後に、前記第２領域以外の前記第１領域にマスクを形成して実行されることを特徴とする請求項１記載の半導体装置の製造方法。
- 第１方向に複数並列して設けられた直線状の直線部と、
配線につながるコンタクトを形成可能な前記第１方向の幅を有し、隣接する前記直線部同士の間を第２方向に接続する接続部とを有する半導体層を備え、
前記接続部の端部は、前記第２方向と平行な第１直線に揃って形成されている
ことを特徴とする半導体装置。 - 前記直線部は、複数並列して形成されたハードマスクの側壁に沿った直線状の側壁膜に由来して形成される
ことを特徴とする請求項４記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007098227A JP4384199B2 (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
| US12/059,280 US7737041B2 (en) | 2007-04-04 | 2008-03-31 | Semiconductor device and method of manufacturing the same |
| US12/776,454 US20100219538A1 (en) | 2007-04-04 | 2010-05-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007098227A JP4384199B2 (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008258360A true JP2008258360A (ja) | 2008-10-23 |
| JP4384199B2 JP4384199B2 (ja) | 2009-12-16 |
Family
ID=39826247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007098227A Active JP4384199B2 (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7737041B2 (ja) |
| JP (1) | JP4384199B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010171106A (ja) * | 2009-01-21 | 2010-08-05 | Toshiba Corp | 半導体装置の製造方法およびフォトマスク |
| US8759177B2 (en) | 2011-12-19 | 2014-06-24 | Kabushiki Kaisha Toshiba | Pattern forming method |
| KR101618749B1 (ko) | 2009-02-27 | 2016-05-09 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
| CN109786236A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 蚀刻和由此形成的结构 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536063B2 (en) * | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
| TWI621210B (zh) * | 2014-08-27 | 2018-04-11 | 聯華電子股份有限公司 | 一種製作半導體元件的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2582412B2 (ja) | 1988-09-09 | 1997-02-19 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| JP3207592B2 (ja) | 1993-03-19 | 2001-09-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH09321255A (ja) * | 1996-05-31 | 1997-12-12 | Ricoh Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| JPH11176956A (ja) | 1997-12-05 | 1999-07-02 | Sony Corp | 半導体不揮発性記憶装置 |
| JP2004363390A (ja) * | 2003-06-05 | 2004-12-24 | Toshiba Corp | フォトマスクの補正方法、及び半導体装置の製造方法 |
| US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| JP4921723B2 (ja) | 2005-04-18 | 2012-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4271243B2 (ja) | 2006-04-11 | 2009-06-03 | 株式会社東芝 | 集積回路パターンの形成方法 |
| JP4996155B2 (ja) | 2006-07-18 | 2012-08-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5132098B2 (ja) | 2006-07-18 | 2013-01-30 | 株式会社東芝 | 半導体装置 |
-
2007
- 2007-04-04 JP JP2007098227A patent/JP4384199B2/ja active Active
-
2008
- 2008-03-31 US US12/059,280 patent/US7737041B2/en not_active Expired - Fee Related
-
2010
- 2010-05-10 US US12/776,454 patent/US20100219538A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010171106A (ja) * | 2009-01-21 | 2010-08-05 | Toshiba Corp | 半導体装置の製造方法およびフォトマスク |
| KR101618749B1 (ko) | 2009-02-27 | 2016-05-09 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
| US8759177B2 (en) | 2011-12-19 | 2014-06-24 | Kabushiki Kaisha Toshiba | Pattern forming method |
| CN109786236A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 蚀刻和由此形成的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080246168A1 (en) | 2008-10-09 |
| US20100219538A1 (en) | 2010-09-02 |
| JP4384199B2 (ja) | 2009-12-16 |
| US7737041B2 (en) | 2010-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5532303B2 (ja) | 半導体デバイスのクリティカルディメンジョンを縮小する方法 | |
| US7838996B2 (en) | Semiconductor device | |
| US7615496B2 (en) | Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method | |
| US7563712B2 (en) | Method of forming micro pattern in semiconductor device | |
| US20110008969A1 (en) | Frequency doubling using spacer mask | |
| KR100942078B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| US8647521B2 (en) | Method of forming micro pattern of semiconductor device | |
| US20080261389A1 (en) | Method of forming micro pattern of semiconductor device | |
| JP2004080033A (ja) | シリコン酸化膜を利用した微細パターン形成方法 | |
| US8110340B2 (en) | Method of forming a pattern of a semiconductor device | |
| JP2006303022A (ja) | 半導体装置の製造方法 | |
| JP4384199B2 (ja) | 半導体装置の製造方法 | |
| KR960006822B1 (ko) | 반도체장치의 미세패턴 형성방법 | |
| US7687403B2 (en) | Method of manufacturing flash memory device | |
| US20120045896A1 (en) | Methods Of Forming Openings And Methods Of Patterning A Material | |
| KR100885786B1 (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
| KR100327428B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007335660A (ja) | 半導体装置のパターン形成方法 | |
| JP5579136B2 (ja) | 半導体装置及びその製造方法 | |
| US7381652B2 (en) | Method of manufacturing flash memory device | |
| US20100330802A1 (en) | Manufacturing method of semiconductor device | |
| JP2011165933A (ja) | 半導体装置の製造方法 | |
| JP2008211027A (ja) | 半導体装置の製造方法 | |
| CN115775726A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |