JP2008252025A - 半導体素子の製造方法、及び半導体素子の製造装置 - Google Patents

半導体素子の製造方法、及び半導体素子の製造装置 Download PDF

Info

Publication number
JP2008252025A
JP2008252025A JP2007094714A JP2007094714A JP2008252025A JP 2008252025 A JP2008252025 A JP 2008252025A JP 2007094714 A JP2007094714 A JP 2007094714A JP 2007094714 A JP2007094714 A JP 2007094714A JP 2008252025 A JP2008252025 A JP 2008252025A
Authority
JP
Japan
Prior art keywords
temperature
etching
semiconductor
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007094714A
Other languages
English (en)
Other versions
JP4308865B2 (ja
Inventor
Kazuhiko Omuro
和彦 大室
Takayuki Izumi
貴之 和泉
Ryoji Shigemasa
良治 重政
Tomoyuki Oshima
知之 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007094714A priority Critical patent/JP4308865B2/ja
Priority to US12/073,983 priority patent/US8241515B2/en
Publication of JP2008252025A publication Critical patent/JP2008252025A/ja
Application granted granted Critical
Publication of JP4308865B2 publication Critical patent/JP4308865B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

【課題】エッチング直後および、エッチング終了直後の過渡的瞬間までも、基板表面のエッチング処理温度を制御することができる半導体素子の製造方法、及び半導体素子の製造装置を提供する。
【解決手段】基板または基板上にエピタキシャル成長された半導体層をウエットエッチングによりパターニングした後に前記基板を洗浄する工程を有する半導体素子の製造方法において、第１温度に設定した半導体基板を準備する工程と、前記第１温度に設定した半導体基板を第２温度に設定する工程と、前記第２温度に設定した半導体基板を、第３温度に設定したエッチング液でエッチングする工程と、第４温度に設定した第１超純水で、前記半導体基板に付着している前記第３温度に設定したエッチング液を洗い流す工程と、を有しており、前記第２温度は、前記第１温度と前記第３温度との間に設定されている。
【選択図】図１

Description

本発明は、半導体素子の製造方法、及び半導体素子の製造装置に関し、特に、半導体基板をエッチングする工程を有する半導体素子の製造方法、及び半導体素子の製造装置に関する。
半導体素子の製造工程は、例えば、基板または基板上にエピタキシャル成長された半導体層をウエットエッチングする工程を行う場合、一般的に、図５に示すように、エッチング処理、超純水洗浄処理、及び乾燥工程を有する。このエッチング処理には、大きく分けて、低温エッチング処理、及び高温エッチング処理があるが、エッチングを精密に制御するためには、低温エッチングを選択することができる。
また、エッチング後、配線等に付着した汚物を除去液により除去する際、基板の温度と除去液の温度とを同じ温度に設定することが開示されている（例えば、特許文献１参照）。
特開２００２−２０８５７８公報
しかしながら、例えば、パターニングをウエットエッチングで行う場合、０℃〜２０℃程度の低温ウエットエッチングを行う際、室温の半導体基板を０℃〜２０℃に冷やされたエッチング液に浸しても、半導体基板表面でエッチング液の液温が上昇し、低温エッチングではないエッチングが瞬間的に行われる問題があった。また、０℃〜２０℃程度の低温ウエットエッチングを行った後、０℃〜２０℃に冷やされたエッチング液が付着した、半導体基板を室温の超純水で洗浄すると、洗浄終了前までに前記半導体基板に付着しているエッチング液の温度も上昇し、低温エッチングではないエッチングが瞬間的に行われる問題があった。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、エッチング直後および、エッチング終了直後の過渡的瞬間までも、基板表面のエッチング処理温度を制御することができる半導体素子の製造方法、及び半導体素子の製造装置を提供することにある。
本発明者は鋭意検討した結果、下記の半導体素子の製造方法を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
即ち、請求項１に記載の半導体素子の製造方法は、基板または基板上にエピタキシャル成長された半導体層をウエットエッチングによりパターニングした後に前記基板を洗浄する工程を有する半導体素子の製造方法において、第１温度に設定した半導体基板を準備する工程と、前記第１温度に設定した半導体基板を第２温度に設定する工程と、前記第２温度に設定した半導体基板を、第３温度に設定したエッチング液で前記第２温度に設定した半導体基板をエッチングする工程と、第４温度に設定した第１超純水で、前記半導体基板に付着している前記第３温度に設定したエッチング液を洗い流す工程と、を有しており、前記第２温度は、前記第１温度と前記第３温度との間に設定されていることを特徴とする。
請求項１に記載の半導体素子の製造方法によると、第１超純水をエッチング液に近い温度に設定しているので、エッチング開始直後に基板に接触しているエッチング液および洗浄開始直後に基板に付着しているエッチング液に問題となる程の温度変化が生じることなく、所定の温度でエッチングを終了することができる。
請求項２に記載の半導体素子の製造方法は、前記第３温度が前記第１温度より低いことを特徴とする。
請求項２に記載の半導体素子の製造方法によると、請求項１に記載の発明の効果に加え、低温エッチングを行うことが可能となり、微細な深さのエッチングを行う際にも、エッチングレートを小さくして、エッチング時間を長くすることができるため、エッチング工程を精密に制御することができる。
請求項３に記載の半導体素子の製造方法は、前記第３温度に設定したエッチング液を洗い流す工程の後、更に、半導体基板に付着している第２温度に設定した第１超純水を、第５温度に設定した第２超純水で洗い流すことを特徴とする。
請求項４に記載の半導体素子の製造方法は、前記第５温度が前記第４温度より高いことを特徴とする。
請求項３、及び請求項４の半導体素子の製造方法によると、請求項１及び請求項２に記載の発明の効果に加え、低温エッチングにおいて、低温（第２温度）の第１超純水で洗浄した後に、常温（第５温度）の第２超純水で洗い流すことにより、超純水によるエッチング液の洗浄効率を落とさず、また基板の結露を抑制することができる。
請求項５に記載の半導体素子の製造方法は、前記第３温度は、前記第２温度と略同一であることを特徴とする。
請求項５に記載の半導体素子の製造方法によると、請求項１〜請求項４に記載の発明の効果に加え、エッチング開始直後に基板に接触しているエッチング液および洗浄開始直後に基板に付着しているエッチング液に問題となる程の温度変化をさらに抑えることができ、所定の温度でエッチングを終了することができる。
請求項６に記載の半導体素子の製造装置は、基板または基板上にエピタキシャル成長された半導体層をエッチングによりパターニングした後に前記基板を洗浄することができる半導体素子の製造装置において、半導体基板をエッチングするエッチング液が入った槽と、前記半導体基板に付着した前記エッチング液を洗い流す超純水が入った槽と、前記エッチング液を攪拌するためのガスの入ったボンベと、前記エッチング液が入った槽、前記超純水が入った槽、及び前記ボンベを冷却することができる冷却機構と、を有することを特徴とする。
請求項６に記載の半導体素子の製造装置によると、第１超純水をエッチング液と同じか近い温度に設定することができるため、エッチング開始直後に基板に接触しているエッチング液、および洗浄開始直後に基板に付着しているエッチング液に温度変化が生じることなく、所定の温度でエッチングを終了することができる。
請求項７に記載の半導体素子の製造装置は、さらに、前記半導体基板を冷却する冷却機構を有することを特徴とする。
請求項７に記載の半導体素子の製造装置によると、半導体基板も同じ温度に設定することができるため、同一の空間で低温を保持することができ、また、半導体基板をエッチング液が入った槽に入れる際にも、半導体基板の温度を低温に保持することができる。
本発明によれば、エッチング直後および、エッチング終了直後の過渡的瞬間までも、基板表面のエッチング処理温度を制御することができる半導体素子の製造方法、及び半導体素子の製造装置を提供することができる。
以下に、本発明の半導体素子の製造方法、及び製造装置の最良の形態について、図面により説明する。なお、重複する説明は省略する場合がある。
＜半導体素子の製造方法＞
本発明の半導体素子の製造方法は、基板または基板上にエピタキシャル成長された半導体層をウエットエッチングによりパターニングした後に前記基板を洗浄する工程を有する半導体素子の製造方法において、第１温度に設定した半導体基板を準備する工程（以下、適宜、「第１工程」と称する）と、前記第１温度に設定した半導体基板を第２温度に設定する工程（以下、適宜、「第２工程」と称する）と、前記第２温度に設定した半導体基板を、第３温度に設定したエッチング液でエッチングする工程（以下、適宜、「第３工程」と称する）と、第４温度に設定した第１超純水で、前記半導体基板に付着している前記第３温度に設定したエッチング液を洗い流す工程（以下、適宜、「第４工程」と称する）と、を有しており、前記第２温度は、前記第１温度と前記第３温度との間に設定されている。
ここで、「第１温度」、「第２温度」、「第３温度」、及び「第４温度」とは、それぞれの工程における処理液の温度を表す。詳細は後述する。
以下に、各工程について詳述する。
〔第１工程〕
本発明の半導体素子の製造方法は、第１温度に設定された半導体基板を準備する工程を含む。
本発明で好適に用いられる半導体基板としては、ＧａＡｓ、ＩｎＰ、Ｓｉ、ＳｉＣ、ＧａＮ、サファイアなどが挙げられ、特にＧａＡｓ、ＩｎＰが好ましい。
ここで、第１温度に設定した半導体基板とは、基板上に半導体材料の層をエピタキシャル成長した半導体基板を含む。
また、半導体基板上に形成された、エピタキシャル層の材料としては、ＡｌＧａＡｓ、ＡｌＡｓ、ＡｌＧａＰ、ＩｎＧａＡｓ、ＩｎＡｓ、ＩｎＧａＰ、ＩｎＰ、ＧａＮ、ＧａＡｓ、Ｓｉ、ＳｉＣ、ＳｉＧｅなどを挙げることができる。
第１温度は第２温度と異なる温度を表し、通常室温である。半導体素子の製造において、室温とは、概ね２０℃以上２５℃以下を表す。半導体素子の製造は、通常調整された室温で行うので、半導体基板の温度も、通常その温度に設定されている。
〔第２工程〕
本発明の半導体素子の製造方法は、前記第１温度に設定された半導体基板を第２温度に設定する工程を含む。
本発明における第２温度としては、第１温度と異なる温度を表し、常温より高温であっても低温であっても構わないが、後述する第３工程で行われる高温エッチングまたは低温エッチングが、半導体基板表面で温度制御性良く行われるために、第１温度と後述するエッチング液の温度である第３温度との間であることが必要であり、第３温度と略同一とすることが好ましい。ここで、第３温度と略同一の温度に第２温度を設定するとは、第２温度でのエッチングによる結果が第３温度でのエッチングによる結果とデバイス特性に影響を与えない程度に変わらなくなるように第２温度を設定することを言う。第２温度でのエッチングによる結果が第３温度でのエッチングによる結果とデバイス特性に影響を与えない程度に変わらなくなる」とは、言い換えれば、第２温度でのエッチングによる結果が作製されるデバイスの仕様を満たしていることを言う。
第２温度は、第３工程で行うエッチングが低温エッチングである場合には、制御性のあるエッチング特性が得られるため、０℃より大きく２０℃以下であることが好ましく、５℃以上１５℃以下であることが特に好ましい。第３工程で行うエッチングが高温エッチングである場合には、エッチング能力の向上の点から、２５℃以上であることが好ましく、３０℃以上であることが特に好ましい。
第１温度に設定した半導体基板を第２温度に設定する方法としては、後述する第３工程で用いるエッチング液と同じか近い第４温度の超純水で浸漬することが挙げられる。超純水に浸漬するためには、通常基板を所定の冶具で固定し、冶具ごと超純水の槽に浸漬する。したがって、半導体基板を第２温度に設定するために必要な時間は、冶具の熱伝導率、及び半導体基板の熱伝導率、前記超純水が入っている槽の容量等により適宜設定することができるが、生産性の観点からはより短時間であることが好ましい。また、冶具に固定する半導体基板の枚数は、冶具の熱伝導率、及び半導体基板の熱伝導率、前記超純水が入っている槽の容量等、生産性などから決まるが、半導体基板が第２温度になるのに許容される枚数である必要がある。
さらには、半導体基板を第２温度に設定した後、第２温度を保持したまま後述する第３工程に移動することができるようにする観点から、後述するエッチング液が入った槽と同一の系に配置し、該エッチング液が入った槽と同時に冷却することが好ましい態様として挙げられる。
半導体基板を第２温度に冷却するための超純水の温度は、後述するエッチング液の第２温度でのエッチングレートが第３温度でのエッチングレートに対して問題ないくらい小さいものとする。これは、例えば第２温度が、後述するエッチング液の温度である第３温度との温度差が概ね１０℃以内であってかつ第１温度と第３温度の中間の範囲にあれば、後述する第３工程でのエッチングを問題なく行うことができる。
また、「超純水」とは、純水から、さらに不純物を除いた水を表し、通常、抵抗率が１８ＭΩ・ｃｍ程度のものを表す。
第２工程終了後、第３工程を開始するまでの時間は、半導体基板の温度を保持する観点から、数秒以内であることが好ましい。
〔第３工程〕
本発明の半導体素子の製造方法は、前記第２温度に設定した半導体基板を、第３温度に設定したエッチング液でエッチングする工程を含む。
エッチング液に近い温度に設定した基板をエッチングすることにより、エッチング開始時の基板の温度をエッチング液に近い温度に保持することができる点で好ましい。仮に、基板の温度とエッチング液の温度に温度差がある場合、基板がエッチング液に触れた直後、基板近傍のエッチング液が基板の温度によって変化するため、所定のエッチング温度でエッチングすることができない問題が発生する。
エッチング処理時間は、工程の仕様によって決まる。
第３工程で用いられるエッチング液としては、公知のエッチング液を用いることができる。低温エッチングの場合、例えば、酸系エッチャントやアルカリ系エッチャントが挙げられ、好ましくは、酸系エッチャントが挙げられる。エッチング液の溶媒としては、例えば、水溶液が挙げられる。高温エッチングの場合、例えば、有機アルカリ系エッチャントが挙げられる。
エッチング液と溶媒との組み合わせとしては、被エッチング媒体である基板やエピタキシャル層の材質により適宜選択することができる。例えば、基板やエピタキシャル層の材質がＧａＡｓの場合、エッチング液として燐酸と過水の混合水溶液や有機酸と過水の混合水溶液などをあげることができる。基板やエピタキシャル層の材質がＳｉの場合、エッチング液としてヨウ化カリウム水溶液やフッ酸をあげることができる。
第２工程から第３工程に入るまでの時間は、半導体基板の温度を保持する観点から、数秒以下であることが好ましい。
エッチング液の作製方法は、例えば、超純水入ったビーカーに酸を加え、スターラーにて攪拌して所望のエッチング液を作製することが挙げられる。
半導体基板をエッチングするエッチング液の温度は、作製される半導体デバイスが、設計によって決まる所望の特性を得るのに必要な、エッチング形状となるように決められる。また、半導体基板を第２温度に設定し、またエッチング後洗浄する超純水の設定温度は、その第２温度でのエッチング液のエッチングレートで、半導体基板または基板上にエピタキシャル成長された半導体層がエッチングされる量が、プロセス設計上またはデバイス特性上問題の無いものであるとし、好ましくはエッチング液の温度と同一であるものとする。
また、エッチング処理を行う際、エッチングを十分均一に行うようにするため、エッチング液を不活性ガス等のバブルにより攪拌することができる。不活性ガスとしては、Ｎ２、Ａｒが挙げられる。ここで用いる不活性ガスも概ね第３温度に設定しておくことが望ましい。
第３工程終了後、第４工程を開始するまでの時間は、速やかにエッチングを停止して、エッチング深さを制御する観点から、数秒以内であることが好ましく、１秒以内のできるだけ短い時間であることが特に好ましい。
〔第４工程〕
本発明の半導体素子の製造方法は、第４温度に設定した第１超純水で、前記半導体基板に付着している前記第３温度に設定したエッチング液を洗い流す工程を含む。
半導体基板に付着しているエッチング液を洗浄する方法としては、エッチング処理後の半導体基板を第１超純水で揺動する方法、第１超純水中で半導体基板を回転させる方法、等が挙げられる。
揺動する方法の場合、揺動時間としては、エッチング液がある程度半導体基板から取り除かれる時間であれば特に限定されないが、生産性の観点からは短い方が好ましい。
第１超純水中で半導体基板を回転させる方法の場合、回転速度としては、１０ｒｐｍ〜５０００ｒｐｍであることが好ましい。
第４工程では、半導体基板に付着したエッチング液が第１超純水の槽に混入するため、第１超純水中のエッチング液の濃度がある程度以上になったら、第１超純水を入れ替えることが好ましい。前記のある程度以上のエッチング液濃度とは、例えば、エッチング液が混入した第１超純水で基板がエッチングされる量が測定にかかる程度である。
上述した第２工程から第４工程に記載した製造方法は、半導体素子を槽に浸漬する方法を採用しているが、超純水、及びエッチング液を半導体基板に吐出することもできる。この場合低温の超純水は、常に未使用のものを吐出するので、エッチング液が混入することは無い。
また、前述した半導体素子の製造方法は、高温エッチング、及び低温エッチングの両方の場合に対応することができるが、高温エッチングにおいて、半導体基板、エッチング液、及び第１超純水の温度を概ね同一とした場合、常温で過飽和となる濃度の高温のエッチング液が、基板表面で冷やされて凝固し、基板表面に固形物が付着するのを防ぐ効果を奏する。
〔半導体素子の製造方法のさらに好ましい態様１〕
半導体素子の製造方法のさらに好ましい態様１としては、前記第３温度が前記第１温度がより低いことが好ましい。つまり、低温エッチングを行うことが好ましい態様として挙げられる。
本発明の半導体素子の製造方法では、半導体素子の小型化に対応するため、エッチングを精密に制御することが好ましい態様として挙げられ、このためには、エッチングレートの小さい低温エッチングを行うことが好ましい。
第１温度と第３温度との差、低温エッチング液は、前述したとおりである。
〔半導体素子の製造方法のさらに好ましい態様２〕
半導体素子の製造方法のさらに好ましい態様２としては、図１に示すように、前記第３温度に設定したエッチング液を洗い流す工程の後、更に、半導体基板に付着している第４温度に設定した第１超純水を、第５温度に設定した第２超純水で洗い流すことが好ましい。また、この時、前記第５温度が前記第３温度より室温に近い方が好ましい。
好ましい態様２についても、低温エッチングの場合に適用され、第２温度の超純水によるエッチング液の洗い流しの後、半導体基板を前述した室温にさらすと、飽和水蒸気量の関係で半導体基板が結露する。従って、このような問題を解決するため、前述した室温の超純水で半導体基板を洗浄することにより、半導体基板を室温に曝しても結露を抑制することができる。また、常温の超純水で半導体基板を洗浄することにより、エッチング液が混入した第１超純水を完全に洗浄することができる。
第５温度は、第４温度と異なる温度を表し、第１温度と同様に、前述した室温であることが好ましい。
このように、本発明の半導体素子の製造方法を用いることにより、エッチング処理の開始から終了まで、所定のエッチング処理温度でエッチングが行われ、所望のエッチング形状を形成することができる。
＜半導体素子の製造装置＞
本発明の半導体素子の製造装置は、基板または基板上にエピタキシャル成長された半導体層をウエットエッチングによりパターニングした後に前記基板を洗浄する工程を有する半導体素子の製造装置において、半導体基板をエッチングするエッチング液が入った槽と、前記半導体基板に付着した前記エッチング液を洗い流す超純水が入った槽と、前記エッチング液を攪拌するためのガスの入ったボンベと、前記エッチング液が入った槽、前記超純水が入った槽、及び前記ボンベを冷却することができる冷却機構と、を有する。
つまり、本発明の半導体素子の製造装置は、前述した半導体素子の製造方法により半導体基板のエッチング、及び洗浄を行うことができる。
本発明の半導体素子の製造装置の具体例を、図２〜図４に沿って説明する。
＜半導体素子の製造装置の好ましい態様１＞
図２は、半導体素子の製造装置の好ましい態様１における半導体素子の製造装置１００を表す。
前述した製造方法の各工程を図２に適合させると、まず、第２工程では、水洗槽３に半導体基板を浸漬させる。第３工程では、第２温度になった後、エッチング槽２に浸漬させる。第４工程では、水洗槽３に再度浸漬等することにより半導体基板に付着しているエッチング液を洗い流す。
半導体素子の製造装置１００は、第２温度の第１超純水が入っている水洗槽３、バブリング機構５を備え第３温度のエッチング液が入ったエッチング槽２、及びバブルを発生させるためのボンベ４を備え、それらの側面及び下部を覆うように冷却機構１が設けられている。
この冷却機構により、エッチング処理を低温で処理することができる。
この冷却機構としては、前記水洗槽３、エッチング槽２、及びボンベ４を入れることができる槽に、水、不凍液等の液体を入れ、チラーにより液体を冷却する。
前述した製造方法の好ましい態様３を実施するため、冷却機構とは異なる系に常温の超純水槽を設け、前記水洗槽にて処理した後、常温の超純水槽で半導体基板を第５温度に設定することができる。
＜半導体素子の製造装置の好ましい態様２＞
図３は、半導体素子の製造装置の好ましい態様２における半導体素子の製造装置２００を表す。
半導体素子の製造装置２００としては、前記水洗槽３、エッチング槽２、及びボンベ４をすべて覆うような冷却機構１を備えた容器に、第３温度のガスを充満させることにより冷却する機構を設けている。このように、水洗槽３、エッチング槽２、及びボンベ４をすべて覆うことにより、エッチングと洗浄との間で半導体基板を第３温度に保つことができる点で好ましい。また、ボンベ４とバブリング機構５との間の配管も第３温度に保つことができるため、エッチング開始後洗浄終了後まで第３温度を常に保つことができる。また、この冷却機構１を密閉した冷却室として、この冷却室中に半導体基板を置くことで、この半導体基板を冷却し、また、この冷却室中に窒素やアルゴンなどの不活性ガスを充填しておくことで、エッチング液や超純水中に酸素が溶解するのを防ぐことができる。そして、エッチング液や超純水の溶存酸素を予め除去して、この冷却室に置いておくことによって、エッチング液や超純水中の溶存酸素による、半導体基板の異常エッチングを防ぐことができる。
この冷却機構１に用いるガスとしては、バブリング機構５と同様に不活性ガスであることが好ましく、Ｎ２、Ａｒ等で充満させることが好ましい。
これとは、別の態様として、水洗槽３、エッチング槽２、及びボンベ４をそれぞれ覆うような冷却機構１を備えた容器で冷却する製造装置でも構わない。
半導体素子の製造装置２００においても、半導体素子の製造装置１００と同様に、前述した製造方法の好ましい態様３を実施するため、冷却機構とは異なる系に常温の超純水槽を設け、前記水洗槽３にて処理した後、常温の超純水槽で半導体基板を第３温度に設定することができる。
＜半導体素子の製造装置の好ましい態様３＞
図４は、半導体素子の製造装置の好ましい態様３における半導体素子の製造装置３００を表す。
半導体素子の製造装置３００では、さらに、エッチング処理前の半導体基板６をも、冷却機構１を備える槽に入れ、水洗槽３、エッチング槽２、及びボンベ４と同時にエッチング処理前の半導体基板６、及び半導体基板固定用冶具７をも第３温度に設定することができる。これにより、エッチングの初期段階においても半導体基板６を第３温度に設定することができ、半導体基板６を第２温度に設定するための前記第２工程を行う必要がない点で好ましい。
この冷却機構１に用いるガスとしては、バブリング機構と同様に不活性ガスであることが好ましく、Ｎ２、Ａｒ等で充満させることが好ましい。
半導体素子の製造装置３００においても、半導体素子の製造装置１００と同様に、前述した製造方法の好ましい態様３を実施するため、冷却機構とは異なる系に常温の超純水槽を設け、前記水洗槽３にて処理した後、常温の超純水槽で半導体基板を第５温度に設定することができる。
なお、本実施形態は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
以下、実施例を挙げて本発明を具体的に説明するが、本発明はこれらに制限されるものではない。
〔実施例〕
実施例では、前述した半導体素子の製造装置の好ましい態様１を用いてエッチング処理、洗浄処理を行った。図２に沿って説明する。
−半導体素子の製造−
条件としては、まず、半導体基板１０枚を材質がテフロン（登録商標）の半導体基板固定用冶具に固定し、室温（２３℃）に設定した（第１工程）。
次に、Ｎ２が充満した冷却機構１にて、容量が６Ｌの槽に超純水を５Ｌ入れた水洗槽３、容量が６Ｌの槽にクエン酸と過酸化水素水からなるエッチング液を５Ｌ入れたエッチング槽２、及びＮ２ボンベ４を５℃に冷却し、前記半導体基板を水洗槽３の超純水に１分間浸漬した（第２工程）。
水洗槽３で５℃に設定した半導体基板をエッチング槽２に浸漬し、１０Ｌ／ｍｉｎ．の流量でＮ２バブリングによりエッチング液を攪拌しながら、５秒間エッチング処理を行った（第３工程）。
その後、水洗槽３に半導体基板を３０秒間揺動しながら浸漬し、半導体基板に付着しているエッチング液を洗い流した（第４工程）。
最後に、冷却機構１とは異なる系に設けられている室温（２３℃）の超純水が入った槽で半導体基板を５分間流水洗浄して、半導体基板が結露しないように洗浄した（好ましい態様）。
−評価−
このように製造した半導体素子を用い、特性ばらつきを評価した。特性ばらつきとしては、エッチング深さやエッチング形状を、接触式段差計やより精密にはＡＦＭ（原子間力顕微鏡）によって評価できる。また、エッチング深さやエッチング形状が敏感に反映されるＦＥＴの閾値電圧（Ｖｔｈ）の電気的測定によっても評価できる。
〔比較例〕
実施例の第１工程後、５℃に設定したエッチング槽に半導体基板を５秒間浸漬した後、常温（２３℃）の超純水槽で５分間流水洗浄し、エッチング液を洗い流した。このようにして製造した半導体素子を、上記と同様に評価した。
〔結果〕
本発明の製造方法で製造した半導体素子は、比較例に対して特性ばらつきが優れることが明らかになった。
本発明の実施形態における半導体素子の製造工程フロー図である。 本発明の実施形態１における半導体素子の製造装置の断面略図である。 本発明の実施形態２における半導体素子の製造装置の断面略図である。 本発明の実施形態３における半導体素子の製造装置の断面略図である。 従来技術の半導体素子の製造工程フロー図である。
符号の説明
１ 冷却機構
２ エッチング槽
３ 水洗槽
４ ボンベ
５ バブリング機構
６ 半導体基板
７ 半導体基板固定用冶具
１００、２００、３００ 半導体素子の製造装置

Claims (7)

  1. 基板または基板上にエピタキシャル成長された半導体層をウエットエッチングによりパターニングした後に前記基板を洗浄する工程を有する半導体素子の製造方法において、
    第１温度に設定した半導体基板を準備する工程と、
    前記第１温度に設定した半導体基板を第２温度に設定する工程と、
    前記第２温度に設定した半導体基板を、第３温度に設定したエッチング液でエッチングする工程と、
    第４温度に設定した第１超純水で、前記半導体基板に付着している前記第３温度に設定したエッチング液を洗い流す工程と、を有しており、
    前記第２温度は、前記第１温度と前記第３温度との間に設定されている
    ことを特徴とする半導体素子の製造方法。
  2. 前記第３温度が前記第１温度より低いことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記第３温度に設定したエッチング液を洗い流す工程の後、更に、半導体基板に付着している第２温度に設定した第１超純水を、第５温度に設定した第２超純水で洗い流すことを特徴とする請求項１又は請求項２に記載の半導体素子の製造方法。
  4. 前記第５温度が前記第４温度より高いことを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記第３温度は、前記第２温度と略同一であることを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体素子の製造方法。
  6. 基板または基板上にエピタキシャル成長された半導体層をエッチングによりパターニングした後に前記基板を洗浄することができる半導体素子の製造装置において、
    半導体基板をエッチングするエッチング液が入った槽と、
    前記半導体基板に付着した前記エッチング液を洗い流す超純水が入った槽と、
    前記エッチング液を攪拌するためのガスの入ったボンベと、
    前記エッチング液が入った槽、前記超純水が入った槽、及び前記ボンベを冷却することができる冷却機構と、
    を有することを特徴とする半導体素子の製造装置。
  7. さらに、前記半導体基板を冷却する冷却機構を有することを特徴とする請求項６に記載の半導体素子の製造装置。
JP2007094714A 2007-03-30 2007-03-30 半導体素子の製造方法、及び半導体素子の製造装置 Expired - Fee Related JP4308865B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007094714A JP4308865B2 (ja) 2007-03-30 2007-03-30 半導体素子の製造方法、及び半導体素子の製造装置
US12/073,983 US8241515B2 (en) 2007-03-30 2008-03-12 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007094714A JP4308865B2 (ja) 2007-03-30 2007-03-30 半導体素子の製造方法、及び半導体素子の製造装置

Publications (2)

Publication Number Publication Date
JP2008252025A true JP2008252025A (ja) 2008-10-16
JP4308865B2 JP4308865B2 (ja) 2009-08-05

Family

ID=39795200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094714A Expired - Fee Related JP4308865B2 (ja) 2007-03-30 2007-03-30 半導体素子の製造方法、及び半導体素子の製造装置

Country Status (2)

Country Link
US (1) US8241515B2 (ja)
JP (1) JP4308865B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022196086A1 (ja) * 2021-03-15 2022-09-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
US10637088B2 (en) * 2015-05-22 2020-04-28 Nanyang Technological University Energy conversion device and method of forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4046972B2 (ja) 2000-10-30 2008-02-13 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
KR100498495B1 (ko) * 2003-05-07 2005-07-01 삼성전자주식회사 반도체 소자의 세정 시스템 및 이를 이용한 세정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022196086A1 (ja) * 2021-03-15 2022-09-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
US20080242103A1 (en) 2008-10-02
US8241515B2 (en) 2012-08-14
JP4308865B2 (ja) 2009-08-05

Similar Documents

Publication Publication Date Title
JP5813495B2 (ja) 液処理方法、液処理装置および記憶媒体
JP5072025B2 (ja) 半導体装置の製造方法
JP3662472B2 (ja) 基板表面の処理方法
JP2004311526A (ja) 半導体基板およびその製造方法
JP2005244179A (ja) 材料表面の湿式洗浄方法及びこれを用いた電子、光学、または光電子デバイスの作製プロセス
JP2007005472A (ja) 基板の表面処理方法およびｉｉｉ−ｖ族化合物半導体の製造方法
JPH11195773A (ja) 基板処理方法及び装置及びｓｏｉ基板
JP2009032972A (ja) 貼り合わせウエーハの製造方法
US10515820B2 (en) Process and apparatus for processing a nitride structure without silica deposition
JP4789713B2 (ja) ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
JP6361747B2 (ja) 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
JP2009054837A (ja) Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP2001168308A (ja) シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
JPH11233486A (ja) 半導体基板上の誘電体層をエッチングする方法および装置
WO2007010619A1 (ja) Ｓｉｍｏｘウェーハの製造方法及びその方法で製造されたｓｉｍｏｘウェーハ
JP4308865B2 (ja) 半導体素子の製造方法、及び半導体素子の製造装置
CA2771795A1 (en) Method of cleaning silicon carbide semiconductor
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
JP2007150167A (ja) 半導体ウエーハの平面研削方法および製造方法
CN104269347A (zh) 锗薄膜的减薄方法
JP5432180B2 (ja) 半導体基板のｈｆ処理におけるウォーターマークの低減
JP2006093453A (ja) アルカリエッチング液及びアルカリエッチング方法
JP7517530B1 (ja) 半導体ウェーハの洗浄方法
JPH11204491A (ja) ドライエッチング残留物除去方法
JPH1079363A (ja) 化合物半導体ウエハの表面処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090501

R150 Certificate of patent or registration of utility model

Ref document number: 4308865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees