JP2008244290A - Multilayer printed wiring board - Google Patents
Multilayer printed wiring board Download PDFInfo
- Publication number
- JP2008244290A JP2008244290A JP2007084929A JP2007084929A JP2008244290A JP 2008244290 A JP2008244290 A JP 2008244290A JP 2007084929 A JP2007084929 A JP 2007084929A JP 2007084929 A JP2007084929 A JP 2007084929A JP 2008244290 A JP2008244290 A JP 2008244290A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- multilayer printed
- anisotropic conductive
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 58
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Abstract
Description
本発明は多層プリント配線板、特に異方性導電膜を使用した多層プリント配線板に関する。 The present invention relates to a multilayer printed wiring board, and more particularly to a multilayer printed wiring board using an anisotropic conductive film.
従来、異方性導電ペーストや異方性導電フィルムなどを使用して、端子間を接続する方法が知られている。これらは主に、基板の突起電極の層間に異方性導電ペーストや異方性導電フィルムを介して回路間の接続のみを目的とするものであった。 Conventionally, a method of connecting terminals using an anisotropic conductive paste or an anisotropic conductive film is known. These were mainly intended only for connection between circuits via an anisotropic conductive paste or anisotropic conductive film between the protruding electrodes of the substrate.
図6は斯かる従来例を示すもので、絶縁基板601に層間接続用電極602を設けた基板と、もう一方の絶縁基板601に層間接続用電極602を設けた基板の間に異方性導電フィルム603を介して積層し、層間接続用電極602の間に導電粒子604を挟み込むことで層間接続されたプリント基板600となっている(例えば特許文献1参照)。
FIG. 6 shows such a conventional example. An anisotropic conductive film is provided between a substrate in which an
また、図7は他の従来例を示すもので、絶縁基板701の両面に厚い回路702aと702b、薄い回路703a、703bを形成し、その上下に異方性導電フィルム704aと704bを介して最外層の導体回路706aと706bを形成することにより、内層の厚みの厚い導体回路702a、702bと上層の導体回路706a、706bの間に導電粒子705a、705bが挟まれ、層間の導通が得られたビルドアップ基板700となっている(例えば特許文献2参照)。
しかしながら、上述した図6に示す従来例では、単に電極を層間接続にのみ使用しているに過ぎず、多層プリント配線板として利用するものではなかった。特に、層間接続電極と同一面上に配線回路を形成することは何ら想定されていないものであった。 However, in the conventional example shown in FIG. 6 described above, the electrodes are merely used for interlayer connection, and are not used as a multilayer printed wiring board. In particular, it has not been assumed at all that a wiring circuit is formed on the same surface as the interlayer connection electrode.
また、図7に示す従来例では、ビルドアップ多層プリント配線板についての記載があり、コア基板の導電パターンの厚みの厚い部分を層間接続として用いてはいるものの、この従来例のように、コア基板上に異方性導電フィルムをビルドアップしたのでは、積層時の圧力がうまくかからないため、実際にはコア基板上に厚みの厚い導電パターンを形成しても安定した導通を得ることが出来ないという問題が発生していた。また、プリント配線板の表層に異方性導電フィルムを用いると部品実装の際に表層の絶縁層に剛性がなく部品実装時に表面が凹んでしまうという問題も発生していた。 Further, in the conventional example shown in FIG. 7, there is a description of a build-up multilayer printed wiring board, and although the thick part of the conductive pattern of the core substrate is used as an interlayer connection, When an anisotropic conductive film is built up on a substrate, the pressure at the time of lamination does not work, so even if a thick conductive pattern is actually formed on the core substrate, stable conduction cannot be obtained. The problem that occurred. Further, when an anisotropic conductive film is used for the surface layer of the printed wiring board, there is a problem that the surface insulating layer does not have rigidity when the component is mounted and the surface is recessed when the component is mounted.
本発明は、上記問題点に鑑み、異方性導電膜を用いても接続信頼性の高い多層プリント配線板を提供することを課題としている。 In view of the above problems, an object of the present invention is to provide a multilayer printed wiring board having high connection reliability even when an anisotropic conductive film is used.
本発明は、表裏両面の少なくとも一方の面に厚みの異なる導体回路を備えた絶縁基板を有するプリント配線板が少なくとも2枚、異方性導電膜を介して、前記厚みの異なる導体回路同士を対向せしめて積層配置されていることを特徴とする多層プリント配線板により上記課題を解決したものである。 In the present invention, at least two printed wiring boards each having an insulating substrate having conductor circuits with different thicknesses on at least one of the front and back surfaces face each other with the conductive circuits having different thicknesses interposed therebetween via an anisotropic conductive film. The above-mentioned problems are solved by a multilayer printed wiring board characterized by being laminated at least.
本発明多層プリント配線板は、異方性導電膜を介した上下の基板に導体回路の厚い部分と薄い部分を備えているため、当該導体回路の厚い部分同士で安定した層間接続を得ることができる。 Since the multilayer printed wiring board of the present invention has thick and thin portions of the conductor circuit on the upper and lower substrates via the anisotropic conductive film, a stable interlayer connection can be obtained between the thick portions of the conductor circuit. it can.
また、本発明は、前記異方性導電膜側に配置された導体回路のうち厚みの薄い導体回路が配線回路を構成していると共に、厚みの厚い導体層が層間接続層を構成していることを特徴とする。 In the present invention, among the conductor circuits arranged on the anisotropic conductive film side, a thin conductor circuit constitutes a wiring circuit, and a thick conductor layer constitutes an interlayer connection layer. It is characterized by that.
これにより、異方性導電膜を介した面にも配線回路が形成されるため、より高密度な回路を形成することができる。 Thereby, since a wiring circuit is also formed on the surface through the anisotropic conductive film, a higher-density circuit can be formed.
また、本発明は、前記異方性導電膜側に配置された導体回路間に、絶縁層が形成されていることを特徴とする。 Moreover, the present invention is characterized in that an insulating layer is formed between conductor circuits arranged on the anisotropic conductive film side.
これにより、絶縁基板上の導体回路間に導電粒子が入り込まないため、回路間の絶縁性が保たれる。 Thereby, since conductive particles do not enter between conductor circuits on the insulating substrate, insulation between circuits is maintained.
また、本発明は、前記異方性導電膜側に配置された導体回路上に、絶縁層が形成されていることを特徴とする。 Further, the present invention is characterized in that an insulating layer is formed on a conductor circuit disposed on the anisotropic conductive film side.
これにより、異方性導電膜の厚みを薄くしても導体回路上に絶縁層が形成されているため層間の絶縁性が保たれる。 Thereby, even if the thickness of the anisotropic conductive film is reduced, the insulation between the layers is maintained because the insulating layer is formed on the conductor circuit.
また、本発明は、最外層の導体回路が、内層の導体回路に比べより微細化されていることを特徴とする。 Further, the present invention is characterized in that the outermost conductor circuit is made finer than the inner conductor circuit.
本発明においては、最外層の導体回路は、異方性導電膜と接続する部分がないので、より薄く形成することが可能なため、内層回路よりも微細化が可能になる。 In the present invention, since the outermost conductor circuit does not have a portion connected to the anisotropic conductive film, the outermost conductor circuit can be formed thinner, and thus can be made finer than the inner layer circuit.
本発明によれば、異方性導電膜を利用した多層プリント配線板であっても、安定した層間接続性と、異方性導電膜内に形成した導体回路の絶縁性を確保することができ、表層に部品を実装しても表層の絶縁層に凹みがなく安定した部品の実装が可能となる。 According to the present invention, even in a multilayer printed wiring board using an anisotropic conductive film, stable interlayer connectivity and insulation of a conductor circuit formed in the anisotropic conductive film can be ensured. Even if a component is mounted on the surface layer, the surface insulating layer does not have a recess, and a stable component mounting is possible.
本発明の第一の実施の形態を図1(a)〜(d)を用いて説明する。 A first embodiment of the present invention will be described with reference to FIGS.
図1(d)は本発明多層プリント配線板の第一の実施の形態を示す概略断面説明図である。
当該図1(d)において、P1は4層の本発明多層プリント配線板で、絶縁基板の表裏両面の一方の面に厚みの厚い導体回路101と厚みの薄い導体回路102を備えている両面基板100が2枚、異方性導電膜103を介して、当該厚みの厚い導体回路101同士及び当該厚みの薄い導体回路102同士をそれぞれ対向せしめて積層配置されているものである。
FIG. 1D is a schematic cross-sectional explanatory view showing a first embodiment of the multilayer printed wiring board of the present invention.
In FIG. 1 (d), P1 is a four-layer multilayer printed wiring board according to the present invention, and is provided with a thick
また、当該厚みの薄い導体回路102が配線回路を構成している一方、当該厚みの厚い導体回路101は層間接続層を構成している。
Further, the
次に、斯かる本発明多層プリント配線板P1の製造方法について説明する。
まず、図1(a)、(c)に示す両面基板100を2枚用意する。ここに各両面基板100は、その絶縁基板の一方の面に厚みの厚い導体回路101と厚みの薄い導体回路102を備えている。次いで、当該両面基板100の間に図1(b)に示す異方性導電膜103を介在せしめると共に、当該両面基板100の厚みの厚い導体回路101同士及び厚みの薄い導体回路102同士を対向せしめて2枚の両面基板100を積層することによって、図(d)に示す4層の本発明プリント配線板P1を得る。
Next, a method for manufacturing the multilayer printed wiring board P1 of the present invention will be described.
First, two double-
尚、上記両面基板100は、例えば次のようにして得られる。
まず、両面銅張積層板にレーザ加工にて非貫通穴を形成し、表層の銅箔部分を写真法で回路形成する。次いで、非貫通穴を含む全面に無電解銅めっき処理を施し、非貫通穴及び層間接続を形成する導体部分以外には、めっきレジストを写真法により形成する。次いで、非貫通穴及びめっきレジストの露出した部分に電解銅めっきを形成する。次いで、めっきレジストを剥離し、全面に施された無電解銅めっきをフラッシュエッチングして回路形成することにより両面基板100を得る。
The double-
First, a non-through hole is formed in a double-sided copper-clad laminate by laser processing, and a circuit is formed on the surface copper foil portion by a photographic method. Next, electroless copper plating is performed on the entire surface including the non-through holes, and a plating resist is formed by a photographic method except for the conductor portions that form the non-through holes and the interlayer connection. Next, electrolytic copper plating is formed on the exposed portions of the non-through holes and the plating resist. Next, the double-
また、上記異方性導電膜103は、異方性導電フィルムや異方性導電ペーストなどからなり、バインダーとしては、熱硬化性樹脂や熱可塑性樹脂が使用される。含有される導電粒子105としては、ニッケル、ニッケルに金めっき処理したもの、ニッケルに金めっき処理したものに絶縁皮膜を形成したものが主に使用され、形状としては、球状、燐片状、針状、などが挙げられる。因に、球状の場合、直径が2μm〜20μmの大きさのものが好適に使用される。
The anisotropic
本発明多層プリント配線板P1は、図1(d)に示すように、互いに厚みの厚い導体回路101部分が、異方性導電膜103側に形成されるため、安定した状態で導電粒子105を該導体回路101部分で挟むことができ、安定した導通を得ることができる。
また、本発明多層プリント配線板P1は、両面基板100に補強材、例えば、ガラスクロスやガラス繊維などを含んでいるものを使用することにより、剛性のある多層プリント配線板を得ることができる。
As shown in FIG. 1 (d), the multilayer printed wiring board P1 of the present invention has a
Moreover, the multilayer printed wiring board P1 of the present invention can obtain a rigid multilayer printed wiring board by using a reinforcing material such as glass cloth or glass fiber for the double-
また、本発明多層プリント配線板P1は、最外層の絶縁層に積層板が使用されているため、最外層の導体回路に部品を実装してもへこむ事がない。さらに、異方性導電膜103を中心に上下対象構造となるため、基板の反りを抑制する効果もある。加えて最外層の導体回路106は、異方性導電膜103と接続する部分がないのでより薄く形成すること可能なため、内層回路よりも微細化が可能となる。
In addition, since the multilayer printed wiring board P1 of the present invention uses a laminated board as the outermost insulating layer, it does not dent even when components are mounted on the outermost conductor circuit. Further, since the upper and lower target structures are formed around the anisotropic
次に、本発明の第二の実施の形態を図2(a)〜(d)を用いて説明する。 Next, a second embodiment of the present invention will be described with reference to FIGS.
図2(d)は本発明多層プリント配線板の第二の実施の形態を示す概略断面説明図である。
当該図2(d)において、P2は4層の本発明多層プリント配線板で、異方性導電膜103側に配置された厚みの薄い導体回路102間に、絶縁層104が形成されている以外は図1に示した多層プリント配線板P1と同様に構成されている。
FIG. 2 (d) is a schematic cross-sectional explanatory view showing a second embodiment of the multilayer printed wiring board of the present invention.
In FIG. 2D, P2 is a four-layer multilayer printed wiring board of the present invention, except that an
また、斯かる本発明多層プリント配線板P2も、図2(a)〜(d)に示すように、両面基板100の厚みの薄い導体回路102間に、予め絶縁層104を形成した後、積層する以外は図1に示した製造方法と同様に製造される。
In addition, as shown in FIGS. 2A to 2D, the multilayer printed wiring board P <b> 2 of the present invention is also laminated after an
上記第一の実施の形態に係る多層プリント配線板P1で、異方性導電膜103の厚みが薄くなったり、異方性導電膜103側の厚みの薄い導体回路102が微細になった場合は、導体回路間の絶縁層と層間の絶縁性の向上のために、第二の実施の形態のように、当該内層の導体回路間に絶縁層104を設けるのがより望ましい。
In the multilayer printed wiring board P1 according to the first embodiment, when the thickness of the anisotropic
次に、本発明の第三の実施形態を図3(a)〜(d)を用いて説明する。 Next, a third embodiment of the present invention will be described with reference to FIGS.
図3(d)は本発明多層プリント配線板の第三の実施の形態を示す概略断面説明図である。
当該図3(d)において、P3は8層の本発明多層プリント配線板で、図1の両面基板100に代えて4層基板200が用いられている以外は図1に示した多層プリント配線板P1と同様に構成されている。
FIG. 3 (d) is a schematic cross-sectional explanatory view showing a third embodiment of the multilayer printed wiring board of the present invention.
3 (d), P3 is an 8-layer multilayer printed wiring board of the present invention, and the multilayer printed wiring board shown in FIG. 1 is used except that a four-
また、斯かる本発明多層プリント配線板P3は次のようにして製造される。
まず、図3(a)、(c)に示すように、貫通4層基板200を2枚用意する。ここに各4層基板200は、その絶縁基板の一方の面に、厚みの厚い導体回路201と厚みの薄い導体回路202を備えている。次いで、当該4層基板200の間に図3(b)に示す異方性導電膜203を介在せしめると共に、当該貫通4層基板200の厚みの厚い導体回路201同士及び厚みの薄い導体回路202同士を対向せしめて2枚の貫通4層基板200を積層することによって、図3(d)に示す8層の本発明多層プリント配線板P3を得る。
Moreover, the multilayer printed wiring board P3 of the present invention is manufactured as follows.
First, as shown in FIGS. 3A and 3C, two through four-
尚、当該貫通4層基板200のめっきスルーホールには、導電性ペーストや非導電性ペースト、絶縁樹脂にフィラーが充填された充填物が充填され、蓋めっきされている。
The plated through hole of the through four-
本発明多層プリント配線板P3によれば、内層側のスルーホール部分のランドの導体厚みが厚く形成され、異方性導電膜203に含まれる導電粒子が該導体厚の厚い部分に挟まれた状態となるので、安定した導通を得ることができる。
According to the multilayer printed wiring board P3 of the present invention, the conductor thickness of the land in the through hole portion on the inner layer side is formed thick, and the conductive particles contained in the anisotropic
次に、本発明の第四の実施の形態を図4(a)〜(d)を用いて説明する。 Next, a fourth embodiment of the present invention will be described with reference to FIGS.
図4(d)は本発明多層プリント配線板の第四の実施の形態を示す概略断面説明図である。
当該図4(d)において、P4は8層の本発明多層プリント配線板で、異方性導電膜203側に配置された厚みの薄い導体回路202間及びその上部に、絶縁層204が形成されている以外は図3に示した多層プリント配線板P3と同様に構成されている。
FIG. 4D is a schematic cross-sectional explanatory view showing a fourth embodiment of the multilayer printed wiring board of the present invention.
In FIG. 4D, P4 is an eight-layer multilayer printed wiring board of the present invention, and an insulating
また、斯かる本発明多層プリント配線板P4も、図4(a)〜(d)に示すように、4層基板200の厚みの薄い導体回路202間及びその上部に、予め絶縁層204を塗布形成した後、積層する以外は図3に示した製造方法と同様に製造される。
In addition, as shown in FIGS. 4A to 4D, the multilayer printed wiring board P4 of the present invention also has an insulating
上記第三の実施の形態に係る多層プリント配線板P3で、異方性導電膜203の厚みが薄くなったり、異方性導電膜203側の厚みの薄い導体回路202が微細になった場合は、導体回路間の絶縁性と層間の絶縁性の向上のために、第四の実施の形態のように、当該内層の導体回路間やその上部に、絶縁層204を設けるのがより好ましい。
In the multilayer printed wiring board P3 according to the third embodiment, when the anisotropic
次に、本発明の第五の実施の形態を図5(a)〜(f)を用いて説明する。 Next, a fifth embodiment of the present invention will be described with reference to FIGS.
図5(f)は本発明多層プリント配線板の第五の実施の形態を示す概略断面説明図である。
当該図5(f)において、P5は6層の本発明多層プリント配線板で、厚みの薄い導体回路302間及びその上部に絶縁層304が形成された両面基板300が3枚積層されている以外は図1に示した多層プリント配線板P1と同様に構成されている。
FIG. 5 (f) is a schematic cross-sectional explanatory view showing a fifth embodiment of the multilayer printed wiring board of the present invention.
In FIG. 5 (f), P5 is a six-layer multilayer printed wiring board according to the present invention, except that three double-
また、斯かる本発明多層プリント配線板P5は次のようにして製造される。
まず、図5(a)、(c)、(e)に示すように、両面基板300を3枚用意する。ここに図5(a)、(c)に示す両面基板300は、その絶縁基板の一方の面に厚みの厚い導体回路301と厚みの薄い導体回路302を備えていると共に、厚みの薄い導体回路302間及びその上部には予め絶縁層304が形成されており、また、図5(b)に示す両面基板300は、その絶縁基板の表裏両面に厚みの厚い導体回路301と厚みの薄い導体回路302を備えていると共に、厚みの薄い導体回路302間及びその上部には予め絶縁層304が形成されている。次いで、各両面基板300の間に図5(b)、(d)に示す異方性導電膜303を介在せしめると共に、当該各両面基板300の厚みの厚い導体回路301同士及び厚みの薄い導体回路302同士を対向せしめて3枚の両面基板300を一括積層することによって、図5(f)に示す6層の本発明多層プリント配線板P5を得る。
The multilayer printed wiring board P5 of the present invention is manufactured as follows.
First, as shown in FIGS. 5A, 5C, and 5E, three double-
100、300:両面基板
101、201、301:厚みの厚い導体回路
102、202、302:厚みの薄い導体回路
103、203、303:異方性導電膜
104、204、304:絶縁層
105:導電粒子
106:最外層の導体回路
200:4層基板
P1、P2:本発明の多層プリント配線板(4層)
P3、P4:本発明の多層プリント配線板(8層)
P5:本発明の多層プリント配線板(6層)
600:従来のプリント基板
601、701:絶縁基板
602:電極
603、704a、704b:異方性導電フィルム
604、705a、705b:導電粒子
700:従来のビルドアップ基板
702a、702b:厚みの厚い導体回路
703a、703b:厚みの薄い導体回路
706a、706b:最外層の導体回路
100, 300: Double-
P3, P4: Multilayer printed wiring board of the present invention (8 layers)
P5: Multilayer printed wiring board of the present invention (six layers)
600: Conventional printed
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084929A JP5022750B2 (en) | 2007-03-28 | 2007-03-28 | Multilayer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084929A JP5022750B2 (en) | 2007-03-28 | 2007-03-28 | Multilayer printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244290A true JP2008244290A (en) | 2008-10-09 |
JP5022750B2 JP5022750B2 (en) | 2012-09-12 |
Family
ID=39915233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084929A Expired - Fee Related JP5022750B2 (en) | 2007-03-28 | 2007-03-28 | Multilayer printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5022750B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082203A (en) * | 2009-10-02 | 2011-04-21 | Nec Corp | Insulating layer with conductive region, electronic component, and method of manufacturing the insulating layer and the electronic component |
JP2012028463A (en) * | 2010-07-21 | 2012-02-09 | Sumitomo Electric Printed Circuit Inc | Manufacturing method of multilayer printed wiring board and multilayer printed wiring board |
JP2017003702A (en) * | 2015-06-08 | 2017-01-05 | 日本放送協会 | Double side wiring board, display and display device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0414022A (en) * | 1990-05-08 | 1992-01-20 | Sharp Corp | Liquid crystal display device |
JPH06120669A (en) * | 1992-10-08 | 1994-04-28 | Fujitsu Ltd | Low permittivity printed board and production thereof |
JPH10125725A (en) * | 1996-10-18 | 1998-05-15 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JPH10303561A (en) * | 1997-04-30 | 1998-11-13 | Hitachi Chem Co Ltd | Multi-layer wiring board and its manufacture |
JP2001326469A (en) * | 2000-05-16 | 2001-11-22 | Toshiba Chem Corp | Printed wiring board and method of manufacturing the same |
JP2003318502A (en) * | 2003-02-25 | 2003-11-07 | Hitachi Chem Co Ltd | Electrode connection structure |
WO2005099329A1 (en) * | 2004-04-09 | 2005-10-20 | Dai Nippon Printing Co., Ltd. | Rigid-flexible board and manufacturing method thereof |
-
2007
- 2007-03-28 JP JP2007084929A patent/JP5022750B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0414022A (en) * | 1990-05-08 | 1992-01-20 | Sharp Corp | Liquid crystal display device |
JPH06120669A (en) * | 1992-10-08 | 1994-04-28 | Fujitsu Ltd | Low permittivity printed board and production thereof |
JPH10125725A (en) * | 1996-10-18 | 1998-05-15 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JPH10303561A (en) * | 1997-04-30 | 1998-11-13 | Hitachi Chem Co Ltd | Multi-layer wiring board and its manufacture |
JP2001326469A (en) * | 2000-05-16 | 2001-11-22 | Toshiba Chem Corp | Printed wiring board and method of manufacturing the same |
JP2003318502A (en) * | 2003-02-25 | 2003-11-07 | Hitachi Chem Co Ltd | Electrode connection structure |
WO2005099329A1 (en) * | 2004-04-09 | 2005-10-20 | Dai Nippon Printing Co., Ltd. | Rigid-flexible board and manufacturing method thereof |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082203A (en) * | 2009-10-02 | 2011-04-21 | Nec Corp | Insulating layer with conductive region, electronic component, and method of manufacturing the insulating layer and the electronic component |
JP2012028463A (en) * | 2010-07-21 | 2012-02-09 | Sumitomo Electric Printed Circuit Inc | Manufacturing method of multilayer printed wiring board and multilayer printed wiring board |
JP2017003702A (en) * | 2015-06-08 | 2017-01-05 | 日本放送協会 | Double side wiring board, display and display device |
Also Published As
Publication number | Publication date |
---|---|
JP5022750B2 (en) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
JP4287733B2 (en) | Multi-layer printed wiring board with built-in electronic components | |
KR101103301B1 (en) | A build-up printed circuit board with odd-layer and Manufacturing method of the same | |
JP4768059B2 (en) | Multilayer flexible printed wiring board | |
US20140116759A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2015035497A (en) | Electronic component built-in wiring board | |
JP5118238B2 (en) | Printed circuit board with improved corrosion resistance and yield | |
JP4857433B2 (en) | Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method | |
JP2004349277A (en) | Multilayer wiring board and its production process | |
JP4602783B2 (en) | Manufacturing method of rigid flex buildup wiring board | |
JP5022750B2 (en) | Multilayer printed wiring board | |
JP2005079402A (en) | Circuit board and its manufacturing method | |
TWI459879B (en) | Method for manufacturing multilayer flexible printed wiring board | |
WO2011096293A1 (en) | Method of manufacturing multi-layered printed circuit board | |
JP4961180B2 (en) | Printed wiring board | |
JP4824972B2 (en) | Circuit wiring board and manufacturing method thereof | |
KR100298896B1 (en) | A printed circuit board and a method of fabricating thereof | |
KR20140148111A (en) | Rigid flexible printed circuit board and method for manufacturing thereof | |
JP5204871B2 (en) | Partial multilayer flexible printed wiring board | |
JP4302045B2 (en) | Multilayer flexible circuit wiring board and manufacturing method thereof | |
JP2008198660A (en) | Printed-circuit board and manufacturing method thereof | |
TW202339570A (en) | Multilayer substrate, multilayer substrate production method, and electronic device | |
JP2023089150A (en) | Rigid-flex multilayer printed wiring board | |
TWI441586B (en) | Method for manufacturing multilayer printed circuit board | |
JP2001308532A (en) | Printed wiring board and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5022750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |