KR100298896B1 - A printed circuit board and a method of fabricating thereof - Google Patents
A printed circuit board and a method of fabricating thereof Download PDFInfo
- Publication number
- KR100298896B1 KR100298896B1 KR1019980057118A KR19980057118A KR100298896B1 KR 100298896 B1 KR100298896 B1 KR 100298896B1 KR 1019980057118 A KR1019980057118 A KR 1019980057118A KR 19980057118 A KR19980057118 A KR 19980057118A KR 100298896 B1 KR100298896 B1 KR 100298896B1
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- circuit
- insulating layer
- circuit board
- printed circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명의 인쇄회로기판은 기판의 면적을 최소화하고 회로의 밀도를 향상시키기 위한 것으로, 다층인쇄회로기판에서 층간을 도통하는 경우 각각의 층에 비어홀을 형성하고 그 내부에 금속을 도금하여 각각의 인접하는 층간을 도통함과 동시에 각 층의 비어홀의 금속을 서로 접속시켜 인접하지 않은 층간의 도통이 가능하게 한다. 비어홀의 형성의 이산화탄소 레이저나 야그레이저에 의해 실행되어 더욱 미세한 구경의 비어홀 형성이 가능하게 된다.The printed circuit board of the present invention is for minimizing the area of the substrate and improving the density of the circuit. In the case of conducting interlayers in a multilayer printed circuit board, a via hole is formed in each layer and a metal is plated therein to adjoin each adjacent layer. The conduction between layers is conducted, and the metals in the via holes of each layer are connected to each other to allow conduction between non-adjacent layers. The via hole is formed by a carbon dioxide laser or a yaw laser to form a via hole.
Description
본 발명은 인쇄회로기판에 관한 것으로, 특히 층간을 연결하는 비어홀을 미세하게 형성하여 기판의 면적을 최소하고 집적도를 향상시킬 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a printed circuit board and a method of manufacturing the same, which can minimize the area of the substrate and improve the integration degree by forming a via hole connecting the layers finely.
전자부품과 부품내장기술의 발달과 더불어 회로도체를 중첩하는 다층 인쇄회로기판이 개발된 이래, 최근 다층 인쇄회로기판(Multi-Layer Board)의 고밀도화에대한 연구가 더욱 활발히 진행되고 있다. 그중에서도 빌드업(build-up)방식에 의해 다층 인쇄회로기판을 제조하는 방법이 널리 사용되고 있는데, 이 방법은 종래의 일반적인 BVH(blind via hole)공법과는 달리 절연층과 회로도체층을 순차적으로 적층해서 다층회로를 형성하는 방법이다. 따라서, 빌드업에 의한 인쇄회로기판의 제조는 그 방법 자체가 간단할 뿐만 아니라 그에 따라 제조되는 다층 인쇄회로기판(즉, 빌드업 MLB)은 기판의 층간회로의 연결을 이루는 비어홀(via hole)의 형성이 용이하며, 극소경 비어홀의 형성이 가능하고 회로도체의 두께가 얇아 미세회로의 형성이 용이한 잇점을 가진다.Since the development of electronic components and component embedding technology and the development of multilayer printed circuit boards overlapping circuit conductors, research on the densification of multi-layer boards has been actively conducted. Among them, a method of manufacturing a multilayer printed circuit board by a build-up method is widely used. Unlike the conventional BVH method, an insulating layer and a circuit conductor layer are sequentially stacked. It is a method of forming a multilayer circuit. Therefore, the manufacturing of the printed circuit board by the build-up is not only simple in itself, but also the multilayer printed circuit board (i.e., the build-up MLB) manufactured accordingly is formed by the via hole forming the connection of the interlayer circuits of the substrate. It is easy to form, it is possible to form the microscopic via hole, and the thickness of the circuit conductor is thin, which has the advantage of easy formation of microcircuits.
도 1은 근래에 주로 사용되는 다층인쇄회로기판을 나타내는 도면으로, 도면에 도시된 인쇄회로기판은 동박적층판(copper clad laminate)을 이용한 빌드업방식 인쇄회로기판이다. 도면에 나타낸 바와 같이, 동박적층판(1,3)은 양면 동박적층판으로 양면의 동박이 에칭되어 회로(4a)가 형성되어 있으며, 상기 제1동박적층판(1)과 제2동박적층판(3)은 접착제층(5)에 의해 압착되어 있다.1 is a diagram illustrating a multilayer printed circuit board mainly used in recent years, and the printed circuit board illustrated in the drawing is a build-up type printed circuit board using a copper clad laminate. As shown in the figure, the copper foil laminated sheets 1 and 3 are double-sided copper laminated sheets, and both sides of the copper foil are etched to form a circuit 4a. The first copper laminated sheets 1 and the second copper laminated sheets 3 are It is crimped | bonded by the adhesive bond layer 5.
제1동박적층판(1) 및 제2동박적층판(3)에는 각각 제1절연층(6) 및 제2절연층(7)이 형성되어 있으며, 그 위에 다시 회로(4b)가 형성되어 있다. 상기 제1절연층(6) 및 제2절연층(7)에는 각각 비어홀(via hole)이 형성되고 내부에 도금층(13)이 형성되어, 제1동박적층판(1) 위의 회로(4a)와 제1절연층(6)의 회로(4b)가 서로 전기적으로 접속된다. 또한, 상기 인쇄회로기판 전체에 걸쳐서는 도통홀(9)이 형성되어 있으며, 제1동박적층판(1), 접착제층(5) 및 제2동박적층판(3)에는 내부 도통홀(11)이 형성되어 도금층(14)에 의해 층간 회로가 접속된다.The first insulating layer 6 and the second insulating layer 7 are formed on the first copper laminated sheet 1 and the second copper laminated sheet 3, respectively, and a circuit 4b is formed thereon again. Via holes are formed in the first insulating layer 6 and the second insulating layer 7, respectively, and a plating layer 13 is formed therein, so that the circuit 4a on the first copper clad laminate 1 is formed. The circuits 4b of the first insulating layer 6 are electrically connected to each other. In addition, a conductive hole 9 is formed over the entire printed circuit board, and an internal conductive hole 11 is formed in the first copper laminated board 1, the adhesive layer 5, and the second copper laminated board 3. The interlayer circuit is connected by the plating layer 14.
상기 도통홀(9)과 비어홀(10) 및 내부 도통홀(11)은 일반적으로 드릴과 같은 기계적인 가공에 의해 형성된다.The through hole 9 and the via hole 10 and the inner through hole 11 are generally formed by mechanical processing such as a drill.
상기한 구조의 다층인쇄회로기판은 현재의 고기능 전자제품에 대부분 채용되는 부품이 표면실장되는 표면실장형 부품실장방식의 인쇄회로기판으로서, 그 내부에 도통홀(11)이 형성되어 있기 때문에 층간의 도통거리가 최소화되어 기판의 면적을 최소화시킬 수 있게 된다.The multilayer printed circuit board having the above-described structure is a surface-mounted component mounting method in which surface-mounted components used in most high-performance electronic products are surface mounted. Since the conductive holes 11 are formed therein, the interlayer The conduction distance can be minimized to minimize the area of the substrate.
그러나, 상기한 구조의 인쇄회로기판에 있어서도 도 2에 도시된 바와 같이 동박적층판(1) 위에 복수의 층이 형성되어 있는 경우에는 동박적층판(1)의 회로(4a)와 제3절연층(7)의 회로(4c)를 도통하기 위해서는 제1절연층(5)과 제3절연층(8)을 한꺼번에 가공하여 비어홀(10)을 형성해야만 한다. 그러나, 상기 동박적층판(1)과 제3절연층(8)을 도통하기 위해서 비어홀(10)에 도금층(13)을 형성하는 경우 도금층(13)의 안정적인 형성을 위해서는 상기 비어홀(10)이 테이퍼(taper)형상으로 가공되어야만 한다. 따라서, 도금층(13)이 동박적층판(1)의 회로와 일정 면적으로 접촉되기 위해서는 제3절연층(8)의 홀구경(a)이 일정 크기 이상으로 되어야만 한다. 즉, 도통홀(10)의 구경(a)이 크게 형성되어야만 한다. 따라서, 기판의 면적이 줄어 들게 되고 집적도가 저하되는 문제가 있다. 또한, 비어홀(10)의 전체 깊이가 크게 되기 때문에, 비어홀(10)에 형성되는 도금층(13)의 안정성을 위해서는 도금층(13) 역시 일정 크기 이상으로 두껍게 형성해야만 한다. 따라서, 박형의 기판 형성이 어렵게 되며, 고밀도의 회로형성이 불가능하게 된다.However, also in the above-described printed circuit board, when a plurality of layers are formed on the copper-clad laminate 1 as shown in Fig. 2, the circuit 4a and the third insulating layer 7 of the copper-clad laminate 1 In order to conduct the circuit 4c of), the via hole 10 must be formed by processing the first insulating layer 5 and the third insulating layer 8 together. However, when the plating layer 13 is formed in the via hole 10 in order to conduct the copper foil laminated plate 1 and the third insulating layer 8, the via hole 10 is tapered to form the plating layer 13. It must be machined to taper shape. Therefore, in order for the plating layer 13 to contact the circuit of the copper-clad laminate 1 in a predetermined area, the hole diameter a of the third insulating layer 8 must be greater than or equal to a predetermined size. That is, the aperture a of the through hole 10 should be large. Therefore, there is a problem that the area of the substrate is reduced and the degree of integration is reduced. In addition, since the entire depth of the via hole 10 is increased, the plating layer 13 must also be formed thicker than a predetermined size for stability of the plating layer 13 formed in the via hole 10. Therefore, it becomes difficult to form a thin substrate, and it becomes impossible to form a circuit of high density.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 복수의 층으로 이루어진 인쇄회로기판에서 회로가 형성되는 복수의 절연층 각각에 비어홀을 형성하고 그 내부에 층간을 도통시키는 도금층을 형성함으로써 인접하지 않은 층간을 도통시키는 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and in a printed circuit board composed of a plurality of layers, a non-adjacent interlayer is formed by forming a via hole in each of the plurality of insulating layers on which the circuit is formed and forming a conductive layer therein. An object of the present invention is to provide a printed circuit board and a method of manufacturing the same.
상기한 목적을 달성하기 위해, 본 발명에 따른 인쇄회로기판은 제1회로가 형성된 기판과, 상기 기판위에 형성된 제1비어홀을 보유하는 제1절연층과, 상기 제1절연층위에 형성된 제2회로와, 상기 제1비어홀에 상기 제2회로와 동일한 공정에 의해 형성되어 제1회로와 제2회로를 전기적으로 접속시키는 제1금속층과, 상기 제1절연층위에 형성되며, 상기 제1비어홀 보다 큰 구경으로 상기 제1금속층 영역에 형성된 제2비어홀을 보유하는 제2절연층과, 상기 제2절연층 위에 형성된 제3회로와, 상기 제2비어홀에 형성되어 제1회로와 제3회로 및 제2회로와 제3회로를 전기적으로 접속시키는 제2금속층으로 구성된다.In order to achieve the above object, a printed circuit board according to the present invention includes a substrate on which a first circuit is formed, a first insulating layer having a first via hole formed on the substrate, and a second circuit formed on the first insulating layer. And a first metal layer formed in the first via hole by the same process as the second circuit and electrically connected to the first circuit and the second circuit, and formed on the first insulating layer and larger than the first via hole. A second insulating layer having a second via hole formed in the first metal layer region with an aperture, a third circuit formed on the second insulating layer, and a first circuit, a third circuit, and a second formed in the second via hole; It consists of a 2nd metal layer which electrically connects a circuit and a 3rd circuit.
또한, 본 발명에 따른 인쇄회로기판 제조방법은 기판위에 제1회로를 형성하는 단계와, 상기 기판위에 제1절연층을 형성하고 제1절연층을 레이저가공하여 제1비어홀을 형성하는 단계와, 상기 제1절연층 및 제1비어홀내에 금속을 도금하여 제2회로를 형성하고 상기 제1회로와 제2회로를 전기적으로 접속하는 단계와, 상기 제1절연층위에 제2절연층을 형성하고 레이저가공하여 상기 제1비어홀 영역에 제1비어홀 보다 구경이 큰 제2비어홀을 형성하는 단계와, 상기 제2절연층 및 제2비어홀내에 금속을 도금하여 제3회로를 형성하고 상기 제1회로 및 제3회로 및 제2회로와 제3회로를 전기적으로 접속하는 단계로 구성된다.In addition, the method of manufacturing a printed circuit board according to the present invention includes the steps of forming a first circuit on a substrate, forming a first insulating layer on the substrate, and forming a first via hole by laser processing the first insulating layer; Forming a second circuit by plating a metal in the first insulating layer and the first via hole, electrically connecting the first circuit and the second circuit, forming a second insulating layer on the first insulating layer, and forming a laser. Processing to form a second via hole having a larger diameter than the first via hole in the first via hole region; plating a metal in the second insulating layer and the second via hole to form a third circuit; And electrically connecting the third circuit and the second circuit and the third circuit.
도 1은 종래의 인쇄회로기판을 나타내는 도면.1 is a view showing a conventional printed circuit board.
도 2는 종래의 다른 인쇄회로기판을 나타내는 도면.2 is a view showing another conventional printed circuit board.
도 3은 본 발명에 따른 인쇄회로기판의 제조방법을 나타내는 도면.3 is a view showing a method of manufacturing a printed circuit board according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21 : 절연수지층 24 : 회로21: insulating resin layer 24: circuit
25 : 제1절연층 27 : 제2절연층25: first insulating layer 27: second insulating layer
30 : 비어홀 33 : 도금층30: via hole 33: plating layer
이하, 첨부한 도면을 참조하여 본 발명에 따른 인쇄회로기판에 대해 상세히 설명한다. 도 3은 본 발명에 따른 인쇄회로기판 제조방법을 나타내는 도면이다. 도면에 도시된 방법은 특정 방식의 인쇄회로기판의 제조방법에 대한 것으로, 이는 단지 설명의 편의를 위한 것이다. 따라서, 본 발명의 방법 및 구조는 도시된 도면과 같은 특정한 방식의 인쇄회로기판에만 한정되는 것이 아니라 모든 방식의 인쇄회로기판에 적용 가능하다.Hereinafter, a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. 3 is a view showing a printed circuit board manufacturing method according to the present invention. The method illustrated in the drawings relates to a method of manufacturing a printed circuit board in a specific manner, which is for convenience of description only. Thus, the method and structure of the present invention are not limited to a specific type of printed circuit board as shown in the drawings, but can be applied to any type of printed circuit board.
우선, 도 3(a)에 도시된 바와 같이 동박적층판(21)의 동박을 에칭하여 제1회로(24a)를 형성한다. 도면에는 비록 단면 동박적층판만을 도시하고 있지만, 실제로는 도 1에 도시된 양면 동박적층판에 관한 것으로, 도 3(a)에 도시된 기판은 설명의 편의를 위해서 한쪽면만을 도시한 것이다. 상기 제1회로(24a)는 일반적인 인쇄회로기판 제조공정에서 사용되는 에칭방법에 의해 형성된다.First, as shown in Fig. 3A, the copper foil of the copper-clad laminate 21 is etched to form the first circuit 24a. Although only one cross-sectional copper-clad laminate is shown in the drawing, it is actually related to the double-sided copper-clad laminate shown in FIG. 1, and the substrate shown in FIG. 3 (a) shows only one side for convenience of description. The first circuit 24a is formed by an etching method used in a general printed circuit board manufacturing process.
제1회로(24a)를 형성한 후, 도 3(b)에 도시된 바와 같이 상기 동박적층판(1)위에 제1절연층(25)을 형성한 후 상기 제1절연층(25)을 가공하여 제1비어홀(30a)을 형성하다. 제1비어홀(10)의 가공은 이산화탄소 레이저(CO2laser)나 야그레이저(YAG laser)와 같은 레이저에 의해 실행되어 약 60∼100μm의 미세구경 제1비어홀(30a)이 형성된다.After the first circuit 24a is formed, a first insulating layer 25 is formed on the copper-clad laminate 1 as shown in FIG. 3 (b), and then the first insulating layer 25 is processed. The first via hole 30a is formed. Machining of the first via hole 10 is performed by a laser such as a CO 2 laser or a YAG laser to form a fine diameter first via hole 30a of about 60 to 100 μm.
이어서, 상기 제1절연층(25)위에 금속이 도금되어 제2회로(24b)가 형성되고 상기 제1비어홀(30a)에는 금속이 적층에 의해 제1도금층(33a)이 형성되어 동박적층판(21)위의 제1회로(24a)와 제1절연층(25)위의 제2회로(24b)가 전기적으로 도통된다. 이때, 상기 제2회로(24b)의 두께는 약 35μm로서 금속의 도금에 의한 제1도금층(33a)이 상기 제1비어홀(30a)을 완전히 채워지게 된다. 즉, 도 3(b)에 도시된 바와 같이 금속의 도금에 의해 제1비어홀(30a)에는 금속이 채워지며 이 제1비어홀(30a)의 제1도금층(33a)은 제1절연층(25)과 거의 같은 높이로 된다.Subsequently, a metal is plated on the first insulating layer 25 to form a second circuit 24b, and a first plating layer 33a is formed by laminating metal in the first via hole 30a to form a copper-clad laminate 21 The first circuit 24a above and the second circuit 24b above the first insulating layer 25 are electrically connected. In this case, the thickness of the second circuit 24b is about 35 μm so that the first plating layer 33a by metal plating completely fills the first via hole 30a. That is, as shown in FIG. 3B, the metal is filled in the first via hole 30a by metal plating, and the first plating layer 33a of the first via hole 30a is formed of the first insulating layer 25. It is about the same height as.
일반적으로 제1절연층(25)과 제1비어홀(30a)의 금속적층은 전기동도금에 의해 이루어진다. 전기동도금을 위한 약품속에는 도금 억제첨가제와 도금 촉진첨가제가 포함되어 있다. 제1절연층(25) 위에는 상기 도금 억제첨가제에 의해 얇은 층의 금속이 도금되어 회로가 형성되며 제1비어홀(31a)의 내부에는 도금 촉진첨가제에 의해 금속이 두껍게 도금되어, 결국 상기 제1비어홀(31a) 내부에 도금되는 금속층의 제1절연층(25)의 높이와 거의 동일하게 된다.In general, the metal lamination of the first insulating layer 25 and the first via hole 30a is made by electroplating. Chemicals for electroplating include plating inhibitors and plating promoters. A thin layer of metal is plated on the first insulating layer 25 to form a circuit, and a metal is plated thickly by a plating promoter in the first via hole 31a, and eventually, the first via hole. It becomes almost equal to the height of the first insulating layer 25 of the metal layer plated therein.
이후, 도 3(c)에 도시된 바와 같이 상기 제1절연층(25) 위에 제2절연층(28)을 형성한 후, 제1절연층(25)과 마찬가지로 이산화탄소 레이저나 야그레이저를 이용하여 구경이 b인 제2비어홀(30b)을 형성한다. 상기 제2절연층(28)에는 역시 금속이 도금되어 제3회로(24c)가 형성되며 제2비어홀(30b)에도 금속이 도금되어 제2도금층(33b)이 형성된다.Thereafter, as shown in FIG. 3 (c), after the second insulating layer 28 is formed on the first insulating layer 25, similarly to the first insulating layer 25, a carbon dioxide laser or a yag laser is used. A second via hole 30b having a diameter b is formed. The second insulating layer 28 is also plated with metal to form a third circuit 24c, and the second via hole 30b is plated with metal to form a second plating layer 33b.
제2절연층(28)의 형성시 레이저의 조사에 의해 홀형성영역의 상기 제2절연층(28) 모두와 그 아래의 제1도금층(33a)의 일부가 제거되지만, 상기 제1도금층(33a) 일부의 제거는 인쇄회로기판의 신뢰성을 저하시키지는 않는다.When the second insulating layer 28 is formed, all of the second insulating layer 28 and a portion of the first plating layer 33a below the hole forming region are removed by laser irradiation, but the first plating layer 33a is removed. Removal of some does not reduce the reliability of the printed circuit board.
상기 제2비어홀(33b) 내부의 제2도금층(33b)에 의해 제2절연층(28)의 제3회로(24c)가 제1절연층(25)의 제2회로(24b) 혹은 동박적층판(21)위의 제1회로(24a)와 전기적으로 접속된다. 층간의 도통을 위해서는 제2절연층(28)의 제2비어홀(30b) 형성위치는 제1절연층(25)의 제1비어홀(33a)의 바로 위에 형성되는 것이 바람직하지만, 상기와 같이 정밀하게 형성되지 않는 경우에도 이러한 접속은 가능하다. 즉, 제2비어홀(33b)의 형성시 미세한 오차가 발생하는 경우에도 제2비어홀(33b)이 제1절연층(33a)의 제1도금층(33a)의 패드영역에 형성되기 때문에 층간의 도통은 가능해진다.The third circuit 24c of the second insulating layer 28 is formed of the second circuit 24b or the copper foil laminated plate of the first insulating layer 25 by the second plating layer 33b in the second via hole 33b. 21 is electrically connected to the first circuit 24a. For the conduction between the layers, the position of forming the second via hole 30b of the second insulating layer 28 is preferably formed directly above the first via hole 33a of the first insulating layer 25, but precisely as described above. Such a connection is possible even if it is not formed. That is, even when a minute error occurs when the second via hole 33b is formed, the second via hole 33b is formed in the pad region of the first plating layer 33a of the first insulating layer 33a. It becomes possible.
제2홀(33b)의 구경(b)은 구경이 약 60∼100μm인 제1홀(33a) 보다 큰 약 75∼125μm으로 형성되지만, 종래의 도 2에 도시된 종래의 비어홀 보다는 작게 형성된다. 제1절연층(25) 및 제2절연층(28)은 일반적인 절연물질을 일반적인 스크린프린팅방법에 의해 형성되며, 금속의 도금도 기판제조시 사용되는 일반적인 도금공정에 의해 실행된다.The aperture b of the second hole 33b is formed to be about 75 to 125 μm larger than the first hole 33a having an aperture of about 60 to 100 μm, but smaller than the conventional via hole shown in FIG. 2. The first insulating layer 25 and the second insulating layer 28 are formed of a general insulating material by a general screen printing method, and metal plating is also performed by a general plating process used in manufacturing a substrate.
상기한 본 발명에서는 인접하지 않은 층의 회로 사이를 도통하기 위해 2개의 비어홀을 형성하여 층간을 도통하는 도금층을 형성한다. 이러한 도금층에 의해 인접하는 층간의 도통 뿐만 아니라 인접하지 않는 층간의 도통도 이룰 수 있게 된다.In the present invention described above, two via holes are formed to conduct between circuits of non-adjacent layers to form a plating layer that conducts between layers. Such a plating layer enables not only the conduction between adjacent layers but also the conduction between non-adjacent layers.
상기한 상세한 설명에서는 비록 하나의 절연층을 사이에 두고 인접하지 않은 층간을 도통시키지만, 이러한 인접하지 않은 층간의 도통은 복수의 층 사이에서도 가능하다.Although the above detailed description conducts non-adjacent interlayers with one insulating layer in between, such non-contiguous conduction is also possible between a plurality of layers.
본 발명은 상기한 바와 같이, 다층인쇄회로기판에서 층간의 도통을 위해 레이저로 비어홀을 형성한 후 금속을 도금한다. 따라서, 미세구경을 홀을 형성함으로서 기판의 면적을 감소시킴과 동시에 집적도를 향상시킬 수 있게 된다. 또한, 인접하지 않는 층간을 도통하는 경우에는 두 절연층에 비어홀을 형성하고 각각의 비어홀에 서로 접속되는 도금층을 형성하기 때문에 비어홀의 구경을 더욱 미세하게 할 수 있으며 회로의 두께도 얇게 형성할 수 있게 된다. 따라서, 고집도의 인쇄회로기판을 제작할 수 있게 된다.As described above, in the multilayer printed circuit board, metal is plated after forming via holes with a laser for interlayer conduction in a multilayer printed circuit board. Therefore, by forming holes having a fine diameter, the area of the substrate can be reduced and the degree of integration can be improved. In addition, when conducting non-adjacent layers, via holes are formed in two insulating layers and plating layers connected to each other are formed in the via holes, so that the via holes can be made finer and the circuit thickness can be made thinner. do. Therefore, it is possible to fabricate a high density printed circuit board.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057118A KR100298896B1 (en) | 1998-12-22 | 1998-12-22 | A printed circuit board and a method of fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057118A KR100298896B1 (en) | 1998-12-22 | 1998-12-22 | A printed circuit board and a method of fabricating thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000041280A KR20000041280A (en) | 2000-07-15 |
| KR100298896B1 true KR100298896B1 (en) | 2002-02-19 |
Family
ID=19564519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980057118A KR100298896B1 (en) | 1998-12-22 | 1998-12-22 | A printed circuit board and a method of fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100298896B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020092103A (en) * | 2001-06-02 | 2002-12-11 | 주식회사 코오롱 | Acanthopanax senticosus immunized about allergy type ⅰ, ⅳ, food additives and food containing acanthopanax senticosus |
| KR20030016515A (en) * | 2001-08-21 | 2003-03-03 | 주식회사 코스모텍 | method for producing build-up multi-layer printed circuit board using a via filling |
| KR100754070B1 (en) * | 2005-10-04 | 2007-08-31 | 삼성전기주식회사 | Manufacturing method of printed circuit board using Cu fill plating |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314883A (en) * | 1993-04-28 | 1994-11-08 | Ibiden Co Ltd | Multilayer printed wiring board and manufacture thereof |
-
1998
- 1998-12-22 KR KR1019980057118A patent/KR100298896B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314883A (en) * | 1993-04-28 | 1994-11-08 | Ibiden Co Ltd | Multilayer printed wiring board and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000041280A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4767269B2 (en) | Method for manufacturing printed circuit board | |
| US6548767B1 (en) | Multi-layer printed circuit board having via holes formed from both sides thereof | |
| KR100701353B1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
| CN101272661B (en) | Method for manufacturing multi-layer wiring substrate and the multi-layer wiring substrate | |
| KR20040014394A (en) | Core substrate, and multilayer circuit board using it | |
| JP4287733B2 (en) | Multi-layer printed wiring board with built-in electronic components | |
| WO2012065376A1 (en) | Substrate of printed circuit board and manufacturing method thereof | |
| KR900005314B1 (en) | Bar code reading device method of producing mutlilayer printed-wiring board contaning metal core | |
| KR100536315B1 (en) | Semiconductor packaging substrate and manufacturing method thereof | |
| KR100298896B1 (en) | A printed circuit board and a method of fabricating thereof | |
| US20030178388A1 (en) | Inverted micro-vias | |
| KR101046084B1 (en) | Metal core substrate and multilayer printed circuit board including the same and method for manufacturing same | |
| JP4485975B2 (en) | Manufacturing method of multilayer flexible circuit wiring board | |
| JP5022750B2 (en) | Multilayer printed wiring board | |
| JP2000216513A (en) | Wiring board and manufacturing method using the same | |
| KR100674305B1 (en) | Printed circuit board and manufacturing method thereof | |
| JPH11261236A (en) | Multi-layer printed wiring board and manufacture thereof | |
| JP3179572B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| KR20030037738A (en) | Method for creating blind via holes in printed circuit board | |
| JP2019029559A (en) | Multilayer wiring board and manufacturing method thereof | |
| JP2000124615A (en) | Multilayer printed wiring board and its manufacture | |
| KR20030071112A (en) | Build-up printed circuit board and process for making the same | |
| JP4302045B2 (en) | Multilayer flexible circuit wiring board and manufacturing method thereof | |
| JPH08181452A (en) | Manufacture of multilayer printed circuit board | |
| KR200412591Y1 (en) | A multi-layer board provide with interconnect bump hole of the inner layer RCC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070328 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |