JP2008235638A - 多層配線基板および多層配線基板の製造方法 - Google Patents
多層配線基板および多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP2008235638A JP2008235638A JP2007074185A JP2007074185A JP2008235638A JP 2008235638 A JP2008235638 A JP 2008235638A JP 2007074185 A JP2007074185 A JP 2007074185A JP 2007074185 A JP2007074185 A JP 2007074185A JP 2008235638 A JP2008235638 A JP 2008235638A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- circuit board
- conductive paste
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】本発明は、絶縁層と導体層とからなる積層体の絶縁層部分に形成されているビアホールに導電性ペーストを充填、硬化させることによって上下層の導通を確保する多層配線基板であって、上記基板におけるビアの変形をできる限り抑制できるようなビア配置をとることで、ビア形状の安定性を確保し、結果的に低い抵抗値が安定して得られるとともに、高接続信頼性のビアを有する多層配線基板を提供することを目的とする。
【解決手段】上記目的を達成するために、本発明の多層配線基板は、絶縁層と導体層とからなる積層体の絶縁層部分に形成されているビアホールに導電性ペーストを充填する工程を有し、この導電性ペーストを硬化させることによって上下層の導通を確保する多層配線基板であって、上記ビアがビアの下層導体層端から2mmより内側の範囲に存在することを特徴とする多層配線基板。
【選択図】図1
【解決手段】上記目的を達成するために、本発明の多層配線基板は、絶縁層と導体層とからなる積層体の絶縁層部分に形成されているビアホールに導電性ペーストを充填する工程を有し、この導電性ペーストを硬化させることによって上下層の導通を確保する多層配線基板であって、上記ビアがビアの下層導体層端から2mmより内側の範囲に存在することを特徴とする多層配線基板。
【選択図】図1
Description
本発明は、少なくとも2層以上の導体層をビアによって接続してなる多層配線基板に関するものである。
近年、電子機器の小型化、高密度化にともない、産業用のみならず民生用分野においても配線基板の多層化、高密度化が強く要望されるようになってきた。特に携帯電話等に代表されるような移動体通信機器の小型・多機能化はめざましく、これらの機器を具現化するためにも配線基板の多層化、高密度化は必須技術となりつつある。
このような配線基板を実現するためには、複数の導体層間を信頼性の高いインナービアで接続する接続方法および信頼性の高いインナービア接続構造を有する多層配線基板の開発が不可欠となる。上記構造を実現するために導電性ペーストによってインナービアを接続した構造を有する高密度多層配線基板の製造方法が提案されてきている。上記導電ペーストによるインナービア接続はめっきによるビア接続に比較して、工程の簡便さや生産タクト等において大きなメリットがある反面、ビアの接続性や信頼性にはやや劣るという課題を有していた。
上記課題を解決するために、これまでプレスプロファイルを制御する方法などが提案されてきている。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2004−221236号公報
しかし、上記の方法で全ての場合において、ビアの接続信頼性が十分に確保される訳ではない。導電性ペーストによってビアの接続を実現する場合、一般には導電性ペーストを基材に充填後、ペースト充填部の圧接と基材の樹脂の硬化とを目的とした熱プレスを行う。この時、ビアが製品板端に近いベタ導体層内側の端部に極めて近い位置もしくは、ベタ導体層より外側の製品板端との間の導体層抜き部分に存在するような場合においては、熱プレスの際に昇温とともに、導体層部分から導体層抜き部分に向かって軟化溶融した樹脂の流れが発生する。よって、特に上記位置に存在するビアに関しては、ビア内に充填した導電性ペーストが基材樹脂とともに流れやすい状況にあり、結果として垂直方向よりずれた方向の応力がビアに対して印加され、円柱形状から変形した形状となることでビアの抵抗値が必要以上に大きくなったり、接続信頼性が十分に得られないという問題点を有していた。
そこで、本発明においては上記課題を解決するため、導電性ペーストによって上下層の導通を確保するような多層配線基板において熱プレス時におけるビアの変形をできる限り抑制できるようなビア配置をとることで、ビア形状の安定性を確保し、結果的に低い抵抗値が安定して得られるとともに、高接続信頼性のビアを有する多層配線基板を提供することを目的とする。
上記目的を達成するために本発明の多層配線基板は、絶縁層と導体層とからなる積層体の絶縁層部分に形成されているビアホールに、少なくとも導電性粉末、樹脂からなる導電性ペーストを充填する工程を有し、この導電性ペーストを硬化させることによって上下層の導通を確保する多層配線基板であって、前記ビアは、ビアが接続される前記内層用回路基板の製品内において最大面積を有する導体層端から2mmより内側の範囲に存在することを特徴としたものである。あるいは、前記ビアはビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から内側2mm以内の範囲に存在するもしくは前記内層用回路基板の製品内におけるベタ導体層の端から外側に存在する場合には、前記ビア中心より半径1.5mm以内の同一層内に少なくとも一穴以上のビア中心が存在することを特徴としたものである。
本発明によれば、導電性ペーストによって上下の導体層を接続するという比較的簡便なプロセスで、接続抵抗が小さく、形状安定性に優れ、なおかつ信頼性の高いビアを有する多層配線基板を得ることが可能となる。
以下、本発明の一実施の形態における多層配線基板の構成および製造方法について説明する。図7の(a)〜(g)には両面回路基板の製造工程を示す。11は絶縁シートであり、この絶縁シートとしては、例えばガラス繊維織布に熱硬化性エポキシ樹脂を含浸させ半硬化のBステージ状態にした複合基材が使用される。以下、これをプリプレグという。なお、絶縁シートは上記に限定されるものではない、12a,12bは片面にSi系の離型剤を塗布した離型性フィルムであり、例えばPETなどが用いられる。まず、上記プリプレグ11の両面に図7(a)のように離型性フィルム12a,12bを接着し、このフィルム付プリプレグの所定位置に図7(b)に示すようにレーザ加工法などを利用して貫通穴13を形成する。次に図7(c)に示すように、印刷法などを用いて貫通穴13に導電性ペースト14を充填する。次に図7(d)に示すように、プリプレグ11の両面から離型性フィルム12a,12bを剥離する。その後図7(e)に示すようにプリプレグ11の両面に導体層である金属箔15a,15bが重ねられる。ここでは金属箔として、Cu箔を使用した。その後熱プレスにより、加熱加圧されることにより、図7(f)に示すように金属箔15a,15bとプリプレグ11とが接着されるとともに、貫通穴に充填された導電性ペースト中の導電性粉末同士が圧接され、その状態で樹脂が硬化されることで、層間の配線を電気的に接続することが可能なビアとなるのである。そして、図7(g)に示すように両面金属箔15a,15bを選択的にエッチングして配線パターン16a,16bが形成されて両面回路基板が得られる。
さらに、図8には多層基板の製造工程を示すものである。図8の(a)に示すように、内層用回路基板として図7によって作製された両面回路基板20と、図7の(a)〜(d)の工程によって作製された貫通穴に導電性ペースト14が充填されたプリプレグ11a,11bが準備される。次に図8(b)に示すように積層プレート(図示せず)上に金属箔15b、プリプレグ11b、両面回路基板20、プリプレグ11a、金属箔15aの順に各層をアライメントした後、積層される。次に積層プレートに製品を載せた状態のまま、熱プレスによって加熱加圧することにより、上記両面回路基板と同様、金属箔とプリプレグをお互いに接着させるとともに、配線パターン16a,16bは導電性ペースト14により、金属箔15a,15bとビア接続される。その後、図8(d)に示すように、両面の金属箔15a,15bを選択的にエッチングすることにより、配線パターン16c,16dを形成することにより4層多層基板を得ることができる。なお、4層以上の多層基板についても図8で示した製造方法において内層用回路基板として両面回路基板20を4層多層基板に置き換えて、図8の(a)〜(d)を繰り返すことによって得ることができる。
(実施の形態1)
上記多層基板の製造工程において、フィルムを貼付したプリプレグに穿孔した貫通穴13を形成する際に、上記貫通穴がこの貫通穴の下層に形成されるベタ導体層の端部から2mmより内側の範囲に全て存在するように形成し、その後この貫通穴に導電性ペーストを充填し、圧縮、硬化させることで図1および図2に示したような配置のビア1を有する多層配線基板を形成することが可能となる。
上記多層基板の製造工程において、フィルムを貼付したプリプレグに穿孔した貫通穴13を形成する際に、上記貫通穴がこの貫通穴の下層に形成されるベタ導体層の端部から2mmより内側の範囲に全て存在するように形成し、その後この貫通穴に導電性ペーストを充填し、圧縮、硬化させることで図1および図2に示したような配置のビア1を有する多層配線基板を形成することが可能となる。
なお、ここでのベタ導体層とは回路形成が施された導体層の内で面積が大きいものを表すものとする。一般には電源、グランドに用いられるものとして多く見受けられるが、用途はこれらに限定されるものではなく、面積が大きければこれに該当する。大きさの程度としては直径が5mmの円がこの中に入る大きさ以上のものを指す。
多層配線基板を作製時において、導体層がある箇所と導体層がない箇所では図3に示したような段差部分が存在した場合に、熱プレス時には、図3に示した様に上下から加熱加圧されることにより、前記段差部分における樹脂のフローがこの段差部分を埋める方向になる為、図3の矢印の方向になる。もし、ビアがこの段差部近傍および、導体層の外側に存在した場合には、この樹脂のフローによる横方向の応力をまともに受けることになる。図4には、樹脂フローの影響によって変形したビア形状の一例について示した。(表1)には、図1および図2に示したaの値とビアの倒れ具合を評価した結果を示した。
ビアの倒れ具合はビアの上面導体層をエッチング、もしくは平面研磨によって完全に除去し、ビアの初期位置からの変形量である図4のbを実測し、これが30μm以上の場合をNGとした。
上記の結果より、前記導体層による段差部分からビアまでの距離を十分に確保することによって、ビアに対する樹脂フローの影響をできるだけ受けにくくすることが可能であり、その距離としては2mmより大きい値をとる必要があることが明らかとなった。
(実施の形態2)
同様に、上記多層基板の製造工程において、フィルムを貼付したプリプレグに穿孔した貫通穴13を形成する際に、上記貫通穴がこの貫通穴の下層に形成されるベタ導体層の端部から内部に2mm以内の範囲に存在するような貫通穴もしくはベタ導体層の端部から外側の範囲に存在するような貫通穴について、上記貫通穴の中心より半径1.5mm以内の同一層内に少なくとも一穴以上の貫通穴中心が存在するように貫通穴を形成し、その後この貫通穴に導電性ペーストを充填し、圧縮、硬化させることで図5に示したような配置のビア1を有する多層配線基板を形成することが可能となる。
同様に、上記多層基板の製造工程において、フィルムを貼付したプリプレグに穿孔した貫通穴13を形成する際に、上記貫通穴がこの貫通穴の下層に形成されるベタ導体層の端部から内部に2mm以内の範囲に存在するような貫通穴もしくはベタ導体層の端部から外側の範囲に存在するような貫通穴について、上記貫通穴の中心より半径1.5mm以内の同一層内に少なくとも一穴以上の貫通穴中心が存在するように貫通穴を形成し、その後この貫通穴に導電性ペーストを充填し、圧縮、硬化させることで図5に示したような配置のビア1を有する多層配線基板を形成することが可能となる。
上記のようなビア配置をとることによって、熱プレス時に、図3に示した様に樹脂のフローが発生した場合においても、単独ビアで受けるのではなく、周囲に存在するビア数によって、ビア自身によるアンカー効果が大となるため、樹脂フローに対するビアの保持力が相対的に増加する結果となる。(表2)には実験結果を示した。ここでは、図5に示したcの値とビア1の倒れ具合の様子を評価した結果を示した。ビアの倒れ具合は前記の場合と同様、ビアの上面導体層をエッチング、もしくは平面研磨によって完全に除去し、ビアの初期位置からの変形量である図4のbを実測した。なお、この値が30μm以上の場合には回路の抵抗値分布や信頼性に問題の出る可能性が大きくなるため、これ以上のものをNGとした。
これより、製品内ベタ導体層の端部から内部に2mm以内の範囲に存在するようなビアもしくはベタ導体層の端部から外側の範囲に存在するようなビアについて、前記ビアを基準として、ビア中心より半径1.5mm以内の同一層に他のビアを一穴以上存在させることによりビアとして、樹脂フローに対しての影響を受けにくくすることが可能であることが明らかとなった。
(実施の形態3)
同様に、上記多層基板の製造工程において、製品内のベタ導体層の端部から内部に2mm以内の範囲に存在するようなビアもしくはベタ導体層の端部から外側の範囲に存在するようなビアについて、最終的に作製された多層基板におけるビアの直径をRとした時、上記ビアの存在する層以外の層において前記ビア中心より半径R以下の範囲に少なくとも一穴以上のビア中心が存在するように、プリプレグに貫通穴を形成し、その後この貫通穴に導電性ペーストを充填し、コア基板と圧縮、硬化させることにより図6に示したような配置のビアを有する多層配線基板を形成することが可能となる。
同様に、上記多層基板の製造工程において、製品内のベタ導体層の端部から内部に2mm以内の範囲に存在するようなビアもしくはベタ導体層の端部から外側の範囲に存在するようなビアについて、最終的に作製された多層基板におけるビアの直径をRとした時、上記ビアの存在する層以外の層において前記ビア中心より半径R以下の範囲に少なくとも一穴以上のビア中心が存在するように、プリプレグに貫通穴を形成し、その後この貫通穴に導電性ペーストを充填し、コア基板と圧縮、硬化させることにより図6に示したような配置のビアを有する多層配線基板を形成することが可能となる。
上記のようなビア配置をとることによって、熱プレス時に、図3に示した様に樹脂のフローが発生した場合においても、上記ビアの存在する層以外の層において、ビア中心より半径R以内の範囲に全くビア中心が存在しないような場合に比べて、ビアにプレス方向の応力が伝達しやすい構成となっている。これによって、上記ビア自身において、樹脂フローに対するビアの保持力が相対的に増加するとともに、ビアの圧縮性も十分に確保される。(表3)には実験結果を示した。ここでは、図6に示したdの値とビア1の倒れ具合の様子を評価した結果を示した。ビアの倒れ具合は前記の場合と同様、ビアの上面導体層をエッチング、もしくは平面研磨によって完全に除去し、ビアの初期位置からの変形量である図4のbを実測し、これが30μm以上の場合をNGとした。
これより、製品内のベタ導体層の端部から内部に2mm以内の範囲に存在するようなビアもしくはベタ導体層の端部から外側の範囲に存在するようなビアについて、前記ビアの直径をRとした時、上記ビアの存在する層以外の層において前記ビア中心より半径R以内の範囲に少なくとも一穴以上のビア中心が存在するようにビアを配置することにより樹脂フローの影響を受けにくく、ビアの圧縮性を安定して得られることが明らかとなった。
なお、上記実施の形態2と3を組み合わせたビアの配置をとることにより、実施の形態2もしくは3を単独で実施した場合よりも、さらにビアの形状安定性、抵抗値分布、信頼性等が高まることについても確認した。
本発明は、導電性ペーストをビア穴に充填し、熱プレス処理することで導電性ペーストを圧接することによって上下の導体層を接続するという比較的簡便なプロセスで、形状安定性に優れ、接続抵抗が小さく、なおかつ接続信頼性を十分に確保したビアを有する多層配線基板を安定して得ることが可能となり、上記多層配線基板を作製する上で非常に有用である。
1 ビア
2 ビアの下層導体層
3 絶縁層(プリプレグの硬化物)
4 絶縁シート(プリプレグ)
5 ビアランド
11 絶縁シート(プリプレグ)
11a,11b 絶縁シート(プリプレグ)
12a,12b 離型性フィルム
13 貫通穴
14 導電性ペースト
15a,15b 金属箔
16a,16b,16c,16d 配線パターン(導体層)
20 両面回路基板
2 ビアの下層導体層
3 絶縁層(プリプレグの硬化物)
4 絶縁シート(プリプレグ)
5 ビアランド
11 絶縁シート(プリプレグ)
11a,11b 絶縁シート(プリプレグ)
12a,12b 離型性フィルム
13 貫通穴
14 導電性ペースト
15a,15b 金属箔
16a,16b,16c,16d 配線パターン(導体層)
20 両面回路基板
Claims (8)
- 表面に導体層を有する内層用回路基板と、
少なくとも導電性粉末、樹脂を含有する導電性ペーストが充填されたビアを有する絶縁シートと、
外層用導体層とが加熱加圧することによって積層硬化された多層配線基板であって、
前記内層用回路基板の導体層と前記外層用導体層とが前記導電性ペーストを硬化させることによって導通を確保する接続構造を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から2mmより内側の範囲に存在することを特徴とする多層配線基板。 - 表面に導体層を有する内層用回路基板と、
少なくとも導電性粉末、樹脂を含有する導電性ペーストが充填されたビアを有する絶縁シートと、
外層用導体層とが加熱加圧することによって積層硬化された多層配線基板であって、
前記内層用回路基板の導体層と前記外層用導体層とが前記導電性ペーストを硬化させることによって導通を確保する接続構造を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から内側2mm以内の範囲もしくは前記内層用回路基板の製品内のベタ導体層の外側に存在する場合においては、前記ビア中心より半径1.5mm以内の同一層内に少なくとも一穴以上のビア中心が存在することを特徴とする多層配線基板。 - 表面に導体層を有する内層用回路基板と、
少なくとも導電性粉末、樹脂を含有する導電性ペーストが充填されたビアを有する絶縁シートと、
外層用導体層とが加熱加圧することによって積層硬化された多層配線基板であって、
前記内層用回路基板の導体層と前記外層用導体層とが前記導電性ペーストを硬化させることによって導通を確保する接続構造を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から内側2mm以内の範囲もしくは前記内層用回路基板の製品内におけるベタ導体層の外側に存在する場合においては、前記ビアの直径をRとした時、前記ビアの存在する層以外の層において中心より半径R以内の範囲に少なくとも一穴以上のビア中心が存在することを特徴とする多層配線基板。 - 表面に導体層を有する内層用回路基板と、
少なくとも導電性粉末、樹脂を含有する導電性ペーストが充填されたビアを有する絶縁シートと、
外層用導体層とが加熱加圧することによって積層硬化された多層配線基板であって、
前記内層用回路基板の導体層と前記外層用導体層とが前記導電性ペーストを硬化させることによって導通を確保する接続構造を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から内側2mm以内の範囲もしくは前記内層用回路基板の製品内におけるベタ導体層から外側に存在する場合においては、前記ビア中心より半径1.5mm以内の同一層内に少なくとも一穴以上のビア中心が存在し、かつ前記ビアの直径をRとした時、前記ビアの存在する層以外の層において中心より半径R以内の範囲に少なくとも一穴以上のビア中心が存在することを特徴とする多層配線基板。 - 表面に導体層を有する内層用回路基板を準備する工程と、
絶縁シートにビアを形成する工程と、
前記ビアに導電性ペーストを充填する工程と、
前記内層用回路基板と前記絶縁シートと外層用導体層とを加熱加圧する工程を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から2mmより内側の範囲に存在することを特徴とする多層配線基板の製造方法。 - 表面に導体層を有する内層用回路基板を準備する工程と、
絶縁シートにビアを形成する工程と、
前記ビアに導電性ペーストを充填する工程と、
前記内層用回路基板と前記絶縁シートと外層用導体層とを加熱加圧する工程を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から内側2mm以内の範囲もしくは前記内層用回路基板の製品内におけるベタ導体層の端より外側に存在する場合においては、前記ビア中心より半径1.5mm以内の同一層内に少なくとも一穴以上のビア中心が存在することを特徴とする多層配線基板の製造方法。 - 表面に導体層を有する内層用回路基板を準備する工程と、
絶縁シートにビアを形成する工程と、
前記ビアに導電性ペーストを充填する工程と、
前記内層用回路基板と前記絶縁シートと外層用導体層とを加熱加圧する工程を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から内側2mm以内の範囲もしくは前記内層用回路基板の製品内におけるベタ導体層から外側に存在する場合においては、前記ビアの直径をRとした時、前記ビアの存在する層以外の層において中心より半径R以内の範囲に少なくとも一穴以上のビア中心が存在することを特徴とする多層配線基板の製造方法。 - 表面に導体層を有する内層用回路基板を準備する工程と、
絶縁シートにビアを形成する工程と、
前記ビアに導電性ペーストを充填する工程と、
前記内層用回路基板と前記絶縁シートと外層用導体層とを加熱加圧する工程を備え、
前記ビアは、前記ビアが接続される前記内層用回路基板の製品内におけるベタ導体層の端から内側2mm以内の範囲もしくは前記内層用回路基板の製品内におけるベタ導体層から外側に存在する場合においては、前記ビア中心より半径1.5mm以内の同一層内に少なくとも一穴以上のビア中心が存在し、かつ前記ビアの直径をRとした時、前記ビアの存在する層以外の層において中心より半径R以内の範囲に少なくとも一穴以上のビア中心が存在することを特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074185A JP2008235638A (ja) | 2007-03-22 | 2007-03-22 | 多層配線基板および多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074185A JP2008235638A (ja) | 2007-03-22 | 2007-03-22 | 多層配線基板および多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008235638A true JP2008235638A (ja) | 2008-10-02 |
Family
ID=39908073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007074185A Pending JP2008235638A (ja) | 2007-03-22 | 2007-03-22 | 多層配線基板および多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008235638A (ja) |
-
2007
- 2007-03-22 JP JP2007074185A patent/JP2008235638A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11324126B2 (en) | Mechanically robust component carrier with rigid and flexible portions | |
JP2016136615A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP5598212B2 (ja) | ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法 | |
WO2010113448A1 (ja) | 回路基板の製造方法および回路基板 | |
JP2006294725A (ja) | 配線基板、多層配線基板およびそれらの製造方法 | |
JP2006313932A (ja) | 多層回路基板とその製造方法 | |
KR20180112977A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
JP5286988B2 (ja) | リジッドフレキシブルプリント配線板とその製造方法 | |
JP2007109697A (ja) | 多層プリント配線板及びその製造方法 | |
JP2011187854A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP5749235B2 (ja) | 回路部品内蔵基板の製造方法 | |
KR101138542B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2010118436A (ja) | 部品内蔵モジュールの製造方法 | |
WO2021049106A1 (ja) | 回路基板、回路基板の製造方法、及び電子機器 | |
JP2008235638A (ja) | 多層配線基板および多層配線基板の製造方法 | |
KR20120019144A (ko) | 인쇄회로기판 제조방법 | |
JP2011040648A (ja) | 回路基板の製造方法および回路基板 | |
KR101887754B1 (ko) | 리지드 플렉시블 회로기판 제조방법 | |
JP2007266165A (ja) | 多層配線基板の製造方法 | |
JP5585035B2 (ja) | 回路基板の製造方法 | |
WO2010095210A1 (ja) | 部品内蔵モジュールの製造方法 | |
JP4622939B2 (ja) | 回路基板の製造方法 | |
JP5633256B2 (ja) | 部品内蔵基板の製造方法 | |
JP4196126B2 (ja) | 回路基板の製造方法 | |
JP4196125B2 (ja) | 回路基板の製造方法 |