JP2008227975A - 画像形成装置、画像形成装置の制御方法及びデータ転送装置 - Google Patents
画像形成装置、画像形成装置の制御方法及びデータ転送装置 Download PDFInfo
- Publication number
- JP2008227975A JP2008227975A JP2007064151A JP2007064151A JP2008227975A JP 2008227975 A JP2008227975 A JP 2008227975A JP 2007064151 A JP2007064151 A JP 2007064151A JP 2007064151 A JP2007064151 A JP 2007064151A JP 2008227975 A JP2008227975 A JP 2008227975A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- cpu
- control means
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】複数のＣＰＵを有する画像形成装置において、ＣＰＵ間のデータ転送の際、転送速度を向上させ、ＣＰＵの負荷を最適化する。
【解決手段】コントローラＣＰＵ１０２とエンジンＣＰＵ１０３間でデータ転送が行われるとき、データサイズが所定の値以上であったら、大容量データ転送モードで転送が実行される。当該モードは、通信バッファＤＭＡＣ１１７が、メインメモリ１０４に格納されている大容量データを、コントローラＣＰＵ１０２の制御を介さないで読み出し、通信用ＳＲＡＭ１１６に一時的に格納し、データ受け取り先のエンジンＣＰＵ１０３に転送する。また、通信ログをとるモードでは、通信ログを通信用ＳＲＡＭ１１６に一時的に格納し、通信バッファＤＭＡＣ１１７がこれをメインメモリ１０４に格納する。
【選択図】図１
【解決手段】コントローラＣＰＵ１０２とエンジンＣＰＵ１０３間でデータ転送が行われるとき、データサイズが所定の値以上であったら、大容量データ転送モードで転送が実行される。当該モードは、通信バッファＤＭＡＣ１１７が、メインメモリ１０４に格納されている大容量データを、コントローラＣＰＵ１０２の制御を介さないで読み出し、通信用ＳＲＡＭ１１６に一時的に格納し、データ受け取り先のエンジンＣＰＵ１０３に転送する。また、通信ログをとるモードでは、通信ログを通信用ＳＲＡＭ１１６に一時的に格納し、通信バッファＤＭＡＣ１１７がこれをメインメモリ１０４に格納する。
【選択図】図１
Description
本発明は、画像形成装置、画像形成装置の制御方法及びデータ転送装置に関し、特に、複数のＣＰＵ間のデータ転送技術に関する。
プリンタや、コピー／ＦＡＸ／プリンタの機能を持つ複合機では、装置の制御のために複数のＣＰＵを搭載しており、それぞれのＣＰＵは、機能を実現するために各種コマンドやデータのやりとりを行っている。プリンタや複合機では、プリンタの画像の描画や各種アプリケーションの実行を行うコントローラＣＰＵと、用紙の搬送や作像、定着などの制御を行うエンジンＣＰＵが搭載されている。従来、コントローラＣＰＵとエンジンＣＰＵとの通信方法として、両方のＣＰＵからアクセスできるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：特定用途向け集積回路）に小容量のバッファを設け、コマンドやデータのやりとりを行う方法が実施されていた（例えば、特許文献１の段落「００５２」等を参照）。
特開２００５−０９４６７９号公報
しかしながら、上記従来技術には、コントローラ側からエンジン側にプログラムをダウンロードしたり、大容量のエンジンパラメータをエンジン側からコントローラ側に転送したりする場合に、小容量に分けて転送を行うため、転送に時間がかかり、ＣＰＵの負荷も高くなっているという問題点があった。
また、デバッグ時に通信内容をモニタするために、外部にバスのプロトコルを観測するための専用のプロトコルモニタ装置を接続する必要があるという問題点もあった。
そこで本発明は、上記従来技術の問題点に鑑み、複数のＣＰＵを有する画像形成装置において、ＣＰＵ間のデータ転送の際、転送速度を向上させ、ＣＰＵの負荷を最適化することを目的とする。
上記目的を達成するための、請求項１に記載の発明は、複数の演算制御手段を備える画像形成装置であって、前記複数の演算制御手段の間でデータ転送が実行されるとき、転送されるデータのサイズが所定の値以上の場合に、データ転送元の演算制御手段の主記憶とデータ転送先の演算制御手段間で、前記データ転送元の演算制御手段の制御を介さずに、前記主記憶に格納されたデータの入出力を行い、データ転送制御を実行するデータ転送制御手段と、該データ転送制御手段の制御を受けて、転送されるデータを一時的に記憶してバッファリングを行う一時記憶手段と、を有することを特徴とする画像形成装置である。
請求項２に記載の発明は、請求項１に記載の画像形成装置において、前記データ転送制御手段は、サイズが前記所定の値以上のデータの転送が終了したとき、転送終了を、前記データ転送元の演算制御手段に、通知することを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の画像形成装置において、前記複数の演算制御手段の間でデータ転送が実行されるときに操作者により通信ログをとることが選択された場合、データ転送元の演算制御手段は、データ転送のために発したコマンドを、前記一時記憶手段に通信ログとして記憶させておき、前記データ転送制御手段は、前記一時記憶手段に記憶されている前記通信ログを前記主記憶に記憶させることを特徴とする。
請求項４に記載の発明は、複数の演算制御手段を備える画像形成装置の制御方法であって、前記複数の演算制御手段の間でデータ転送が実行されるとき、転送されるデータのサイズが所定の値以上であるか否かを判断する大容量データ転送モード判定工程と、該大容量データ転送モード判定工程により、前記転送されるデータのサイズが前記所定の値以上であると判断された場合に、データ転送元の演算制御手段の主記憶から、前記データ転送元の演算制御手段の制御を介さずに転送されるデータを、バッファリングを行う一時記憶手段に、入力するデータ転送制御工程と、を有することを特徴とする画像形成装置の制御方法である。
請求項５に記載の発明は、請求項４に記載の画像形成装置の制御方法において、前記データ転送制御工程の後に、データ転送が終了したとき、転送終了を、前記データ転送元の演算制御手段に通知する転送終了通知工程を、さらに有することを特徴とする。
請求項６に記載の発明は、請求項４又は５に記載の画像形成装置の制御方法において、前記複数の演算制御手段の間でデータ転送が実行されるときに操作者により通信ログをとることが選択された場合、データ転送元の演算制御手段が、データ転送のために発したコマンドを、前記一時記憶手段に通信ログとして記憶させておく通信ログ取得工程と、前記データ転送制御工程を実行するデータ転送制御手段が、前記一時記憶手段に記憶されている前記通信ログを前記主記憶に記憶させる通信ログ出力工程と、をさらに有することを特徴とする。
請求項７に記載の発明は、複数の演算制御装置間のデータ転送を実行するデータ転送装置であって、転送されるデータのサイズが所定の値以上の場合に、データ転送元の演算制御装置の主記憶装置とデータ転送先の演算制御装置間で、前記データ転送元の演算制御装置の制御を介さずに、前記主記憶装置に格納されたデータの入出力を行い、データ転送制御を実行するデータ転送制御手段と、該データ転送制御手段の制御を受けて、転送されるデータを一時的に記憶してバッファリングを行う一時記憶手段と、を有することを特徴とするデータ転送装置である。
本発明によれば、複数のＣＰＵを有する画像形成装置において、ＣＰＵ間のデータ転送の際、転送速度を向上させ、ＣＰＵの負荷を最適化することができる。
以下、本発明の好適な実施の形態について図面を参照して説明する。
まず、本実施形態のハードウェア構成について説明する。図１を参照すると、本実施形態のハードウェアの構成例が示されている。図１に示した各部について説明する。
本実施形態の画像形成装置１００は、装置全体を制御するコントローラＣＰＵ１０２、作像制御等を実行するエンジンＣＰＵ１０３、メインメモリ１０４、ハードディスク１０５、操作部１０６を有して構成されており、各部はＡＳＩＣ１０１で相互に通信可能に接続されている。また、ＡＳＩＣ１０１は、外部の端末装置２００とも通信可能である。
ＡＳＩＣ１０１は、ハードディスク１０５やメインメモリ１０４、操作部１０６の制御及びコントローラＣＰＵ１０２とエンジンＣＰＵ１０３の通信のためのバッファを含む構成である。
コントローラＣＰＵ１０２は、プリンタの画像描画や各種アプリケーションの実行を行う。また、画像形成装置１００全体の制御も行う。
エンジンＣＰＵ１０３は、用紙の搬送や、作像、定着などの制御を行う。
メインメモリ１０４は、コントローラＣＰＵ１０２がプリンタの画像描画や各種アプリケーションの実行を行うための作業用メモリで、コントローラＣＰＵ１０２により、エンジンパラメータの一時記憶領域や、ＤＭＡＣ用ディスクリプタ領域などの用途に使用される。
ハードディスク１０５は、画像データの一時記憶や、画像形成装置１００の電源がオフになるときに保存しておく情報を記憶するための大容量記憶装置で、エンジンパラメータの保存などに使用する。
操作部１０６は、ユーザとのインターフェース装置で、各種情報の表示のための画面及び操作のためのキーを備える。例えば、液晶タッチパネルなどが利用できる。
端末装置２００は、パーソナルコンピュータなどのシリアルインターフェースを持つ情報処理装置が利用できる。端末装置２００は、デバッグ時にＡＳＩＣ１０１のシリアルインターフェース１１５に接続して、ＡＳＩＣ１０１内部のレジスタ１１１や通信用ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１６の書き込みデータの入力及び送信、読み出しデータの受信及び表示を行う。
ＡＳＩＣ１０１は、以下に挙げるモジュールを備える。
エンジンＣＰＵインターフェース１１３は、エンジンＣＰＵ１０３からの通信用ＳＲＡＭ１１６やレジスタ１１１へのアクセスの制御を行う。
エンジンＣＰＵインターフェース１１３とコントローラＣＰＵインターフェース１１４間には、データ転送の際に使用される小容量のバッファ領域が、受信用と送信用にそれぞれ用意されている。図２に、このＣＰＵインターフェース間通信の詳細を示す。
図２において、エンジンＣＰＵ用送信バッファ１２１は、エンジンＣＰＵ１０３がコントローラＣＰＵ１０２へ転送するコマンドやデータを書き込むための小容量のバッファ領域である。
コントローラＣＰＵ用送信バッファ１２４は、コントローラＣＰＵ１０２がエンジンＣＰＵ１０３へ転送するコマンドやデータを書き込むための小容量のバッファ領域である。
エンジンＣＰＵ用受信バッファ１２３は、コントローラＣＰＵ１０２がエンジンＣＰＵ１０３へ送信したコマンドやデータを読み出すための小容量のバッファ領域である。
コントローラＣＰＵ用受信バッファ１２２は、エンジンＣＰＵ１０３がコントローラＣＰＵ１０２へ送信したコマンドやデータを読み出すための小容量のバッファ領域である。
図１に戻り、ＡＳＩＣ１０１の他のモジュールの説明をする。通信用ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１６は、大容量のデータをコントローラＣＰＵ１０２とエンジンＣＰＵ１０３との間で送受信するために使用される大容量のメモリである。
レジスタ１１１は、それぞれのＣＰＵがＡＳＩＣ１０１の制御を行うためのパラメータ設定領域である。それぞれのＣＰＵ用に、動作モードレジスタ、割り込み要因レジスタ、割り込みマスクレジスタ、ＤＭＡＣモード設定レジスタ、ＤＭＡＣ起動レジスタ、送信／受信データサイズレジスタ、ＤＭＡ送信／受信データサイズレジスタ、読み出し終了レジスタ、ＤＭＡ読み出し終了レジスタなどを備える。
コントローラＣＰＵインターフェース１１４は、コントローラＣＰＵ１０２からの、通信用ＳＲＡＭ１１６やレジスタ１１１へのアクセス制御及びＡＳＩＣ１０１内各モジュールの制御を行う。
通信バッファＤＭＡＣ１１７は、通信用ＳＲＡＭ１１６とメインメモリ１０４との間で、ＤＭＡ転送を行う。
ハードディスクＤＭＡＣ１１９は、ハードディスクインターフェース１１８を経由してハードディスク１０５とメインメモリ１０４との間で、ＤＭＡ転送を行う。
ハードディスクインターフェース１１８は、ハードディスク１０５へのデータの書き込み、ハードディスク１０５からのデータの読み出しの制御を行う。
操作部コントローラ１２０は、操作部１０６の画面表示や、操作部１０６からのキー入力の制御を行う。
エンジンＣＰＵ割り込み制御部１１０は、ＡＳＩＣ１０１内部の各種主信号の状態に応じて割り込み信号を生成して、エンジンＣＰＵ１０３に割り込みを発生する。
コントローラＣＰＵ割り込み制御部１１２は、ＡＳＩＣ１０１内部の各種主信号の状態に応じて割り込み信号を生成して、コントローラＣＰＵ１０２に割り込みを発生する。
次に、本実施形態の動作モード切り替え動作の説明を、図３を参照して説明する。
［ステップＳ３０１］
通信ログをとるか否かを決める。通信ログをとる場合はステップＳ３０２へ進む。とらない場合はステップＳ３０３へ進む。
通信ログをとるか否かを決める。通信ログをとる場合はステップＳ３０２へ進む。とらない場合はステップＳ３０３へ進む。
［ステップＳ３０２］
通信ログをとる場合は、動作モードレジスタが通信ログモードに設定される。この場合、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７は、通信ログ記録用に使用される。通信ログモードの詳細については後述する。
通信ログをとる場合は、動作モードレジスタが通信ログモードに設定される。この場合、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７は、通信ログ記録用に使用される。通信ログモードの詳細については後述する。
［ステップＳ３０３］
通信ログをとらない場合は、動作モードレジスタが大容量データ転送モードに設定される。この場合、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７は、大容量データ転送用に使用される。
通信ログをとらない場合は、動作モードレジスタが大容量データ転送モードに設定される。この場合、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７は、大容量データ転送用に使用される。
［ステップＳ３０４］
大容量データ転送モードでデータ転送を行う場合、送信側のＣＰＵは、送信するデータサイズが一定サイズを超えているかどうかを判定する。超えている場合はステップＳ３０５へ、超えていない場合はステップＳ３０６へ進む。
大容量データ転送モードでデータ転送を行う場合、送信側のＣＰＵは、送信するデータサイズが一定サイズを超えているかどうかを判定する。超えている場合はステップＳ３０５へ、超えていない場合はステップＳ３０６へ進む。
［ステップＳ３０５］
送信するデータサイズが一定サイズを超えている場合は、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７を使用して、データの転送を行う。詳細は後述する。
送信するデータサイズが一定サイズを超えている場合は、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７を使用して、データの転送を行う。詳細は後述する。
［ステップＳ３０６］
送信するデータサイズが一定サイズを超えていない場合は、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７は使用せずに、図２に示したコントローラＣＰＵ用送信バッファ１２４及びコントローラＣＰＵ用受信バッファ１２２並びにエンジンＣＰＵ用送信バッファ１２１及びエンジンＣＰＵ用受信バッファ１２３を使用して通常のコマンドやデータの転送を行う。
送信するデータサイズが一定サイズを超えていない場合は、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７は使用せずに、図２に示したコントローラＣＰＵ用送信バッファ１２４及びコントローラＣＰＵ用受信バッファ１２２並びにエンジンＣＰＵ用送信バッファ１２１及びエンジンＣＰＵ用受信バッファ１２３を使用して通常のコマンドやデータの転送を行う。
次に、本実施形態の大容量データ転送モードについて説明する。前述の通り、大容量データ転送モードでは、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７を大容量データの転送に使用する。
まず、コントローラＣＰＵ１０２からエンジンＣＰＵ１０３への大容量データ転送について図４及び図５を参照して説明する。図４及び図５は、大容量データ転送モードで、コントローラＣＰＵ１０２からエンジンＣＰＵ１０３にデータを送信する場合の動作フローである。以下の説明においては、大容量データの一例として、エンジンが持つエンジンパラメータを転送する場合について説明する。
［ステップＳ４０１］
コントローラＣＰＵ１０２は、ハードディスク１０５にあるエンジンパラメータをメインメモリ１０４に転送するために、メインメモリ１０４にエンジンパラメータ用のメモリ領域を確保する。
コントローラＣＰＵ１０２は、ハードディスク１０５にあるエンジンパラメータをメインメモリ１０４に転送するために、メインメモリ１０４にエンジンパラメータ用のメモリ領域を確保する。
［ステップＳ４０２］
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９によるＤＭＡ転送のためのディスクリプタ情報をメインメモリ１０４に書き込む。ディスクリプタ情報は、ＤＭＡ転送時のアドレスや転送サイズといったパラメータの情報である。
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９によるＤＭＡ転送のためのディスクリプタ情報をメインメモリ１０４に書き込む。ディスクリプタ情報は、ＤＭＡ転送時のアドレスや転送サイズといったパラメータの情報である。
［ステップＳ４０３］
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣモード設定レジスタをメモリライトモードにセットする。
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣモード設定レジスタをメモリライトモードにセットする。
［ステップＳ４０４］
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
［ステップＳ４０５］
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
［ステップＳ４０６］
ＡＳＩＣ１０１のハードディスクインターフェース１１８はハードディスク１０５からエンジンパラメータの読み出しを行い、ハードディスクＤＭＡＣ１１９に送る。
ＡＳＩＣ１０１のハードディスクインターフェース１１８はハードディスク１０５からエンジンパラメータの読み出しを行い、ハードディスクＤＭＡＣ１１９に送る。
［ステップＳ４０７］
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、ディスクリプタ情報に従ってエンジンパラメータをメインメモリ１０４に転送する。
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、ディスクリプタ情報に従ってエンジンパラメータをメインメモリ１０４に転送する。
［ステップＳ４０８］
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、転送が終了していなければ、ステップＳ４０６へ戻る。
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、転送が終了していなければ、ステップＳ４０６へ戻る。
［ステップＳ４０９］
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、転送が終了したら、コントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出力する。
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、転送が終了したら、コントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出力する。
［ステップＳ４１０］
コントローラＣＰＵ１０２は、ｃｏｍｐｌｅｔｅ割り込みが来たら、ＤＭＡ送信バッファエンプティ割り込み要因レジスタのチェックを行う。コントローラＣＰＵ１０２が送信したデータの読み出しをエンジンＣＰＵ１０３が完了していない場合、ＤＭＡ送信バッファエンプティ割り込み要因レジスタは０に、完了している場合は１になっている。
コントローラＣＰＵ１０２は、ｃｏｍｐｌｅｔｅ割り込みが来たら、ＤＭＡ送信バッファエンプティ割り込み要因レジスタのチェックを行う。コントローラＣＰＵ１０２が送信したデータの読み出しをエンジンＣＰＵ１０３が完了していない場合、ＤＭＡ送信バッファエンプティ割り込み要因レジスタは０に、完了している場合は１になっている。
［ステップＳ４１１］
ＤＭＡ送信バッファエンプティ割り込み要因レジスタが０の場合は、エンジンＣＰＵ１０３の読み出しが終了するまで待つ必要があるので、ステップＳ４１２へ進む。ＤＭＡ送信バッファエンプティ割り込み要因レジスタが１の場合は、通信用ＳＲＡＭ１１６に書き込みが可能なのでステップＳ４１６へ進む。
ＤＭＡ送信バッファエンプティ割り込み要因レジスタが０の場合は、エンジンＣＰＵ１０３の読み出しが終了するまで待つ必要があるので、ステップＳ４１２へ進む。ＤＭＡ送信バッファエンプティ割り込み要因レジスタが１の場合は、通信用ＳＲＡＭ１１６に書き込みが可能なのでステップＳ４１６へ進む。
［ステップＳ４１２］
コントローラＣＰＵ１０２は、ＤＭＡ送信バッファエンプティ割り込みマスクを解除してＤＭＡ送信バッファエンプティ割り込みが来るのを待つ。
コントローラＣＰＵ１０２は、ＤＭＡ送信バッファエンプティ割り込みマスクを解除してＤＭＡ送信バッファエンプティ割り込みが来るのを待つ。
［ステップＳ４１３］
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３の読み出しが終了して、ＤＭＡ読み出し終了レジスタがセットされるのを待つ。
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３の読み出しが終了して、ＤＭＡ読み出し終了レジスタがセットされるのを待つ。
［ステップＳ４１４］
ＤＭＡ読み出し終了レジスタがセットされると、ＡＳＩＣ１０１内のＤＭＡ送信バッファエンプティ要因レジスタは１になる。
ＤＭＡ読み出し終了レジスタがセットされると、ＡＳＩＣ１０１内のＤＭＡ送信バッファエンプティ要因レジスタは１になる。
［ステップＳ４１５］
エンジンＣＰＵ１０３がデータの読み出しを終了して、ＤＭＡ読み出し終了レジスタがセットされると、ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、コントローラＣＰＵ１０２にＤＭＡ送信バッファエンプティ割り込みを出力する。
エンジンＣＰＵ１０３がデータの読み出しを終了して、ＤＭＡ読み出し終了レジスタがセットされると、ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、コントローラＣＰＵ１０２にＤＭＡ送信バッファエンプティ割り込みを出力する。
［ステップＳ４１６］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７によるＤＭＡ転送のためのディスクリプタ情報をメインメモリ１０４に書き込む。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７によるＤＭＡ転送のためのディスクリプタ情報をメインメモリ１０４に書き込む。
［ステップＳ４１７］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリリードモードにセットする。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリリードモードにセットする。
［ステップＳ４１８］
コントローラＣＰＵ１０３は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
コントローラＣＰＵ１０３は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
［ステップＳ４１９］
コントローラＣＰＵ１０２は、ＤＭＡ転送が終了するまで、別のタスクを実行できる。したがって、この間に、エンジンＣＰＵ用送信バッファ１２１及びエンジンＣＰＵ用受信バッファ１２３並びにコントローラＣＰＵ用送信バッファ１２４及びコントローラＣＰＵ用受信バッファ１２２を使用してコマンドやデータの送受信を行うことができる。
コントローラＣＰＵ１０２は、ＤＭＡ転送が終了するまで、別のタスクを実行できる。したがって、この間に、エンジンＣＰＵ用送信バッファ１２１及びエンジンＣＰＵ用受信バッファ１２３並びにコントローラＣＰＵ用送信バッファ１２４及びコントローラＣＰＵ用受信バッファ１２２を使用してコマンドやデータの送受信を行うことができる。
［ステップＳ４２０］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
［ステップＳ４２１］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、ディスクリプタ情報に従ってエンジンパラメータをメインメモリ１０４から読み出す。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、ディスクリプタ情報に従ってエンジンパラメータをメインメモリ１０４から読み出す。
［ステップＳ４２２］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、メインメモリ１０４から読み出したエンジンパラメータを通信用ＳＲＡＭ１１６に書き込む。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、メインメモリ１０４から読み出したエンジンパラメータを通信用ＳＲＡＭ１１６に書き込む。
［ステップＳ４２３］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、転送が終了していなければ、ステップＳ４２１へ戻る。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、転送が終了していなければ、ステップＳ４２１へ戻る。
［ステップＳ４２４］
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、転送が終了したら、コントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出力する。
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、転送が終了したら、コントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出力する。
［ステップＳ４２５］
コントローラＣＰＵ１０２は、通信用ＳＲＡＭ１１６へのデータ転送が終了したら、ＤＭＡ送信データサイズレジスタにＤＭＡ送信データサイズを書き込む。
コントローラＣＰＵ１０２は、通信用ＳＲＡＭ１１６へのデータ転送が終了したら、ＤＭＡ送信データサイズレジスタにＤＭＡ送信データサイズを書き込む。
［ステップＳ４２６］
ＡＳＩＣ１０１は、ＤＭＡ送信データサイズが書き込まれると、ＤＭＡ送信バッファエンプティ割り込み要因レジスタを０にする。
ＡＳＩＣ１０１は、ＤＭＡ送信データサイズが書き込まれると、ＤＭＡ送信バッファエンプティ割り込み要因レジスタを０にする。
［ステップＳ４２７］
ＡＳＩＣ１０１は、ＤＭＡ送信データサイズが書き込まれると、エンジンＣＰＵ１０３用のＤＭＡ受信データサイズレジスタにＤＭＡ送信データサイズをセットする。
ＡＳＩＣ１０１は、ＤＭＡ送信データサイズが書き込まれると、エンジンＣＰＵ１０３用のＤＭＡ受信データサイズレジスタにＤＭＡ送信データサイズをセットする。
［ステップＳ４２８］
ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、同時にエンジンＣＰＵ１０３にＤＭＡ受信バッファフル割り込みを発生する。
ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、同時にエンジンＣＰＵ１０３にＤＭＡ受信バッファフル割り込みを発生する。
［ステップＳ４２９］
エンジンＣＰＵ１０３は、ＤＭＡ受信バッファフル割り込みが来たら、ＤＭＡ受信データサイズを読み出す。
エンジンＣＰＵ１０３は、ＤＭＡ受信バッファフル割り込みが来たら、ＤＭＡ受信データサイズを読み出す。
［ステップＳ４３０］
エンジンＣＰＵ１０３は、通信用ＳＲＡＭ１１６からエンジンパラメータを読み出す。
エンジンＣＰＵ１０３は、通信用ＳＲＡＭ１１６からエンジンパラメータを読み出す。
［ステップＳ４３１］
エンジンＣＰＵ１０３は、ＤＭＡ受信データサイズ分の読み出しが終了していなければステップＳ４３０へ戻る。
エンジンＣＰＵ１０３は、ＤＭＡ受信データサイズ分の読み出しが終了していなければステップＳ４３０へ戻る。
［ステップＳ４３２］
エンジンＣＰＵ１０３は、ＤＭＡ受信データサイズ分の読み出しが終了したら、ＤＭＡ読み出し終了レジスタをセットする。
エンジンＣＰＵ１０３は、ＤＭＡ受信データサイズ分の読み出しが終了したら、ＤＭＡ読み出し終了レジスタをセットする。
［ステップＳ４３３］
ＡＳＩＣ１０１は、ＤＭＡ読み出し終了レジスタがセットされると、ＤＭＡ送信バッファエンプティ割り込み要因レジスタを１にする。
ＡＳＩＣ１０１は、ＤＭＡ読み出し終了レジスタがセットされると、ＤＭＡ送信バッファエンプティ割り込み要因レジスタを１にする。
次に、エンジンＣＰＵ１０３からコントローラＣＰＵ１０２への大容量データ転送について図６及び図７を参照して説明する。図６及び図７は、大容量データ転送モードで、エンジンＣＰＵ１０３からコントローラＣＰＵ１０２にデータを送信する場合の動作フローである。以下の説明においては、大容量データの一例として、エンジンが持つエンジンパラメータを転送する場合について説明する。
［ステップＳ６０１］
エンジンＣＰＵ１０３は、ＤＭＡ送信バッファエンプティ割り込み要因レジスタのチェックを行う。エンジンＣＰＵ１０３が送信したデータの読み出しをコントローラＣＰＵ１０２が完了していない場合、ＤＭＡ送信バッファエンプティ割り込み要因レジスタは０に、完了している場合は１になっている。
エンジンＣＰＵ１０３は、ＤＭＡ送信バッファエンプティ割り込み要因レジスタのチェックを行う。エンジンＣＰＵ１０３が送信したデータの読み出しをコントローラＣＰＵ１０２が完了していない場合、ＤＭＡ送信バッファエンプティ割り込み要因レジスタは０に、完了している場合は１になっている。
［ステップＳ６０２］
ＤＭＡ送信バッファエンプティ割り込み要因レジスタが０の場合は、コントローラＣＰＵ１０２の読み出しが終了するまで待つ必要があるので、ステップＳ６０３へ進む。ＤＭＡ送信バッファエンプティ割り込み要因レジスタが１の場合は、通信用ＳＲＡＭ１１６に書き込みが可能なのでステップＳ６０７へ進む。
ＤＭＡ送信バッファエンプティ割り込み要因レジスタが０の場合は、コントローラＣＰＵ１０２の読み出しが終了するまで待つ必要があるので、ステップＳ６０３へ進む。ＤＭＡ送信バッファエンプティ割り込み要因レジスタが１の場合は、通信用ＳＲＡＭ１１６に書き込みが可能なのでステップＳ６０７へ進む。
［ステップＳ６０３］
エンジンＣＰＵ１０３は、ＤＭＡ送信バッファエンプティ割り込み要因レジスタが０になっている場合は、ＤＭＡ送信バッファエンプティ割り込みマスクを解除してコントローラＣＰＵ１０２の読み出しが終了するのを待つ。
エンジンＣＰＵ１０３は、ＤＭＡ送信バッファエンプティ割り込み要因レジスタが０になっている場合は、ＤＭＡ送信バッファエンプティ割り込みマスクを解除してコントローラＣＰＵ１０２の読み出しが終了するのを待つ。
［ステップＳ６０４］
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２の読み出しが終了して、ＤＭＡ読み出し終了レジスタがセットされるのを待つ。
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２の読み出しが終了して、ＤＭＡ読み出し終了レジスタがセットされるのを待つ。
［ステップＳ６０５］
ＤＭＡ読み出し終了レジスタがセットされると、ＡＳＩＣ１０１のＤＭＡ送信バッファエンプティ要因レジスタは１になる。
ＤＭＡ読み出し終了レジスタがセットされると、ＡＳＩＣ１０１のＤＭＡ送信バッファエンプティ要因レジスタは１になる。
［ステップＳ６０６］
コントローラＣＰＵ１０２がデータの読み出しを終了すると、ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、エンジンＣＰＵ１０３にＤＭＡ送信バッファエンプティ割り込みを出力する。
コントローラＣＰＵ１０２がデータの読み出しを終了すると、ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、エンジンＣＰＵ１０３にＤＭＡ送信バッファエンプティ割り込みを出力する。
［ステップＳ６０７］
エンジンＣＰＵ１０３は、通信用ＳＲＡＭ１１６に送信するエンジンパラメータの書き込みを行う。
エンジンＣＰＵ１０３は、通信用ＳＲＡＭ１１６に送信するエンジンパラメータの書き込みを行う。
［ステップＳ６０８］
エンジンＣＰＵ１０３は、通信用ＳＲＡＭ１１６にエンジンパラメータの書き込みが終了していなければステップＳ６０７へ戻る。
エンジンＣＰＵ１０３は、通信用ＳＲＡＭ１１６にエンジンパラメータの書き込みが終了していなければステップＳ６０７へ戻る。
［ステップＳ６０９］
エンジンＣＰＵ１０３は、ＤＭＡ送信データサイズレジスタにエンジンパラメータのＤＭＡ送信データサイズを書き込む。
エンジンＣＰＵ１０３は、ＤＭＡ送信データサイズレジスタにエンジンパラメータのＤＭＡ送信データサイズを書き込む。
［ステップＳ６１０］
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３用のＤＭＡ送信バッファエンプティ割り込み要因レジスタを０にする。
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３用のＤＭＡ送信バッファエンプティ割り込み要因レジスタを０にする。
［ステップＳ６１１］
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２用のＤＭＡ受信データサイズレジスタにエンジンパラメータの送信データサイズをセットする。
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２用のＤＭＡ受信データサイズレジスタにエンジンパラメータの送信データサイズをセットする。
［ステップＳ６１２］
ＡＳＩＣ１０１のコントローラＣＰＵ用割り込み制御部１１２は、コントローラＣＰＵ１０２にＤＭＡ受信バッファフル割り込みを出す。
ＡＳＩＣ１０１のコントローラＣＰＵ用割り込み制御部１１２は、コントローラＣＰＵ１０２にＤＭＡ受信バッファフル割り込みを出す。
［ステップＳ６１３］
コントローラＣＰＵ１０２は、ＤＭＡ受信バッファフル割り込みが来たら、ＤＭＡ受信データサイズレジスタの値を読み出す。
コントローラＣＰＵ１０２は、ＤＭＡ受信バッファフル割り込みが来たら、ＤＭＡ受信データサイズレジスタの値を読み出す。
［ステップＳ６１４］
コントローラＣＰＵ１０２は、メインメモリ１０４にエンジンパラメータ用のメモリ領域を確保する。
コントローラＣＰＵ１０２は、メインメモリ１０４にエンジンパラメータ用のメモリ領域を確保する。
［ステップＳ６１５］
コントローラＣＰＵ１０２は、メインメモリ１０４に通信バッファＤＭＡＣ１１７によるＤＭＡ転送のためのディスクリプタ情報を書き込む。
コントローラＣＰＵ１０２は、メインメモリ１０４に通信バッファＤＭＡＣ１１７によるＤＭＡ転送のためのディスクリプタ情報を書き込む。
［ステップＳ６１６］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリライトモードにする。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリライトモードにする。
［ステップＳ６１７］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
［ステップＳ６１８］
コントローラＣＰＵ１０２は、ＤＭＡ転送が終了するまで、別のタスクを実行できる。したがって、この間に、エンジンＣＰＵ用送信バッファ１２１及びエンジンＣＰＵ用受信バッファ１２３並びにコントローラＣＰＵ用送信バッファ１２４及びコントローラＣＰＵ用受信バッファ１２２を使用してコマンドの送受信を行うことができる。
コントローラＣＰＵ１０２は、ＤＭＡ転送が終了するまで、別のタスクを実行できる。したがって、この間に、エンジンＣＰＵ用送信バッファ１２１及びエンジンＣＰＵ用受信バッファ１２３並びにコントローラＣＰＵ用送信バッファ１２４及びコントローラＣＰＵ用受信バッファ１２２を使用してコマンドの送受信を行うことができる。
［ステップＳ６１９］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
［ステップＳ６２０］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、読み出したディスクリプタ情報に従ってエンジンパラメータを通信用ＳＲＡＭ１１６から読み出す。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、読み出したディスクリプタ情報に従ってエンジンパラメータを通信用ＳＲＡＭ１１６から読み出す。
［ステップＳ６２１］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、読み出したエンジンパラメータをメインメモリ１０４に転送する。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、読み出したエンジンパラメータをメインメモリ１０４に転送する。
［ステップＳ６２２］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、ＤＭＡ転送が終了していなければステップＳ６２０に戻る。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、ＤＭＡ転送が終了していなければステップＳ６２０に戻る。
［ステップＳ６２３］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、ＤＭＡ転送が終了したらコントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出す。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、ＤＭＡ転送が終了したらコントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出す。
［ステップＳ６２４］
コントローラＣＰＵ１０２は、ｃｏｍｐｌｅｔｅ割り込みが来たら、ＤＭＡ読み出し終了レジスタをセットする。
コントローラＣＰＵ１０２は、ｃｏｍｐｌｅｔｅ割り込みが来たら、ＤＭＡ読み出し終了レジスタをセットする。
［ステップＳ６２５］
ＡＳＩＣ１０１は、ＤＭＡ読み出し終了レジスタがセットされると、ＤＭＡ送信バッファエンプティ割り込み要因レジスタを１にする。
ＡＳＩＣ１０１は、ＤＭＡ読み出し終了レジスタがセットされると、ＤＭＡ送信バッファエンプティ割り込み要因レジスタを１にする。
［ステップＳ６２６］
コントローラＣＰＵ１０２は、メインメモリ１０４のエンジンパラメータをハードディスク１０５に保存するために、メインメモリ１０４にハードディスクＤＭＡＣ１１９によるＤＭＡ転送のためのディスクリプタ情報を書き込む。
コントローラＣＰＵ１０２は、メインメモリ１０４のエンジンパラメータをハードディスク１０５に保存するために、メインメモリ１０４にハードディスクＤＭＡＣ１１９によるＤＭＡ転送のためのディスクリプタ情報を書き込む。
［ステップＳ６２７］
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣモード設定レジスタをメモリリードモードにする。
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣモード設定レジスタをメモリリードモードにする。
［ステップＳ６２８］
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
コントローラＣＰＵ１０２は、ハードディスクＤＭＡＣ１１９のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
［ステップＳ６２９］
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、起動されると、メインメモリ１０４からディスクリプタ情報を読み出す。
［ステップＳ６３０］
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、読み出したディスクリプタ情報に従ってエンジンパラメータをメインメモリ１０４から読み出してハードディスクインターフェース１１８に転送する。
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、読み出したディスクリプタ情報に従ってエンジンパラメータをメインメモリ１０４から読み出してハードディスクインターフェース１１８に転送する。
［ステップＳ６３１］
ＡＳＩＣ１０１のハードディスクインターフェース１１８は、ハードディスク１０５にエンジンパラメータの書き込みを行う。
ＡＳＩＣ１０１のハードディスクインターフェース１１８は、ハードディスク１０５にエンジンパラメータの書き込みを行う。
［ステップＳ６３２］
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、転送が完了していなければステップＳ６３０に戻る。
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、転送が完了していなければステップＳ６３０に戻る。
［ステップＳ６３３］
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、ＤＭＡ転送が終了したら、コントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出力する。
ＡＳＩＣ１０１のハードディスクＤＭＡＣ１１９は、ＤＭＡ転送が終了したら、コントローラＣＰＵ１０２にｃｏｍｐｌｅｔｅ割り込みを出力する。
次に、本実施形態の通信ログモードの説明をする。通信ログモードでは、通信用ＳＲＡＭ１１６及び通信バッファＤＭＡＣ１１７を通信ログの記憶及びメインメモリ１０４への転送に使用する。
また、通信は、小容量のエンジン向けバッファとコントローラ向けバッファ（すなわち、エンジンＣＰＵ用送信バッファ１２１及びエンジンＣＰＵ用受信バッファ１２３並びにコントローラＣＰＵ用送信バッファ１２４及びコントローラＣＰＵ用受信バッファ１２２）を使用して行う。通信で送られるコマンドとしては、コントローラＣＰＵ１０２からエンジンＣＰＵ１０３に対しては、スキャナプロセス実行／中断コマンド、プロッタプロセス実行／中断コマンド、給紙先／排紙先設定コマンドなどがあり、エンジンＣＰＵ１０３からコントローラＣＰＵ１０２に対しては、スキャナ状態通知コマンド、給紙トレイ状態通知コマンド、プロッタドア状態通知コマンドなどがある。
まず、コントローラＣＰＵ１０２からエンジンＣＰＵ１０３へ送信時の通信ログ作成について図８を参照して説明する。図８は、通信ログモードでコントローラＣＰＵ１０２からエンジンＣＰＵ１０３へコマンドやデータを送信する時における通信ログ作成の動作フローである。
［ステップＳ８０１］
コントローラＣＰＵ１０２は、メインメモリ１０４に通信ログを保存するために十分なメモリ領域を確保する。
コントローラＣＰＵ１０２は、メインメモリ１０４に通信ログを保存するために十分なメモリ領域を確保する。
［ステップＳ８０２］
コントローラＣＰＵ１０２は、メインメモリ１０４に通信バッファＤＭＡＣ１１７によるＤＭＡ転送のためのディスクリプタ情報を作成する。
コントローラＣＰＵ１０２は、メインメモリ１０４に通信バッファＤＭＡＣ１１７によるＤＭＡ転送のためのディスクリプタ情報を作成する。
［ステップＳ８０３］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリライトモードにセットする。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリライトモードにセットする。
［ステップＳ８０４］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
［ステップＳ８０５］
通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報の読み出しを行う。
通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報の読み出しを行う。
［ステップＳ８０６］
コントローラＣＰＵ１０２は、送信バッファエンプティ割り込み要因レジスタのチェックを行う。
コントローラＣＰＵ１０２は、送信バッファエンプティ割り込み要因レジスタのチェックを行う。
［ステップＳ８０７］
送信バッファエンプティ割り込み要因レジスタが０の時、コントローラＣＰＵ１０２が出したコマンドの読み出しをエンジンＣＰＵ１０３が終了していないので、エンジンＣＰＵ１０３が読み出しが終わるのを待つためにステップＳ８０８へ進む。送信バッファエンプティ割り込み要因レジスタが１の時、コントローラＣＰＵ１０２はエンジンＣＰＵ向けバッファに書き込みができるので、ステップＳ８１２へ進む。
送信バッファエンプティ割り込み要因レジスタが０の時、コントローラＣＰＵ１０２が出したコマンドの読み出しをエンジンＣＰＵ１０３が終了していないので、エンジンＣＰＵ１０３が読み出しが終わるのを待つためにステップＳ８０８へ進む。送信バッファエンプティ割り込み要因レジスタが１の時、コントローラＣＰＵ１０２はエンジンＣＰＵ向けバッファに書き込みができるので、ステップＳ８１２へ進む。
［ステップＳ８０８］
コントローラＣＰＵ１０２は送信バッファエンプティ割り込みマスクを解除してエンジンＣＰＵ１０３の読み出しが終了するのを待つ。
コントローラＣＰＵ１０２は送信バッファエンプティ割り込みマスクを解除してエンジンＣＰＵ１０３の読み出しが終了するのを待つ。
［ステップＳ８０９］
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３の読み出しが終了して、読み出し終了レジスタがセットされるのを待つ。
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３の読み出しが終了して、読み出し終了レジスタがセットされるのを待つ。
［ステップＳ８１０］
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３の読み出し終了レジスタがセットされたら、送信バッファエンプティ割り込み要因レジスタを１にする。
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３の読み出し終了レジスタがセットされたら、送信バッファエンプティ割り込み要因レジスタを１にする。
［ステップＳ８１１］
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、コントローラＣＰＵ１０２に送信バッファエンプティ割り込みを出す。
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、コントローラＣＰＵ１０２に送信バッファエンプティ割り込みを出す。
［ステップＳ８１２］
コントローラＣＰＵ１０２は、コントローラＣＰＵ用送信バッファ１２４へ送信するコマンドを書き込む。
コントローラＣＰＵ１０２は、コントローラＣＰＵ用送信バッファ１２４へ送信するコマンドを書き込む。
［ステップＳ８１３］
コントローラＣＰＵインターフェース１１４は、コントローラＣＰＵ用送信バッファ１２４にコマンドが書き込まれると、同時に通信バッファＤＭＡＣ１１７にコマンドを書き込む。
コントローラＣＰＵインターフェース１１４は、コントローラＣＰＵ用送信バッファ１２４にコマンドが書き込まれると、同時に通信バッファＤＭＡＣ１１７にコマンドを書き込む。
［ステップＳ８１４］
通信バッファＤＭＡＣ１１７は、コントローラＣＰＵインターフェース１１４により書き込まれたコマンドを、メインメモリ１０４に転送する。
通信バッファＤＭＡＣ１１７は、コントローラＣＰＵインターフェース１１４により書き込まれたコマンドを、メインメモリ１０４に転送する。
［ステップＳ８１５］
ＡＳＩＣ１０１は、コントローラＣＰＵ用送信バッファ１２４の内容をエンジンＣＰＵ用受信バッファ１２３にセットする。
ＡＳＩＣ１０１は、コントローラＣＰＵ用送信バッファ１２４の内容をエンジンＣＰＵ用受信バッファ１２３にセットする。
［ステップＳ８１６］
コントローラＣＰＵ１０２は、コントローラＣＰＵ用送信バッファ１２４へコマンドの書き込みが終了していなければステップＳ８１２へ戻る。
コントローラＣＰＵ１０２は、コントローラＣＰＵ用送信バッファ１２４へコマンドの書き込みが終了していなければステップＳ８１２へ戻る。
［ステップＳ８１７］
コントローラＣＰＵ１０２は、コントローラＣＰＵ用送信バッファ１２４へコマンドの書き込みを終了したら、送信データサイズをレジスタ１１１に書き込む。
コントローラＣＰＵ１０２は、コントローラＣＰＵ用送信バッファ１２４へコマンドの書き込みを終了したら、送信データサイズをレジスタ１１１に書き込む。
［ステップＳ８１８］
ＡＳＩＣ１０１は、送信バッファエンプティ割り込み要因レジスタを０にする。
ＡＳＩＣ１０１は、送信バッファエンプティ割り込み要因レジスタを０にする。
［ステップＳ８１９］
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３用の受信データサイズレジスタに送信データサイズをセットする。
ＡＳＩＣ１０１は、エンジンＣＰＵ１０３用の受信データサイズレジスタに送信データサイズをセットする。
［ステップＳ８２０］
ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、送信データサイズレジスタにサイズが書き込まれると、エンジンＣＰＵ１０３に受信バッファフル割り込みを発する。
ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、送信データサイズレジスタにサイズが書き込まれると、エンジンＣＰＵ１０３に受信バッファフル割り込みを発する。
［ステップＳ８２１］
エンジンＣＰＵ１０３は、受信バッファフル割り込みが来たら、受信データサイズを読み出す。
エンジンＣＰＵ１０３は、受信バッファフル割り込みが来たら、受信データサイズを読み出す。
［ステップＳ８２２］
エンジンＣＰＵ１０３は、エンジンＣＰＵ用受信バッファ１２３からのコマンドを読み出す。
エンジンＣＰＵ１０３は、エンジンＣＰＵ用受信バッファ１２３からのコマンドを読み出す。
［ステップＳ８２３］
エンジンＣＰＵインターフェース１１３は、エンジンＣＰＵ用受信バッファ１２３からのコマンドを読み出すと同時に通信用ＳＲＡＭ１１６に受信データを書き込む。
エンジンＣＰＵインターフェース１１３は、エンジンＣＰＵ用受信バッファ１２３からのコマンドを読み出すと同時に通信用ＳＲＡＭ１１６に受信データを書き込む。
［ステップＳ８２４］
エンジンＣＰＵ１０３は、エンジンＣＰＵ用受信バッファ１２３からの読み出しが終了していなければステップＳ８２２へ戻る。
エンジンＣＰＵ１０３は、エンジンＣＰＵ用受信バッファ１２３からの読み出しが終了していなければステップＳ８２２へ戻る。
［ステップＳ８２５］
エンジンＣＰＵ１０３は、エンジンＣＰＵ用受信バッファ１２３からの読み出しが終了したら、読み出し終了レジスタをセットする。
エンジンＣＰＵ１０３は、エンジンＣＰＵ用受信バッファ１２３からの読み出しが終了したら、読み出し終了レジスタをセットする。
［ステップＳ８２６］
ＡＳＩＣ１０１は、読み出し終了レジスタがセットされると、送信バッファエンプティ割り込み要因レジスタを１にする。
ＡＳＩＣ１０１は、読み出し終了レジスタがセットされると、送信バッファエンプティ割り込み要因レジスタを１にする。
次に、エンジンＣＰＵ１０３からコントローラＣＰＵ１０２へ送信時の通信ログ作成について図９を参照して説明する。図９は、通信ログモードで、エンジンＣＰＵ１０３からコントローラＣＰＵ１０２へコマンドやデータを送信する時における通信ログ作成の動作フローである。
［ステップＳ９０１］
コントローラＣＰＵ１０２は、メインメモリ１０４にログ記録用の十分なメモリ領域を確保する。
コントローラＣＰＵ１０２は、メインメモリ１０４にログ記録用の十分なメモリ領域を確保する。
［ステップＳ９０２］
コントローラＣＰＵ１０２は、メインメモリ１０４に通信バッファＤＭＡＣ１１７によるＤＭＡ転送用のディスクリプタ情報をを作成する。
コントローラＣＰＵ１０２は、メインメモリ１０４に通信バッファＤＭＡＣ１１７によるＤＭＡ転送用のディスクリプタ情報をを作成する。
［ステップＳ９０３］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリライトモードにセットする。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣモード設定レジスタをメモリライトモードにセットする。
［ステップＳ９０４］
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
コントローラＣＰＵ１０２は、通信バッファＤＭＡＣ１１７のＤＭＡＣ起動レジスタでＤＭＡＣを起動する。
［ステップＳ９０５］
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報の読み出しを行う。
ＡＳＩＣ１０１の通信バッファＤＭＡＣ１１７は、起動されると、メインメモリ１０４からディスクリプタ情報の読み出しを行う。
［ステップＳ９０６］
エンジンＣＰＵ１０３は、送信バッファエンプティ割り込み要因レジスタのチェックを行う。
エンジンＣＰＵ１０３は、送信バッファエンプティ割り込み要因レジスタのチェックを行う。
［ステップＳ９０７］
送信バッファエンプティ割り込み要因レジスタが０の時、エンジンＣＰＵ１０３が出したコマンドの読み出しをエンジンＣＰＵ１０３が終了していないので、コントローラＣＰＵ１０２が読み出しが終わるのを待つためにステップＳ９０８へ進む。送信バッファエンプティ割り込み要因レジスタが１の時、エンジンＣＰＵ１０３はコントローラＣＰＵ向けバッファに書き込みができるので、ステップＳ９１２へ進む。
送信バッファエンプティ割り込み要因レジスタが０の時、エンジンＣＰＵ１０３が出したコマンドの読み出しをエンジンＣＰＵ１０３が終了していないので、コントローラＣＰＵ１０２が読み出しが終わるのを待つためにステップＳ９０８へ進む。送信バッファエンプティ割り込み要因レジスタが１の時、エンジンＣＰＵ１０３はコントローラＣＰＵ向けバッファに書き込みができるので、ステップＳ９１２へ進む。
［ステップＳ９０８］
送信バッファエンプティ割り込み要因レジスタが０の時、エンジンＣＰＵ１０３が出したコマンドの読み出しをコントローラＣＰＵ１０２が終了していないので、エンジンＣＰＵ１０３は送信バッファエンプティ割り込みマスクを解除してバッファの読み出しが終了するのを待つ。
送信バッファエンプティ割り込み要因レジスタが０の時、エンジンＣＰＵ１０３が出したコマンドの読み出しをコントローラＣＰＵ１０２が終了していないので、エンジンＣＰＵ１０３は送信バッファエンプティ割り込みマスクを解除してバッファの読み出しが終了するのを待つ。
［ステップＳ９０９］
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２の読み出しが終了して、読み出し終了レジスタがセットされるのを待つ。
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２の読み出しが終了して、読み出し終了レジスタがセットされるのを待つ。
［ステップＳ９１０］
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２の読み出しが終了したら、送信バッファエンプティ割り込み要因レジスタを１にする。
ＡＳＩＣ１０１は、コントローラＣＰＵ１０２の読み出しが終了したら、送信バッファエンプティ割り込み要因レジスタを１にする。
［ステップＳ９１１］
ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、エンジンＣＰＵ１０３に送信バッファエンプティ割り込みを出す。
ＡＳＩＣ１０１のエンジンＣＰＵ割り込み制御部１１０は、エンジンＣＰＵ１０３に送信バッファエンプティ割り込みを出す。
［ステップＳ９１２］
エンジンＣＰＵ１０３は、エンジンＣＰＵ用送信バッファ１２１へ送信するコマンドを書き込む。
エンジンＣＰＵ１０３は、エンジンＣＰＵ用送信バッファ１２１へ送信するコマンドを書き込む。
［ステップＳ９１３］
エンジンＣＰＵインターフェース１１３は、エンジンＣＰＵ用送信バッファ１２１へコマンドを書き込まれると、同時に通信ＳＲＡＭ１１６にコマンドを書き込む。
エンジンＣＰＵインターフェース１１３は、エンジンＣＰＵ用送信バッファ１２１へコマンドを書き込まれると、同時に通信ＳＲＡＭ１１６にコマンドを書き込む。
［ステップＳ９１４］
ＡＳＩＣ１０１は、エンジンＣＰＵ用送信バッファ１２１へコマンドを書き込まれると、コントローラＣＰＵ用受信バッファ１２２にコマンドをセットする。
ＡＳＩＣ１０１は、エンジンＣＰＵ用送信バッファ１２１へコマンドを書き込まれると、コントローラＣＰＵ用受信バッファ１２２にコマンドをセットする。
［ステップＳ９１５］
エンジンＣＰＵ１０３は、エンジンＣＰＵ用送信バッファ１２１へコマンドの書き込みが終了していなければステップＳ９１２へ戻る。
エンジンＣＰＵ１０３は、エンジンＣＰＵ用送信バッファ１２１へコマンドの書き込みが終了していなければステップＳ９１２へ戻る。
［ステップＳ９１６］
エンジンＣＰＵ１０３は、エンジンＣＰＵ用送信バッファ１２１へコマンドの書き込みを終了したら、送信データサイズをレジスタ１１１に書き込む。
エンジンＣＰＵ１０３は、エンジンＣＰＵ用送信バッファ１２１へコマンドの書き込みを終了したら、送信データサイズをレジスタ１１１に書き込む。
［ステップＳ９１７］
ＡＳＩＣ１０１は、送信データサイズレジスタにサイズが書き込まれると、送信バッファエンプティ割り込み要因レジスタを０にする。
ＡＳＩＣ１０１は、送信データサイズレジスタにサイズが書き込まれると、送信バッファエンプティ割り込み要因レジスタを０にする。
［ステップＳ９１８］
ＡＳＩＣ１０１は、送信データサイズレジスタにサイズが書き込まれると、コントローラＣＰＵ１０２用の受信データサイズレジスタに送信データサイズをセットする。
ＡＳＩＣ１０１は、送信データサイズレジスタにサイズが書き込まれると、コントローラＣＰＵ１０２用の受信データサイズレジスタに送信データサイズをセットする。
［ステップＳ９１９］
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、コントローラＣＰＵ１０２に受信バッファフル割り込みを発する。
ＡＳＩＣ１０１のコントローラＣＰＵ割り込み制御部１１２は、コントローラＣＰＵ１０２に受信バッファフル割り込みを発する。
［ステップＳ９２０］
コントローラＣＰＵ１０２は、受信バッファフル割り込みが来たら、受信データサイズを読み出す。
コントローラＣＰＵ１０２は、受信バッファフル割り込みが来たら、受信データサイズを読み出す。
［ステップＳ９２１］
コントローラＣＰＵ１０２は、コントローラＣＰＵ用受信バッファ１２２のコマンドを読み出す。
コントローラＣＰＵ１０２は、コントローラＣＰＵ用受信バッファ１２２のコマンドを読み出す。
［ステップＳ９２２］
コントローラＣＰＵインターフェース１１４は、コントローラＣＰＵ用受信バッファ１２２のコマンドが読み出されると、同時に通信バッファＤＭＡＣ１１７にコマンドを書き込む。
コントローラＣＰＵインターフェース１１４は、コントローラＣＰＵ用受信バッファ１２２のコマンドが読み出されると、同時に通信バッファＤＭＡＣ１１７にコマンドを書き込む。
［ステップＳ９２３］
通信バッファＤＭＡＣ１１７は、書き込まれたコマンドをメインメモリ１０４に転送する。
通信バッファＤＭＡＣ１１７は、書き込まれたコマンドをメインメモリ１０４に転送する。
［ステップＳ９２４］
コントローラＣＰＵ１０２は、コントローラＣＰＵ用受信バッファ１２２のコマンドの読み出しが終了していなければ、ステップＳ９２１に戻る。
コントローラＣＰＵ１０２は、コントローラＣＰＵ用受信バッファ１２２のコマンドの読み出しが終了していなければ、ステップＳ９２１に戻る。
［ステップＳ９２５］
コントローラＣＰＵ１０２は、コントローラＣＰＵ用受信バッファ１２２のコマンドの読み出しが終了したら、読み出し終了レジスタをセットする。
コントローラＣＰＵ１０２は、コントローラＣＰＵ用受信バッファ１２２のコマンドの読み出しが終了したら、読み出し終了レジスタをセットする。
［ステップＳ９２６］
ＡＳＩＣ１０１は、読み出し終了レジスタがセットされると、送信バッファエンプティ割り込み要因レジスタを１にする。
ＡＳＩＣ１０１は、読み出し終了レジスタがセットされると、送信バッファエンプティ割り込み要因レジスタを１にする。
次に、操作部１０６での通信ログの表示動作について図１０を参照して説明する。図１０は、メインメモリ１０４にある通信ログを操作部１０６に表示する場合の動作フローである。
［ステップＳ１００１］
操作部１０６からのキー入力により、通信ログ表示の指定がされると、操作部１０６は、ＡＳＩＣ１０１に通信ログ転送コマンドを出す。
操作部１０６からのキー入力により、通信ログ表示の指定がされると、操作部１０６は、ＡＳＩＣ１０１に通信ログ転送コマンドを出す。
［ステップＳ１００２］
ＡＳＩＣ１０１は、通信ログ転送コマンドを受けると、メインメモリ１０４にある通信ログを読み出す。
ＡＳＩＣ１０１は、通信ログ転送コマンドを受けると、メインメモリ１０４にある通信ログを読み出す。
［ステップＳ１００３］
ＡＳＩＣ１０１は、メインメモリ１０４から読み出した通信ログを操作部１０６に転送する。
ＡＳＩＣ１０１は、メインメモリ１０４から読み出した通信ログを操作部１０６に転送する。
［ステップＳ１００４］
操作部１０６は、転送された通信ログを表示画面上に表示する。
操作部１０６は、転送された通信ログを表示画面上に表示する。
次に、端末装置２００による通信ログの表示動作について図１１を参照して説明する。図１１は、通信用ＳＲＡＭ１１６にある通信ログを外部の端末装置２００に接続して表示する場合の動作フローである。コントローラＣＰＵ１０２がハングアップしている場合など、操作部１０６で通信ログを確認できない時には、パーソナルコンピュータなどのシリアルインターフェースを持つ装置を接続し、端末装置２００からシリアルインターフェースを経由して通信用ＳＲＡＭ１１６領域の読み出しを行うことにより、通信ログを確認することができる。
［ステップＳ１１０１］
端末装置２００から通信ログ表示の指定がされると、端末装置２００のシリアルインターフェースを経由して通信ログ転送コマンドがＡＳＩＣ１０１に送られる。
端末装置２００から通信ログ表示の指定がされると、端末装置２００のシリアルインターフェースを経由して通信ログ転送コマンドがＡＳＩＣ１０１に送られる。
［ステップＳ１１０２］
ＡＳＩＣ１０１は、通信ログ転送コマンドを受けると、通信用ＳＲＡＭ１１６にある通信ログを読み出す。
ＡＳＩＣ１０１は、通信ログ転送コマンドを受けると、通信用ＳＲＡＭ１１６にある通信ログを読み出す。
［ステップＳ１１０３］
ＡＳＩＣ１０１は、読み出した通信ログをシリアルインターフェースを経由して端末装置２００に出力する。
ＡＳＩＣ１０１は、読み出した通信ログをシリアルインターフェースを経由して端末装置２００に出力する。
［ステップＳ１１０４］
端末装置２００は、シリアルインターフェースから受信した通信ログを端末装置２００の表示画面に表示する。
端末装置２００は、シリアルインターフェースから受信した通信ログを端末装置２００の表示画面に表示する。
以上で、本実施形態の構成と動作についての説明を終え、以下に、本実施形態の効果について述べる。
上記本実施形態によれば、ＣＰＵ間通信におけるデータ転送において、コントローラＣＰＵ１０２を介さずメインメモリ１０４を制御する制御手段として機能する通信バッファＤＭＡＣ１１７と、大容量データの一時的な記憶手段として機能する通信用ＳＲＡＭ１１６とを有しているため、送信するデータのサイズによってデータ転送方法を変更することができ、転送速度及びＣＰＵの負荷を最適化することができる。
また、上記実施形態によれば、大容量データ転送の終了を通信バッファＤＭＡＣ１１７画角ＣＰＵに通知するまで各種コマンドのやりとりを含む通常のデータ転送はＣＰＵインターフェース間で行うことができるため、各ＣＰＵは、大容量データの転送中に別タスクを実行することができる。
また、上記実施形態によれば、通信バッファＤＭＡＣ１１７と通信用ＳＲＡＭ１１６を、通信ログ取得にも兼用するため、データ転送内容のモニタを行うために専用の制御手段や記憶手段の追加をする必要がなく、したがって、コストアップせずにデバッグ機能を実装できる。また、通信ログを操作部に表示することにより、外部にバスのプロトコルを観測するための専用のプロトコルモニタ装置を接続する必要がなくなり、容易にデバッグを行うことができる。
１００ 画像形成装置
１０１ ＡＳＩＣ
１０２ コントローラＣＰＵ
１０３ エンジンＣＰＵ
１０４ メインメモリ
１０５ ハードディスク
１０６ 操作部
１１０ エンジンＣＰＵ割り込み制御部
１１１ レジスタ
１１２ コントローラＣＰＵ割り込み制御部
１１３ エンジンＣＰＵインターフェース
１１４ コントローラＣＰＵインターフェース
１１５ シリアルインターフェース
１１６ 通信用ＳＲＡＭ
１１７ 通信バッファＤＭＡＣ
１１８ ハードディスクインターフェース
１１９ ハードディスクＤＭＡＣ
１２０ 操作部コントローラ
１２１ エンジンＣＰＵ用送信バッファ
１２２ コントローラＣＰＵ用受信バッファ
１２３ エンジンＣＰＵ用受信バッファ
１２４ コントローラＣＰＵ用送信バッファ
１０１ ＡＳＩＣ
１０２ コントローラＣＰＵ
１０３ エンジンＣＰＵ
１０４ メインメモリ
１０５ ハードディスク
１０６ 操作部
１１０ エンジンＣＰＵ割り込み制御部
１１１ レジスタ
１１２ コントローラＣＰＵ割り込み制御部
１１３ エンジンＣＰＵインターフェース
１１４ コントローラＣＰＵインターフェース
１１５ シリアルインターフェース
１１６ 通信用ＳＲＡＭ
１１７ 通信バッファＤＭＡＣ
１１８ ハードディスクインターフェース
１１９ ハードディスクＤＭＡＣ
１２０ 操作部コントローラ
１２１ エンジンＣＰＵ用送信バッファ
１２２ コントローラＣＰＵ用受信バッファ
１２３ エンジンＣＰＵ用受信バッファ
１２４ コントローラＣＰＵ用送信バッファ
Claims (7)
- 複数の演算制御手段を備える画像形成装置であって、
前記複数の演算制御手段の間でデータ転送が実行されるとき、転送されるデータのサイズが所定の値以上の場合に、データ転送元の演算制御手段の主記憶とデータ転送先の演算制御手段間で、前記データ転送元の演算制御手段の制御を介さずに、前記主記憶に格納されたデータの入出力を行い、データ転送制御を実行するデータ転送制御手段と、
該データ転送制御手段の制御を受けて、転送されるデータを一時的に記憶してバッファリングを行う一時記憶手段と、
を有することを特徴とする画像形成装置。 - 前記データ転送制御手段は、サイズが前記所定の値以上のデータの転送が終了したとき、転送終了を、前記データ転送元の演算制御手段に、通知することを特徴とする請求項１に記載の画像形成装置。
- 前記複数の演算制御手段の間でデータ転送が実行されるときに操作者により通信ログをとることが選択された場合、データ転送元の演算制御手段は、データ転送のために発したコマンドを、前記一時記憶手段に通信ログとして記憶させておき、
前記データ転送制御手段は、前記一時記憶手段に記憶されている前記通信ログを前記主記憶に記憶させることを特徴とする請求項１又は２に記載の画像形成装置。 - 複数の演算制御手段を備える画像形成装置の制御方法であって、
前記複数の演算制御手段の間でデータ転送が実行されるとき、転送されるデータのサイズが所定の値以上であるか否かを判断する大容量データ転送モード判定工程と、
該大容量データ転送モード判定工程により、前記転送されるデータのサイズが前記所定の値以上であると判断された場合に、データ転送元の演算制御手段の主記憶から、前記データ転送元の演算制御手段の制御を介さずに転送されるデータを、バッファリングを行う一時記憶手段に、入力するデータ転送制御工程と、
を有することを特徴とする画像形成装置の制御方法。 - 前記データ転送制御工程の後に、データ転送が終了したとき、転送終了を、前記データ転送元の演算制御手段に通知する転送終了通知工程を、さらに有することを特徴とする請求項４に記載の画像形成装置の制御方法。
- 前記複数の演算制御手段の間でデータ転送が実行されるときに操作者により通信ログをとることが選択された場合、データ転送元の演算制御手段が、データ転送のために発したコマンドを、前記一時記憶手段に通信ログとして記憶させておく通信ログ取得工程と、
前記データ転送制御工程を実行するデータ転送制御手段が、前記一時記憶手段に記憶されている前記通信ログを前記主記憶に記憶させる通信ログ出力工程と、
をさらに有することを特徴とする請求項４又は５に記載の画像形成装置の制御方法。 - 複数の演算制御装置間のデータ転送を実行するデータ転送装置であって、
転送されるデータのサイズが所定の値以上の場合に、データ転送元の演算制御装置の主記憶装置とデータ転送先の演算制御装置間で、前記データ転送元の演算制御装置の制御を介さずに、前記主記憶装置に格納されたデータの入出力を行い、データ転送制御を実行するデータ転送制御手段と、
該データ転送制御手段の制御を受けて、転送されるデータを一時的に記憶してバッファリングを行う一時記憶手段と、
を有することを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007064151A JP2008227975A (ja) | 2007-03-13 | 2007-03-13 | 画像形成装置、画像形成装置の制御方法及びデータ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007064151A JP2008227975A (ja) | 2007-03-13 | 2007-03-13 | 画像形成装置、画像形成装置の制御方法及びデータ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008227975A true JP2008227975A (ja) | 2008-09-25 |
Family
ID=39846041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007064151A Withdrawn JP2008227975A (ja) | 2007-03-13 | 2007-03-13 | 画像形成装置、画像形成装置の制御方法及びデータ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008227975A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017004439A (ja) * | 2015-06-15 | 2017-01-05 | 株式会社リコー | 画像形成装置、画像形成方法及びプログラム |
| CN117149680A (zh) * | 2023-10-27 | 2023-12-01 | 合肥安迅精密技术有限公司 | 用于贴片机子模块日志上传的主控板及上传方法 |
-
2007
- 2007-03-13 JP JP2007064151A patent/JP2008227975A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017004439A (ja) * | 2015-06-15 | 2017-01-05 | 株式会社リコー | 画像形成装置、画像形成方法及びプログラム |
| CN117149680A (zh) * | 2023-10-27 | 2023-12-01 | 合肥安迅精密技术有限公司 | 用于贴片机子模块日志上传的主控板及上传方法 |
| CN117149680B (zh) * | 2023-10-27 | 2024-02-02 | 合肥安迅精密技术有限公司 | 用于贴片机子模块日志上传的主控板及上传方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5273072B2 (ja) | データ処理装置、データ入出力装置およびデータ入出力方法 | |
| CN102665022A (zh) | 能够适当执行关机处理的信息处理设备及其控制方法 | |
| EP2846524A2 (en) | Wireless communication apparatus, wireless communication method, program, and storage medium | |
| JP2016051925A (ja) | メインシステムおよびサブシステムを備える情報処理装置等 | |
| JP5743475B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
| JP2008227975A (ja) | 画像形成装置、画像形成装置の制御方法及びデータ転送装置 | |
| JP2010134710A (ja) | 仮想マシンの移行方法、サーバ、及び、プログラム | |
| JP5209535B2 (ja) | Ｕｓｂホストコントローラ及びｕｓｂホストコントローラの制御方法 | |
| JP2012015812A (ja) | 画像形成装置 | |
| JP5518143B2 (ja) | 仮想マシンの移行方法、サーバ、プログラム、及び、仮想マシンシステム | |
| JP2011197990A (ja) | 情報処理装置及びプログラム | |
| JP2007156854A (ja) | 画像処理装置、課金管理装置並設接続装置、課金管理プログラムおよび課金管理方法 | |
| JP4779010B2 (ja) | バッファリング装置およびバッファリング方法 | |
| JP6210099B2 (ja) | 画面遷移制御方法、画面遷移制御装置およびプログラム | |
| JP2012128705A (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
| JP2017059051A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
| JP4509461B2 (ja) | データ処理装置、データ入出力装置およびデータ入出力方法 | |
| JP2024064842A (ja) | 印刷システムおよびサブプリンタ | |
| JP4304595B2 (ja) | 画像形成装置 | |
| JP6155883B2 (ja) | 表示プログラムおよび表示装置 | |
| JP2009089366A (ja) | 画像形成装置および表示方法 | |
| JP2007068015A (ja) | 画像形成システム、画像形成装置、画像読取装置、画像形成装置の制御方法 | |
| JP2022115878A (ja) | 画像形成装置、制御方法およびプログラム | |
| JP6482434B2 (ja) | データ処理システム | |
| JP2014071834A (ja) | 通信装置およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |