JP2008227361A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2008227361A
JP2008227361A JP2007066612A JP2007066612A JP2008227361A JP 2008227361 A JP2008227361 A JP 2008227361A JP 2007066612 A JP2007066612 A JP 2007066612A JP 2007066612 A JP2007066612 A JP 2007066612A JP 2008227361 A JP2008227361 A JP 2008227361A
Authority
JP
Japan
Prior art keywords
heat sink
layer
semiconductor device
thermal
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007066612A
Other languages
English (en)
Inventor
Hiroyuki Hamaguchi
博幸 浜口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007066612A priority Critical patent/JP2008227361A/ja
Publication of JP2008227361A publication Critical patent/JP2008227361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置とヒートシンクとの間にサーマルグリース層を介在させた電子機器において、半導体装置の熱履歴に伴う放熱性能の低下を抑制する。
【解決手段】電子機器１０では、ＬＳＩ１２とヒートシンク１５との間の隙間から露出するサーマルグリース層１６の表面をサーマルグリース層１６よりも低い流動性を有すると共に、高い弾性を有する樹脂層１７で覆う。樹脂層１７は、熱硬化性のシリコーン系接着材料から成る。
【選択図】図１

Description

本発明は、電子機器に関し、更に詳しくは、半導体装置の熱をヒートシンクを介して放散する技術に関する。
各種電子機器の性能向上の要請に伴い、ＬＳＩ（Large Scale Integration）などの半導体装置が高性能化され、発生する熱量が増大している。半導体装置の熱量増大に対して、図２に示すように、半導体装置１２の背面に、サーマルグリース層１６を介してヒートシンク１５を配設し、サーマルグリース層１６及びヒートシンク１５を介して、半導体装置１２で発生した熱を放散している。
ヒートシンク１５の配設に際しては、半導体装置１２の背面、又は、ヒートシンク１５の接合面に、サーマルグリースを供給した後に、半導体装置１２とヒートシンク１５とを適度な力で互いに押し付ける。半導体装置１２の熱はサーマルグリース層１６を介してヒートシンク１５に伝わるため、サーマルグリース層１６の熱伝導率が高いほど、また、その厚みが小さいほど、熱抵抗が低くなり放熱性能が高まる。
半導体装置の背面にサーマルグリース層を介してヒートシンクを配設した電子機器については、例えば特許文献１に記載されている。
特開２００３−１２４６６３号公報（図２）
ところで、電子機器１００では、半導体装置１２による熱履歴を経た後にその放熱性能が低下する問題があった。つまり、半導体装置１２の温度変化に伴って、配線基板１１や半導体装置１２、ヒートシンク１５が熱膨張し、半導体装置１２とヒートシンク１５との間隔が変動して、サーマルグリース層１６が流動して半導体装置１２とヒートシンク１５との間の隙間から押し出される。
サーマルグリース層１６が半導体装置１２とヒートシンク１５との間の隙間から押し出されることによって、その隙間に熱伝導率の低い空気等（気泡）が入り込み、半導体装置１２とヒートシンク１５との間の熱抵抗が上昇するものである。
本発明は、上記に鑑み、半導体装置と、半導体装置の背面側にサーマルグリース層を介して配設されたヒートシンクとを有する電子機器であって、半導体装置の熱履歴に伴う放熱性能の低下を抑制できる電子機器を提供することを目的とする。
上記目的を達成するために、本発明の電子機器は、
半導体装置とヒートシンクとの間にサーマルインタフェース層を介在させた電子機器において、
前記半導体装置と前記ヒートシンクとの間の隙間から露出するサーマルインタフェース層の表面を樹脂層で覆うことを特徴とする。
本発明によれば、半導体装置の温度上昇に際して、半導体装置とヒートシンクとの間の隙間から露出するサーマルインタフェース層の表面を覆う樹脂層が、半導体装置とヒートシンクとの間の隙間からサーマルインタフェース層が押し出されることを抑制する。これによって、サーマルインタフェース層中に気泡が入り込むことを抑制し、半導体装置の熱履歴に伴う放熱性能の低下を抑制できる。
本発明では、前記半導体装置が、１つ以上のＬＳＩチップを含んでもよい。本発明の好適な態様では、前記樹脂層は、前記サーマルインタフェース層よりも低い熱流動性を有する。この場合、半導体装置とヒートシンクとの間の隙間からサーマルインタフェース層が押し出されることを、より効果的に抑制できる。本発明で熱流動性とは、昇温時の流動性を言う。
本発明では、前記サーマルインタフェース層がグリース層であってもよい。本発明の好適な態様では、前記樹脂層が、シリコーン系接着材料又はゴム系接着材料から成る。シリコーン系接着材料やゴム系接着材料は、高い弾性を有するため、半導体装置とヒートシンクとの間隔の変動に追従して変形させることができ、破壊を防止して信頼性を高めることが出来る。
本発明では、前記樹脂層は、塗布によって形成されていてもよい。
以下に、添付図面を参照し、本発明の実施形態を更に詳しく説明する。図１は、本発明の一実施形態に係る電子機器の構成を示す断面図である。電子機器１０は、配線基板１１と、配線基板１１上にはんだバンプ１３を介して実装されたＬＳＩ１２とを有する。配線基板１１とＬＳＩ１２との間には、配線基板１１とＬＳＩ１２との熱膨張係数差に起因する応力からはんだバンプ１３やその付近を保護するために、アンダーフィル樹脂層１４が充填されている。
ＬＳＩ１２の背面には、ＬＳＩ１２の熱を効率的に放散することを目的として、熱伝導率の高いサーマルグリース層１６を介してヒートシンク１５が配設されている。ヒートシンク１５は、ＬＳＩ１２の背面に略対応した平面形状を有する第１プレート部分２１と、第１プレート部分２１の上面に接続し第１プレート部分２１よりも大きな平面形状を有する第２プレート部分２２と、第２プレート部分２２の上面に形成された複数のフィン２３とを有する。複数のフィン２３は、第２プレート部分２２の上面に直交して形成され、互いに平行に延びている。
ＬＳＩ１２とヒートシンク１５との間から露出するサーマルグリース層１６の表面の全てを覆って、サーマルグリース層１６よりも低い流動性を有する樹脂層１７が形成されている。本実施形態では、樹脂層１７は、硬化したシリコーン系接着材料から成り、高い弾性を有する。樹脂層１７は、ＬＳＩ１２、アンダーフィル樹脂層１４、及び、ヒートシンク１５に接しており、その接した部分に接着されている。
樹脂層１７は例えばディスペンサを用いた塗布によって形成される。本実施形態では、シリコーン系接着材料には湿気硬化型のものを用い、室温下で周囲の水分との化学反応によって硬化させることが出来る。
本実施形態の電子機器１０では、ＬＳＩ１２とヒートシンク１５との間から露出するサーマルグリース層１６の表面の全てを覆って、サーマルグリース層１６よりも低い流動性を有すると共に、高い弾性を有する樹脂層１７が形成されている。このため、ＬＳＩ１２の熱履歴によってＬＳＩ１２とヒートシンク１５との間隔が変動しサーマルグリース層１６が流動した際にも、樹脂層１７がＬＳＩ１２とヒートシンク１５との間の隙間を塞ぎつつ弾性的に変形することによって、サーマルグリース層１６がＬＳＩ１２とヒートシンク１５との間の隙間から押し出されることを抑制できる。
このため、サーマルグリース層１６は、ＬＳＩ１２による熱履歴を経た後にも元の状態を維持することができ、層中に気泡が入り込むことを抑制し、放熱性能の低下を抑制できる。
ところで、電子機器１０において、樹脂層１７が、仮に充分な弾性を有しない樹脂であるものとすると、樹脂層１７をＬＳＩ１２とヒートシンク１５との間の間隔の変動に追従して変形させることが出来ず、破壊を生じるおそれがある。樹脂層１７が破壊すると、その破壊部分からサーマルグリース層１６が流れ出し、層中に気泡が入り込む。これに対して、本実施形態の電子機器１０では、樹脂層１７が高い弾性を有するシリコーン系接着材料から成るため、ＬＳＩ１２とヒートシンク１５との間隔の変動に充分に追従させることができ、破壊を防止して信頼性を高めることが出来る。
なお、上記実施形態において低い流動性と高い弾性とを有する樹脂材料として、シリコーン系接着材料以外にも、例えばゴム系接着材料を用いることも出来る。ゴム系接着材料は、例えば溶媒である有機溶剤の揮発によって硬化する。また、上記実施形態では、サーマルグリース層１６が形成されている例を示したが、サーマルグリース層１６以外のサーマルインタフェース層であって流動性を有する層が形成された場合にも、樹脂層１７を形成することによって、同様の効果を得ることが出来る。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の電子機器は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の一実施形態に係る電子機器を示す断面図である。 従来の電子機器を示す断面図である。
符号の説明
１０：電子機器
１１：配線基板
１２：ＬＳＩ（半導体装置）
１３：はんだバンプ
１４：アンダーフィル樹脂層
１５：ヒートシンク
１６：サーマルグリース層
１７：樹脂層
２１：第１プレート部分
２２：第２プレート部分
２３：フィン

Claims (6)

  1. 半導体装置とヒートシンクとの間にサーマルインタフェース層を介在させた電子機器において、
    前記半導体装置と前記ヒートシンクとの間の隙間から露出するサーマルインタフェース層の表面を樹脂層で覆うことを特徴とする電子機器。
  2. 前記半導体装置が、１つ以上のＬＳＩチップを含む、請求項１に記載の電子機器。
  3. 前記樹脂層は、前記サーマルインタフェース層よりも低い熱流動性を有する、請求項１又は２に記載の電子機器。
  4. 前記サーマルインタフェース層がグリース層である、請求項３に記載の電子機器。
  5. 前記樹脂層が、シリコーン系接着材料又はゴム系接着材料から成る、請求項４に記載の電子機器。
  6. 前記樹脂層が、塗布によって形成されている、請求項５に記載の電子機器。
JP2007066612A 2007-03-15 2007-03-15 電子機器 Pending JP2008227361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066612A JP2008227361A (ja) 2007-03-15 2007-03-15 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066612A JP2008227361A (ja) 2007-03-15 2007-03-15 電子機器

Publications (1)

Publication Number Publication Date
JP2008227361A true JP2008227361A (ja) 2008-09-25

Family

ID=39845585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066612A Pending JP2008227361A (ja) 2007-03-15 2007-03-15 電子機器

Country Status (1)

Country Link
JP (1) JP2008227361A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102046A1 (ja) * 2014-01-06 2015-07-09 三菱電機株式会社 半導体装置
WO2016056286A1 (ja) * 2014-10-10 2016-04-14 信越化学工業株式会社 熱伝導性シリコーングリースを用いた半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01104642U (ja) * 1987-12-29 1989-07-14
JP2000012594A (ja) * 1998-06-19 2000-01-14 Denso Corp 半導体装置の製造方法及び半導体装置
JP2002315357A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd インバータ装置
JP2003068952A (ja) * 2001-08-28 2003-03-07 Nec Saitama Ltd 熱伝導性シートとその製造方法
JP2004146819A (ja) * 2002-10-24 2004-05-20 Internatl Business Mach Corp <Ibm> 伝熱方法およびデバイス
JP2006303240A (ja) * 2005-04-21 2006-11-02 Fujikura Ltd 放熱シート、放熱体、放熱シート製造方法及び伝熱方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01104642U (ja) * 1987-12-29 1989-07-14
JP2000012594A (ja) * 1998-06-19 2000-01-14 Denso Corp 半導体装置の製造方法及び半導体装置
JP2002315357A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd インバータ装置
JP2003068952A (ja) * 2001-08-28 2003-03-07 Nec Saitama Ltd 熱伝導性シートとその製造方法
JP2004146819A (ja) * 2002-10-24 2004-05-20 Internatl Business Mach Corp <Ibm> 伝熱方法およびデバイス
JP2006303240A (ja) * 2005-04-21 2006-11-02 Fujikura Ltd 放熱シート、放熱体、放熱シート製造方法及び伝熱方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102046A1 (ja) * 2014-01-06 2015-07-09 三菱電機株式会社 半導体装置
JPWO2015102046A1 (ja) * 2014-01-06 2017-03-23 三菱電機株式会社 半導体装置
US10049960B2 (en) 2014-01-06 2018-08-14 Mitsubishi Electric Corporation Semiconductor device
WO2016056286A1 (ja) * 2014-10-10 2016-04-14 信越化学工業株式会社 熱伝導性シリコーングリースを用いた半導体装置

Similar Documents

Publication Publication Date Title
US7872869B2 (en) Electronic chip module
US10091868B2 (en) Heat dissipating sheet and heat dissipating structure using same
TWI508238B (zh) 晶片散熱系統
KR100955936B1 (ko) 반도체 패키지 모듈용 방열 장치 및 이를 갖는 반도체패키지 모듈
US11640930B2 (en) Semiconductor package having liquid-cooling lid
JP2007329338A (ja) 電子機器における放熱構造
JP2007305761A (ja) 半導体装置
WO2014155977A1 (ja) 放熱シートおよびこれを用いた放熱構造体
JP2016063178A (ja) 半導体装置及びその製造方法
JP2006019636A (ja) 半導体装置
JP4367376B2 (ja) 電力半導体装置
JP2012015225A (ja) 半導体装置
JP2018085495A (ja) 発光素子用基板、発光素子モジュールおよび発光装置
JP2008227361A (ja) 電子機器
JP2007281043A (ja) 半導体装置
JP5092274B2 (ja) 半導体装置
WO2020195834A1 (ja) 電子装置
KR102335771B1 (ko) 열전도 필름을 가진 반도체 패키지
JP2009064866A (ja) 放熱構造を有する電子装置
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP5935330B2 (ja) 半導体装置及びその製造方法、電子装置
TWI284403B (en) Package structure and stiffener ring
JP5281931B2 (ja) 基地局装置の放熱構造
JP6336785B2 (ja) 熱応力低減要素を有する電力エレクトロニクス・デバイス
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100302

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140225