JP2008220113A - 圧電トランス制御回路および圧電トランス制御方法 - Google Patents

圧電トランス制御回路および圧電トランス制御方法 Download PDF

Info

Publication number
JP2008220113A
JP2008220113A JP2007056880A JP2007056880A JP2008220113A JP 2008220113 A JP2008220113 A JP 2008220113A JP 2007056880 A JP2007056880 A JP 2007056880A JP 2007056880 A JP2007056880 A JP 2007056880A JP 2008220113 A JP2008220113 A JP 2008220113A
Authority
JP
Japan
Prior art keywords
piezoelectric transformer
circuit
voltage
driving
load current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007056880A
Other languages
English (en)
Other versions
JP4943902B2 (ja
Inventor
Takeshi Fujimura
健 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiheiyo Cement Corp
Original Assignee
Taiheiyo Cement Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiheiyo Cement Corp filed Critical Taiheiyo Cement Corp
Priority to JP2007056880A priority Critical patent/JP4943902B2/ja
Publication of JP2008220113A publication Critical patent/JP2008220113A/ja
Application granted granted Critical
Publication of JP4943902B2 publication Critical patent/JP4943902B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】圧電トランスの出力端における短絡発生時においては圧電トランスや他の部品を保護しつつ、確実に動作を停止する。
【解決手段】制御電圧に対応した発振周波数を有する発振信号を生成する発振回路106と、発振回路106から入力される発振信号に基づいて圧電トランス101を駆動する駆動回路107と、負荷102に流れる負荷電流を検出すると共に、発振回路106に入力される制御電圧を調整して発振回路106の発振周波数または振幅を制御する制御回路103、104、105と、圧電トランス101の出力電圧を検出し、検出した出力電圧を所定値と比較する第1の比較回路110aと、その比較の結果、出力電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせると共に、駆動回路107による圧電トランス101の駆動を停止させる駆動停止回路112aと、を備える。
【選択図】図1

Description

本発明は、圧電トランス制御回路および圧電トランス制御方法に関する。
近年、持ち運びの容易なノート型パーソナルコンピュータ等には、その表示装置として液晶表示器が広く用いられている。この液晶表示装置の内部には、液晶表示パネルを背照すべく、いわゆるバックライトとして冷陰極管が備えられており、その冷陰極管を点灯させる昇圧インバータには、昇圧用トランスとして、圧電トランスが使われることが多くなっている。
圧電トランスは、出力負荷(負荷抵抗)の大きさによって昇圧比が大きく変化するという一般には好ましくない特性を有しているが、一方で、この負荷抵抗への依存性が冷陰極管のインバータ電源の特性に適しており、液晶表示器の薄型化、高効率化の要求に応える小型高電圧電源として注目されている。
このような圧電トランスの制御回路の一例として、短絡時における圧電トランスの保護が可能な回路方式が提案されている(特許文献1)。ここで短絡とは、例えば、圧電トランスの出力端が筐体に触れた場合などに発生する。
図7は、従来の圧電トランス制御回路の構成を示す図である。この圧電トランス制御回路では、圧電トランス1の出力側に冷陰極管等の負荷2を接続している。検出用抵抗(Rdet)3は、負荷2に流れる電流を検出する。整流回路4は、検出用抵抗3により検出される検出電圧を整流する。誤差アンプ5は、整流回路4から出力される負荷電流検出電圧と、参照電圧Vref1との比較結果である差を増幅して出力する。誤差アンプ5からの出力は、電圧制御発振回路6の制御電圧Vctrとなる。電圧制御発振回路6は、制御電圧Vctrに応じた発振周波数を有する発振信号を出力する。駆動回路7は、電圧制御発振回路6の発振信号に応じて圧電トランス1を駆動する。
また、出力電圧検出抵抗8aおよび8bは、圧電トランス1の出力電圧を1/100から1/10000程度に分圧し、その分圧された電圧により、その出力電圧を検出する。なお、これらの出力電圧検出抵抗8aおよび8bは、圧電トランス1の出力電圧に影響しないように高い抵抗値(数MΩ〜数十MΩ)を有する。整流回路9は、出力電圧検出抵抗8aおよび8bからの交流の検出電圧を直流に変換する。
電圧比較回路10は、いわゆるワイヤードOR接続されたコンパレータ10aおよび10bにより構成されており、整流回路9からの検出電圧Vdetを、基準電圧Vref2およびVref3と比較し、それぞれの比較結果に応じて“High”または“Low”の信号を出力する。また、電圧比較回路10においてコンパレータ10aまたは10bの何れかの出力が“Low”になると、その回路特性上、電圧比較回路10の出力は共に“Low”となる。
図8は、従来の圧電トランス制御回路の基本的な制御動作を示すフローチャートである。まず、検出抵抗3および整流回路4において、負荷2の負荷電流を検出すると(ステップR1、R2)、誤差アンプ5において、負荷電流の大きさと閾値Vref1とを比較する(ステップR3)。負荷電流の大きさが閾値Vref1より小さい場合は、周波数を下げることによって(ステップR4)、負荷電流を増加させる(ステップR5)。一方、ステップR3において、負荷電流の大きさが閾値Vref1より大きい場合は、周波数を上げることによって(ステップR6)、負荷電流を減少させる(ステップR7)。これにより、負荷に流れる電流が一定となる。
ここで、電圧制御発振回路6は、誤差アンプ5の出力に応じて駆動回路7に発振信号を出力するが、さらに、電圧制御発振回路6の発振を停止するストローブ端子Pが設けられている。ストローブ端子Pには、電圧比較回路10の出力が与えられ、この出力がLOWの場合には発振が停止される。このような圧電トランス制御回路では、圧電トランスの出力端の短絡時において出力電圧が所定値以下となったことを検出し、圧電トランスを保護することが可能となっている。
特開平10−327586号公報
冷陰極管を点灯させるインバータとして用いられる圧電トランス制御回路は、一般的に高密度に部品が実装されることが多く、圧電トランスの出力電圧を検出する出力電圧検出抵抗8aおよび8bは、圧電トランスの近傍に配置される。圧電トランスの出力端または負荷側で短絡状態が発生すると、圧電トランスの出力端の電圧は、実質的に零となり、それに伴い出力検出電圧Vdetも急激に降下し、一旦、コンパレータ10bの閾値電圧Vref3よりも小さくなり、発振を停止しようとする。
しかしながら、短絡発生により圧電トランスの出力端の電圧が実質的に零になっても、圧電トランス自体の振動により、圧電トランスの出力領域(入力電極と出力電極の間)には電界が発生している。さらに、圧電トランス制御回路の持つ、負荷に流れる電流の大きさを一定に保つ制御(基本的な制御)が働くため、出力の短絡状態により負荷電流が実質的に零になると、発振周波数は低周波側へシフトし圧電トランスの共振周波数に近づき、圧電トランスの振動が大きくなり、側面からの電界はさらに大きくなっていく。
図9は、短絡発生時の動作および基本的な制御動作を示すフローチャートである。短絡の発生により、圧電トランスの出力電圧が零となった場合(ステップP1)、基本的な制御動作が働いて、負荷電流が零であることを検出し(ステップR1、R2)、負荷電流が閾値(Vref1)よりも小さいことを認識する。その結果、周波数を下げ(ステップR3)、圧電トランスの負荷電流を増加させようとする(ステップR5)。
この時、短絡状態により圧電トランスの出力電圧は零になっているものの、圧電トランスの近傍に配置された出力電圧検出抵抗8aおよび8bには、圧電トランスと出力電圧検出抵抗8aおよび8bとの容量結合により、電圧が誘起される。これにより、コンパレータの動作遅延や誤動作防止の為に挿入しているタイムラグの間に、圧電トランスと出力電圧検出抵抗8aおよび8bとの容量結合により、出力検出電圧Vdetが上昇し、閾値電圧Vref3以上の電圧となり、短絡状態であるにもかかわらずそれを検知できず、圧電トランス制御回路が動作し続けてしまい、場合によっては圧電トランスや他の部品が正常に機能しなくなるという問題が生じる。特に、発振停止までの間は、発振周波数は低周波側へシフトして、圧電トランスの振動が大きくなる為、圧電トランスが不具合を起こす確率が高くなる。
本発明は、このような事情に鑑みてなされたものであり、圧電トランスの出力端における短絡発生時においては圧電トランスや他の部品を保護しつつ、確実に動作を停止することができる圧電トランス制御回路および圧電トランス制御方法を提供することを目的とする。
(1)上記の目的を達成するため、本発明は、以下のような手段を講じた。すなわち、本発明の圧電トランス制御回路は、圧電トランスの駆動を制御する圧電トランス制御回路であって、制御電圧に対応した発振周波数を有する発信信号を生成する発信回路と、前記発信回路から入力される発信信号に基づいて圧電トランスを駆動する駆動回路と、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御する制御回路と、前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第1の比較回路と、前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴としている。
このように、圧電トランスの出力電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。
(2)また、本発明の圧電トランス制御回路は、圧電トランスの駆動を制御する圧電トランス制御回路であって、制御電圧に対応した発振周波数を有する発信信号を生成する発信回路と、前記発信回路から入力される発信信号に基づいて圧電トランスを駆動する駆動回路と、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御する制御回路と、前記検出された負荷電流に対応する電圧と所定値とを比較する第2の比較回路と、前記比較の結果、前記負荷電流に対応する電圧が前記所定値よりも低くなった場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴としている。
このように、圧電トランスの負荷電流に対応する電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。
(3)また、本発明の圧電トランス制御回路は、圧電トランスの駆動を制御する圧電トランス制御回路であって、制御電圧に対応した発振周波数を有する発信信号を生成する発信回路と、前記発信回路から入力される発信信号に基づいて圧電トランスを駆動する駆動回路と、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御する制御回路と、前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第1の比較回路と、前記検出された負荷電流に対応する電圧と所定値とを比較する第2の比較回路と、前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴としている。
このように、圧電トランスの出力電圧が所定値よりも低くなった場合、または圧電トランスの負荷電流に対応する電圧が所定値よりも低くなった場合の少なくとも一方の場合に、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。
(4)また、本発明の圧電トランス制御回路において、前記駆動停止回路は、前記発信回路から駆動回路への発信信号の供給を停止させることにより、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴としている。
このように、発信回路から駆動回路への発信信号の供給を停止させるので、圧電トランスの駆動を完全に停止させることが可能となる。
(5)また、本発明の圧電トランス制御方法は、圧電トランスの駆動を制御する圧電トランスの制御方法であって、制御電圧に対応した発振周波数を有する発信信号を生成し、前記発信回路から入力される発信信号に基づいて圧電トランスを駆動し、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御し、前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する一方、前記検出された負荷電流に対応する電圧と所定値とを比較し、前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴としている。
このように、圧電トランスの出力電圧が所定値よりも低くなった場合、または圧電トランスの負荷電流に対応する電圧が所定値よりも低くなった場合の少なくとも一方の場合に、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。
本発明によれば、圧電トランスの出力電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。
(第1の実施形態)
図1は、第1の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。この圧電トランス制御回路は、短絡を検出、つまり、圧電トランスの出力電圧の急激な減少を検出すると、圧電トランスを駆動するための発振周波数を高周波数側へシフトする。図1に示すように、この圧電トランス制御回路では、圧電トランス101の出力側に冷陰極管等の負荷102を接続している。検出用抵抗(Rdet)103は、負荷102に流れる電圧を検出する。
整流回路104は、検出用抵抗103により検出される検出電圧を整流する。誤差アンプ105は、整流回路104から出力される管電流検出電圧と、参照電圧Vref1との比較結果である差を増幅して出力する。誤差アンプ105からの出力は、電圧制御発振回路106の制御電圧Vctrとなる。電圧制御発振回路106は、制御電圧Vctrに応じた発振周波数を有する発振信号を出力する。駆動回路107は、電圧制御発振回路106の発振信号に応じて圧電トランス101を駆動する。
また、出力電圧検出抵抗108aおよび108bは、圧電トランス101の出力電圧を1/100から1/10000程度に分圧し、その分圧された電圧により、その出力電圧を検出する。なお、これらの出力電圧検出抵抗108aおよび108bは、圧電トランス101の出力電圧に影響しないように高い抵抗値(数MΩ〜数十MΩ)を有する。整流回路109は、出力電圧検出抵抗108aおよび108bからの交流の検出電圧を直流に変換する。
保護回路112aは、コンパレータ110aを有しており、整流回路109からの検出電圧Vdet1を、基準電圧Vref3と比較し、それぞれの比較結果に応じて“High”または“Low”の信号を出力する。保護回路112aにおいて、コンパレータ110aの出力が“Low”になると、周波数シフト回路111は、電圧制御発振回路106の発振周波数を高周波数側へシフトする。また、コンパレータ110aの出力が“Low”になった場合、駆動回路107の発振動作を停止させる。
第1の実施形態に係る圧電トランス制御回路の構成によれば、負荷102の高圧側の短絡と、負荷102の高圧側および低圧側の短絡とを検出して、圧電トランスの駆動を停止させることが可能である。
図2は、第1の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。圧電トランス101の出力端または負荷102の高圧側において短絡状態が発生すると、圧電トランスの出力端の電圧は零になる(ステップS1)。それに伴い、出力電圧検出抵抗108aおよび108b、整流回路109において出力電圧を検出すると(ステップS2)、出力検出電圧Vdet1も急激に降下する。そして、コンパレータ110aにおいて、Vdet1がVref3よりも小さいかどうかを判定し(ステップS3)、Vdet1がVref3よりも小さい場合は、周波数シフト回路111によって、電圧制御発振回路106における発振周波数を高周波数側へシフトする(ステップS4)。この時、圧電トランス制御回路の持つ、負荷に流れる電流の大きさを実質的に一定に保つ基本制御により、発振周波数は低周波側へシフトしようとするが、周波数シフト回路111はそれ以上の働きで強制的に高周波側へシフトする。そして、保護回路112aは、電圧制御発振回路106から駆動回路107への発信信号の供給を停止する(ステップS5)。そして、ステップS2へ移行する。また、ステップS3において、Vdet1がVref3よりも小さくない場合は、ステップS2へ移行する。
これにより、発信信号の供給を停止する前に、予め強制的に発振周波数を高周波側へシフトするため、圧電トランスの振動は小さくなり、圧電トランスの側面から発生する電界も小さくなる。そのため、出力検出電圧Vdet1は、圧電トランス側面の電界の影響を受けない為、Vdet1は閾値電圧Vref3よりも小さい状態を保持続け、発振停止を完了する。
以上説明したように、第1の実施形態に係る圧電トランス制御回路によれば、圧電トランスの出力電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。
(第2の実施形態)
図3は、第2の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。この圧電トランス制御回路では、負荷102の低圧側の短絡状態を検知するように構成されている。この圧電トランス制御回路は、図1に示す第1の実施形態に係る圧電トランス制御回路と一部のみが異なるため、異なる点のみを説明する。まず、第2の実施形態に係る圧電トランス制御回路では、図1に示す出力電圧検出抵抗8aおよび8bと、整流回路109とを有しない。また、整流回路104の出力(Vdet2)は、保護回路112bのコンパレータ110bに入力される。
前述したように、負荷電流の検出電圧は、圧電トランス側面の電圧の影響は受けないものの、負荷の低圧側が短絡状態となり、負荷電流の検出電圧が実質的に零になると、圧電トランス制御回路の基本制御により、発振周波数は低周波側へシフトする。このため、圧電トランスの振動が大きくなり、圧電トランスが不具合を起こす可能性が高まる。
このため、第2の実施形態に係る圧電トランス制御回路では、負荷電流検出電圧(Vdet2)が、コンパレータ110bの閾値電圧Vref4より小さくなると、周波数シフト回路111により発振周波数は高周波側へシフトする。その結果、圧電トランスの振動は小さくなる方向に移り、ある所定時間経過後、発振は停止する。
第2の実施形態に係る圧電トランス制御回路の構成によれば、負荷102の高圧側の短絡と、負荷102の低圧側の短絡とを検出して、圧電トランスの駆動を停止させることが可能である。
図4は、第2の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。負荷102の低圧側で短絡が発生すると、圧電トランスの出力端の電圧は零になる(ステップT1)。それに伴い、出力電流も零となる(ステップT2)。これらを検出用抵抗(Rdet)103および整流回路104で検出し(ステップT3)、コンパレータ110bにてVdet2がVref2よりも小さいかどうかを判定する(ステップT4)。Vdet2がVref2よりも小さい場合は、周波数シフト回路111によって、電圧制御発振回路106における発振周波数を高周波数側へシフトする(ステップT5)。この時、圧電トランス制御回路の持つ、負荷に流れる電流の大きさを略一定に保つ基本制御により、発振周波数は低周波側へシフトしようとするが、周波数シフト回路111はそれ以上の働きで強制的に高周波側へシフトする。そして、保護回路112bは、電圧制御発振回路106から駆動回路107への発信信号の供給を停止する(ステップT6)。そして、ステップT3へ移行する。また、ステップT4において、Vdet2がVref2よりも小さくない場合は、ステップT3へ移行する。これにより、圧電トランスの振動は小さくなり、ある所定時間経過後、発振は停止する。
以上説明したように、第2の実施形態に係る圧電トランス制御回路によれば、圧電トランスの負荷電流に対応する電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。
(第3の実施形態)
図5は、第3の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。第3の実施形態に係る圧電トランス制御回路は、第1および第2の実施形態に係る圧電トランス制御回路の両方の機能を有する。すなわち、図1に示す第1の実施形態に係る圧電トランス制御回路と同様に、出力電圧検出抵抗108aおよび108b、整流回路109、を有している。また、図1に示すコンパレータ110aと同様の機能を有するコンパレータ110cを、保護回路112c内に有している。また、図3に示す第2の実施形態に係る圧電トランス制御回路と同様に、整流回路104の出力信号である検出電圧(Vdet2)と、閾値電圧Vref4とを比較するコンパレータ110dを保護回路112c内に有している。コンパレータ110cおよび110dの出力信号は、両方とも周波数シフト回路111と駆動回路107に入力される。
このように、第3の実施形態に係る圧電トランス制御回路の構成によれば、負荷102の高圧側の短絡と、負荷102の低圧側の短絡と、負荷102の高圧側および低圧側の短絡を検出して、圧電トランスの駆動を停止させることが可能である。
第1から第3の実施形態に係る圧電トランス制御回路がそれぞれ対応可能な状況を図6にまとめた。第1の実施形態に係る圧電トランス制御回路によれば、負荷102の高圧側の短絡と、負荷102の高圧側および低圧側の短絡とを検出することができる。また、第2の実施形態に係る圧電トランス制御回路の構成によれば、負荷102の高圧側の短絡と、負荷102の低圧側の短絡とを検出することができる。第3の実施形態に係る圧電トランス制御回路の構成によれば、負荷102の高圧側の短絡と、負荷102の低圧側の短絡と、負荷102の高圧側および低圧側の短絡を検出することができる。これにより、適切に短絡を検出し、圧電トランスの駆動を停止させることが可能である。
第1の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。 第1の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。 第2の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。 第2の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。 第3の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。 第1から第3の実施形態に係る圧電トランス制御回路がそれぞれ対応可能な状況を示す図である。 従来の圧電トランス制御回路の構成を示す図である。 従来の圧電トランス制御回路の基本的な制御動作を示すフローチャートである。 短絡発生時の動作および基本的な制御動作を示すフローチャートである。 短絡発生時の時間と圧電トランスの出力電圧との関係を示す図、および短絡発生時の出力検出電圧との関係を示す図である。
符号の説明
101 圧電トランス
102 負荷
103 検出用抵抗
104 整流回路
105 誤差アンプ
106 電圧制御発振回路
107 駆動回路
108a、108b 出力電圧検出抵抗
109 整流回路
110a コンパレータ
110b コンパレータ
110c コンパレータ
110d コンパレータ
111 周波数シフト回路
112a 保護回路
112b 保護回路
112c 保護回路

Claims (5)

  1. 圧電トランスの駆動を制御する圧電トランス制御回路であって、
    制御電圧に対応した発振周波数を有する発信信号を生成する発信回路と、
    前記発信回路から入力される発信信号に基づいて圧電トランスを駆動する駆動回路と、
    前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御する制御回路と、
    前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第1の比較回路と、
    前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴とする圧電トランス制御回路。
  2. 圧電トランスの駆動を制御する圧電トランス制御回路であって、
    制御電圧に対応した発振周波数を有する発信信号を生成する発信回路と、
    前記発信回路から入力される発信信号に基づいて圧電トランスを駆動する駆動回路と、
    前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御する制御回路と、
    前記検出された負荷電流に対応する電圧と所定値とを比較する第2の比較回路と、
    前記比較の結果、前記負荷電流に対応する電圧が前記所定値よりも低くなった場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴とする圧電トランス制御回路。
  3. 圧電トランスの駆動を制御する圧電トランス制御回路であって、
    制御電圧に対応した発振周波数を有する発信信号を生成する発信回路と、
    前記発信回路から入力される発信信号に基づいて圧電トランスを駆動する駆動回路と、
    前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御する制御回路と、
    前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第1の比較回路と、
    前記検出された負荷電流に対応する電圧と所定値とを比較する第2の比較回路と、
    前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴とする圧電トランス制御回路。
  4. 前記駆動停止回路は、前記発信回路から駆動回路への発信信号の供給を停止させることにより、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴とする請求項1から請求項3のいずれかに記載の圧電トランス制御回路。
  5. 圧電トランスの駆動を制御する圧電トランスの制御方法であって、
    制御電圧に対応した発振周波数を有する発信信号を生成し、
    前記発信回路から入力される発信信号に基づいて圧電トランスを駆動し、
    前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発信回路に入力される制御電圧を調整して前記発信回路の発振周波数または振幅を制御し、
    前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する一方、前記検出された負荷電流に対応する電圧と所定値とを比較し、
    前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴とする圧電トランス制御方法。
JP2007056880A 2007-03-07 2007-03-07 圧電トランス制御回路および圧電トランス制御方法 Expired - Fee Related JP4943902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007056880A JP4943902B2 (ja) 2007-03-07 2007-03-07 圧電トランス制御回路および圧電トランス制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007056880A JP4943902B2 (ja) 2007-03-07 2007-03-07 圧電トランス制御回路および圧電トランス制御方法

Publications (2)

Publication Number Publication Date
JP2008220113A true JP2008220113A (ja) 2008-09-18
JP4943902B2 JP4943902B2 (ja) 2012-05-30

Family

ID=39839461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007056880A Expired - Fee Related JP4943902B2 (ja) 2007-03-07 2007-03-07 圧電トランス制御回路および圧電トランス制御方法

Country Status (1)

Country Link
JP (1) JP4943902B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110213702A (zh) * 2018-02-28 2019-09-06 悠声股份有限公司 用于操作压电扬声器的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7198066B2 (ja) 2018-12-06 2022-12-28 三山工業株式会社 足掛け部材の製造方法および足掛け部材

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327586A (ja) * 1997-05-26 1998-12-08 Chichibu Onoda Cement Corp 圧電トランスの制御回路及びその制御方法
JP2002231477A (ja) * 2001-01-31 2002-08-16 Toko Inc 圧電トランス保護回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327586A (ja) * 1997-05-26 1998-12-08 Chichibu Onoda Cement Corp 圧電トランスの制御回路及びその制御方法
JP2002231477A (ja) * 2001-01-31 2002-08-16 Toko Inc 圧電トランス保護回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110213702A (zh) * 2018-02-28 2019-09-06 悠声股份有限公司 用于操作压电扬声器的方法
CN110213702B (zh) * 2018-02-28 2022-06-24 悠声股份有限公司 用于操作压电扬声器的方法及电路

Also Published As

Publication number Publication date
JP4943902B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
KR100371792B1 (ko) 전원공급회로
JP4546498B2 (ja) 混合モードのdc/acインバータ
US20140169050A1 (en) Blanking control circuit for controlling synchronous rectifier and method of controlling synchronous rectifier using the circuit
US7420337B2 (en) System and method for open lamp protection
JP4943902B2 (ja) 圧電トランス制御回路および圧電トランス制御方法
JP2005063821A (ja) 放電灯点灯回路及び放電灯点灯方法
US20030062855A1 (en) Discharge lamp lighting apparatus and discharge lamp apparatus
US8004214B2 (en) Fluorescent tube power supply and backlight
JP4423648B2 (ja) 放電灯点灯装置
US7518839B2 (en) Arc discharge protection apparatus operating in current detection mode
JP2001161065A (ja) スイッチング電源装置及びそれを用いたacアダプタ
JP2009055691A (ja) スイッチング電源装置
JP2001016863A (ja) 電源装置
US8558469B2 (en) Apparatus and method for driving fluorescent lamp
JP2005071841A (ja) 電源装置
KR100946152B1 (ko) Lcd 백라이트 인버터
JP4479918B2 (ja) 放電灯点灯装置
JP2000150190A (ja) 圧電トランスインバータ回路
JP2006339036A (ja) 蛍光ランプの駆動装置、発光装置ならびに液晶テレビ
JP6792027B2 (ja) スイッチングコンバータの制御回路
JP4854790B2 (ja) 冷陰極管のための点灯装置における制御方法および点灯装置
KR20040020205A (ko) 엘씨디 백라이트용 인버터의 보호 회로
JPH08163866A (ja) スイッチング電源回路
KR100489821B1 (ko) 백라이트 인버터의 오동작 방지회로
JP4656155B2 (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120301

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees