JP4943902B2

JP4943902B2 - 圧電トランス制御回路および圧電トランス制御方法

Info

Publication number: JP4943902B2
Application number: JP2007056880A
Authority: JP
Inventors: 健藤村
Original assignee: Taiheiyo Cement Corp
Current assignee: Taiheiyo Cement Corp
Priority date: 2007-03-07
Filing date: 2007-03-07
Publication date: 2012-05-30
Anticipated expiration: 2027-03-07
Also published as: JP2008220113A

Description

本発明は、圧電トランス制御回路および圧電トランス制御方法に関する。

近年、持ち運びの容易なノート型パーソナルコンピュータ等には、その表示装置として液晶表示器が広く用いられている。この液晶表示装置の内部には、液晶表示パネルを背照すべく、いわゆるバックライトとして冷陰極管が備えられており、その冷陰極管を点灯させる昇圧インバータには、昇圧用トランスとして、圧電トランスが使われることが多くなっている。

圧電トランスは、出力負荷（負荷抵抗）の大きさによって昇圧比が大きく変化するという一般には好ましくない特性を有しているが、一方で、この負荷抵抗への依存性が冷陰極管のインバータ電源の特性に適しており、液晶表示器の薄型化、高効率化の要求に応える小型高電圧電源として注目されている。

このような圧電トランスの制御回路の一例として、短絡時における圧電トランスの保護が可能な回路方式が提案されている（特許文献１）。ここで短絡とは、例えば、圧電トランスの出力端が筐体に触れた場合などに発生する。

図７は、従来の圧電トランス制御回路の構成を示す図である。この圧電トランス制御回路では、圧電トランス１の出力側に冷陰極管等の負荷２を接続している。検出用抵抗（Ｒ_ｄｅｔ）３は、負荷２に流れる電流を検出する。整流回路４は、検出用抵抗３により検出される検出電圧を整流する。誤差アンプ５は、整流回路４から出力される負荷電流検出電圧と、参照電圧Ｖ_ｒｅｆ１との比較結果である差を増幅して出力する。誤差アンプ５からの出力は、電圧制御発振回路６の制御電圧Ｖ_ｃｔｒとなる。電圧制御発振回路６は、制御電圧Ｖ_ｃｔｒに応じた発振周波数を有する発振信号を出力する。駆動回路７は、電圧制御発振回路６の発振信号に応じて圧電トランス１を駆動する。

また、出力電圧検出抵抗８ａおよび８ｂは、圧電トランス１の出力電圧を１／１００から１／１００００程度に分圧し、その分圧された電圧により、その出力電圧を検出する。なお、これらの出力電圧検出抵抗８ａおよび８ｂは、圧電トランス１の出力電圧に影響しないように高い抵抗値（数ＭΩ〜数十ＭΩ）を有する。整流回路９は、出力電圧検出抵抗８ａおよび８ｂからの交流の検出電圧を直流に変換する。

電圧比較回路１０は、いわゆるワイヤードＯＲ接続されたコンパレータ１０ａおよび１０ｂにより構成されており、整流回路９からの検出電圧Ｖ_ｄｅｔを、基準電圧Ｖ_ｒｅｆ２およびＶ_ｒｅｆ３と比較し、それぞれの比較結果に応じて“Ｈｉｇｈ”または“Ｌｏｗ”の信号を出力する。また、電圧比較回路１０においてコンパレータ１０ａまたは１０ｂの何れかの出力が“Ｌｏｗ”になると、その回路特性上、電圧比較回路１０の出力は共に“Ｌｏｗ”となる。

図８は、従来の圧電トランス制御回路の基本的な制御動作を示すフローチャートである。まず、検出抵抗３および整流回路４において、負荷２の負荷電流を検出すると（ステップＲ１、Ｒ２）、誤差アンプ５において、負荷電流の大きさと閾値Ｖ_ｒｅｆ１とを比較する（ステップＲ３）。負荷電流の大きさが閾値Ｖ_ｒｅｆ１より小さい場合は、周波数を下げることによって（ステップＲ４）、負荷電流を増加させる（ステップＲ５）。一方、ステップＲ３において、負荷電流の大きさが閾値Ｖ_ｒｅｆ１より大きい場合は、周波数を上げることによって（ステップＲ６）、負荷電流を減少させる（ステップＲ７）。これにより、負荷に流れる電流が一定となる。

ここで、電圧制御発振回路６は、誤差アンプ５の出力に応じて駆動回路７に発振信号を出力するが、さらに、電圧制御発振回路６の発振を停止するストローブ端子Ｐが設けられている。ストローブ端子Ｐには、電圧比較回路１０の出力が与えられ、この出力がＬＯＷの場合には発振が停止される。このような圧電トランス制御回路では、圧電トランスの出力端の短絡時において出力電圧が所定値以下となったことを検出し、圧電トランスを保護することが可能となっている。
特開平１０−３２７５８６号公報

冷陰極管を点灯させるインバータとして用いられる圧電トランス制御回路は、一般的に高密度に部品が実装されることが多く、圧電トランスの出力電圧を検出する出力電圧検出抵抗８ａおよび８ｂは、圧電トランスの近傍に配置される。圧電トランスの出力端または負荷側で短絡状態が発生すると、圧電トランスの出力端の電圧は、実質的に零となり、それに伴い出力検出電圧Ｖ_ｄｅｔも急激に降下し、一旦、コンパレータ１０ｂの閾値電圧Ｖ_ｒｅｆ３よりも小さくなり、発振を停止しようとする。

しかしながら、短絡発生により圧電トランスの出力端の電圧が実質的に零になっても、圧電トランス自体の振動により、圧電トランスの出力領域（入力電極と出力電極の間）には電界が発生している。さらに、圧電トランス制御回路の持つ、負荷に流れる電流の大きさを一定に保つ制御（基本的な制御）が働くため、出力の短絡状態により負荷電流が実質的に零になると、発振周波数は低周波側へシフトし圧電トランスの共振周波数に近づき、圧電トランスの振動が大きくなり、側面からの電界はさらに大きくなっていく。

図９は、短絡発生時の動作および基本的な制御動作を示すフローチャートである。短絡の発生により、圧電トランスの出力電圧が零となった場合（ステップＰ１）、基本的な制御動作が働いて、負荷電流が零であることを検出し（ステップＲ１、Ｒ２）、負荷電流が閾値（Ｖ_ｒｅｆ１）よりも小さいことを認識する。その結果、周波数を下げ（ステップＲ３）、圧電トランスの負荷電流を増加させようとする（ステップＲ５）。

この時、短絡状態により圧電トランスの出力電圧は零になっているものの、圧電トランスの近傍に配置された出力電圧検出抵抗８ａおよび８ｂには、圧電トランスと出力電圧検出抵抗８ａおよび８ｂとの容量結合により、電圧が誘起される。これにより、コンパレータの動作遅延や誤動作防止の為に挿入しているタイムラグの間に、圧電トランスと出力電圧検出抵抗８ａおよび８ｂとの容量結合により、出力検出電圧Ｖ_ｄｅｔが上昇し、閾値電圧Ｖ_ｒｅｆ３以上の電圧となり、短絡状態であるにもかかわらずそれを検知できず、圧電トランス制御回路が動作し続けてしまい、場合によっては圧電トランスや他の部品が正常に機能しなくなるという問題が生じる。特に、発振停止までの間は、発振周波数は低周波側へシフトして、圧電トランスの振動が大きくなる為、圧電トランスが不具合を起こす確率が高くなる。

本発明は、このような事情に鑑みてなされたものであり、圧電トランスの出力端における短絡発生時においては圧電トランスや他の部品を保護しつつ、確実に動作を停止することができる圧電トランス制御回路および圧電トランス制御方法を提供することを目的とする。

（１）上記の目的を達成するため、本発明は、以下のような手段を講じた。すなわち、本発明の圧電トランス制御回路は、圧電トランスの駆動を制御する圧電トランス制御回路であって、制御電圧に対応した発振周波数を有する発振信号を生成する発振回路と、前記発振回路から入力される発振信号に基づいて圧電トランスを駆動する駆動回路と、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御する制御回路と、前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第１の比較回路と、前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴としている。

このように、圧電トランスの出力電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。

（２）また、本発明の圧電トランス制御回路は、圧電トランスの駆動を制御する圧電トランス制御回路であって、制御電圧に対応した発振周波数を有する発振信号を生成する発振回路と、前記発振回路から入力される発振信号に基づいて圧電トランスを駆動する駆動回路と、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御する制御回路と、前記検出された負荷電流に対応する電圧と所定値とを比較する第２の比較回路と、前記比較の結果、前記負荷電流に対応する電圧が前記所定値よりも低くなった場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴としている。

このように、圧電トランスの負荷電流に対応する電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。

（３）また、本発明の圧電トランス制御回路は、圧電トランスの駆動を制御する圧電トランス制御回路であって、制御電圧に対応した発振周波数を有する発振信号を生成する発振回路と、前記発振回路から入力される発振信号に基づいて圧電トランスを駆動する駆動回路と、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御する制御回路と、前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第１の比較回路と、前記検出された負荷電流に対応する電圧と所定値とを比較する第２の比較回路と、前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴としている。

このように、圧電トランスの出力電圧が所定値よりも低くなった場合、または圧電トランスの負荷電流に対応する電圧が所定値よりも低くなった場合の少なくとも一方の場合に、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。

（４）また、本発明の圧電トランス制御回路において、前記駆動停止回路は、前記発振回路から駆動回路への発振信号の供給を停止させることにより、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴としている。

このように、発振回路から駆動回路への発振信号の供給を停止させるので、圧電トランスの駆動を完全に停止させることが可能となる。

（５）また、本発明の圧電トランス制御方法は、圧電トランスの駆動を制御する圧電トランスの制御方法であって、制御電圧に対応した発振周波数を有する発振信号を生成し、前記発振回路から入力される発振信号に基づいて圧電トランスを駆動し、前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御し、前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する一方、前記検出された負荷電流に対応する電圧と所定値とを比較し、前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記発振周波数を高周波数側へシフトさせると共に、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴としている。

本発明によれば、圧電トランスの出力電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。

（第１の実施形態）
図１は、第１の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。この圧電トランス制御回路は、短絡を検出、つまり、圧電トランスの出力電圧の急激な減少を検出すると、圧電トランスを駆動するための発振周波数を高周波数側へシフトする。図１に示すように、この圧電トランス制御回路では、圧電トランス１０１の出力側に冷陰極管等の負荷１０２を接続している。検出用抵抗（Ｒ_ｄｅｔ）１０３は、負荷１０２に流れる電圧を検出する。

整流回路１０４は、検出用抵抗１０３により検出される検出電圧を整流する。誤差アンプ１０５は、整流回路１０４から出力される管電流検出電圧と、参照電圧Ｖ_ｒｅｆ１との比較結果である差を増幅して出力する。誤差アンプ１０５からの出力は、電圧制御発振回路１０６の制御電圧Ｖ_ｃｔｒとなる。電圧制御発振回路１０６は、制御電圧Ｖ_ｃｔｒに応じた発振周波数を有する発振信号を出力する。駆動回路１０７は、電圧制御発振回路１０６の発振信号に応じて圧電トランス１０１を駆動する。

また、出力電圧検出抵抗１０８ａおよび１０８ｂは、圧電トランス１０１の出力電圧を１／１００から１／１００００程度に分圧し、その分圧された電圧により、その出力電圧を検出する。なお、これらの出力電圧検出抵抗１０８ａおよび１０８ｂは、圧電トランス１０１の出力電圧に影響しないように高い抵抗値（数ＭΩ〜数十ＭΩ）を有する。整流回路１０９は、出力電圧検出抵抗１０８ａおよび１０８ｂからの交流の検出電圧を直流に変換する。

保護回路１１２ａは、コンパレータ１１０ａを有しており、整流回路１０９からの検出電圧Ｖ_ｄｅｔ１を、基準電圧Ｖ_ｒｅｆ３と比較し、それぞれの比較結果に応じて“Ｈｉｇｈ”または“Ｌｏｗ”の信号を出力する。保護回路１１２ａにおいて、コンパレータ１１０ａの出力が“Ｌｏｗ”になると、周波数シフト回路１１１は、電圧制御発振回路１０６の発振周波数を高周波数側へシフトする。また、コンパレータ１１０ａの出力が“Ｌｏｗ”になった場合、駆動回路１０７の発振動作を停止させる。

第１の実施形態に係る圧電トランス制御回路の構成によれば、負荷１０２の高圧側の短絡と、負荷１０２の高圧側および低圧側の短絡とを検出して、圧電トランスの駆動を停止させることが可能である。

図２は、第１の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。圧電トランス１０１の出力端または負荷１０２の高圧側において短絡状態が発生すると、圧電トランスの出力端の電圧は零になる（ステップＳ１）。それに伴い、出力電圧検出抵抗１０８ａおよび１０８ｂ、整流回路１０９において出力電圧を検出すると（ステップＳ２）、出力検出電圧Ｖ_ｄｅｔ１も急激に降下する。そして、コンパレータ１１０ａにおいて、Ｖ_ｄｅｔ１がＶ_ｒｅｆ３よりも小さいかどうかを判定し（ステップＳ３）、Ｖ_ｄｅｔ１がＶ_ｒｅｆ３よりも小さい場合は、周波数シフト回路１１１によって、電圧制御発振回路１０６における発振周波数を高周波数側へシフトする（ステップＳ４）。この時、圧電トランス制御回路の持つ、負荷に流れる電流の大きさを実質的に一定に保つ基本制御により、発振周波数は低周波側へシフトしようとするが、周波数シフト回路１１１はそれ以上の働きで強制的に高周波側へシフトする。そして、保護回路１１２ａは、電圧制御発振回路１０６から駆動回路１０７への発振信号の供給を停止する（ステップＳ５）。そして、ステップＳ２へ移行する。また、ステップＳ３において、Ｖ_ｄｅｔ１がＶ_ｒｅｆ３よりも小さくない場合は、ステップＳ２へ移行する。

これにより、発振信号の供給を停止する前に、予め強制的に発振周波数を高周波側へシフトするため、圧電トランスの振動は小さくなり、圧電トランスの側面から発生する電界も小さくなる。そのため、出力検出電圧Ｖ_ｄｅｔ１は、圧電トランス側面の電界の影響を受けない為、Ｖ_ｄｅｔ１は閾値電圧Ｖ_ｒｅｆ３よりも小さい状態を保持続け、発振停止を完了する。

以上説明したように、第１の実施形態に係る圧電トランス制御回路によれば、圧電トランスの出力電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。

（第２の実施形態）
図３は、第２の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。この圧電トランス制御回路では、負荷１０２の低圧側の短絡状態を検知するように構成されている。この圧電トランス制御回路は、図１に示す第１の実施形態に係る圧電トランス制御回路と一部のみが異なるため、異なる点のみを説明する。まず、第２の実施形態に係る圧電トランス制御回路では、図１に示す出力電圧検出抵抗８ａおよび８ｂと、整流回路１０９とを有しない。また、整流回路１０４の出力（Ｖ_ｄｅｔ２）は、保護回路１１２ｂのコンパレータ１１０ｂに入力される。

前述したように、負荷電流の検出電圧は、圧電トランス側面の電圧の影響は受けないものの、負荷の低圧側が短絡状態となり、負荷電流の検出電圧が実質的に零になると、圧電トランス制御回路の基本制御により、発振周波数は低周波側へシフトする。このため、圧電トランスの振動が大きくなり、圧電トランスが不具合を起こす可能性が高まる。

このため、第２の実施形態に係る圧電トランス制御回路では、負荷電流検出電圧（Ｖ_ｄｅｔ２）が、コンパレータ１１０ｂの閾値電圧Ｖ_ｒｅｆ４より小さくなると、周波数シフト回路１１１により発振周波数は高周波側へシフトする。その結果、圧電トランスの振動は小さくなる方向に移り、ある所定時間経過後、発振は停止する。

第２の実施形態に係る圧電トランス制御回路の構成によれば、負荷１０２の高圧側の短絡と、負荷１０２の低圧側の短絡とを検出して、圧電トランスの駆動を停止させることが可能である。

図４は、第２の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。負荷１０２の低圧側で短絡が発生すると、圧電トランスの出力端の電圧は零になる（ステップＴ１）。それに伴い、出力電流も零となる（ステップＴ２）。これらを検出用抵抗（Ｒ_ｄｅｔ）１０３および整流回路１０４で検出し（ステップＴ３）、コンパレータ１１０ｂにてＶ_ｄｅｔ２がＶ_ｒｅｆ２よりも小さいかどうかを判定する（ステップＴ４）。Ｖ_ｄｅｔ２がＶ_ｒｅｆ２よりも小さい場合は、周波数シフト回路１１１によって、電圧制御発振回路１０６における発振周波数を高周波数側へシフトする（ステップＴ５）。この時、圧電トランス制御回路の持つ、負荷に流れる電流の大きさを略一定に保つ基本制御により、発振周波数は低周波側へシフトしようとするが、周波数シフト回路１１１はそれ以上の働きで強制的に高周波側へシフトする。そして、保護回路１１２ｂは、電圧制御発振回路１０６から駆動回路１０７への発振信号の供給を停止する（ステップＴ６）。そして、ステップＴ３へ移行する。また、ステップＴ４において、Ｖ_ｄｅｔ２がＶ_ｒｅｆ２よりも小さくない場合は、ステップＴ３へ移行する。これにより、圧電トランスの振動は小さくなり、ある所定時間経過後、発振は停止する。

以上説明したように、第２の実施形態に係る圧電トランス制御回路によれば、圧電トランスの負荷電流に対応する電圧が所定値よりも低くなった場合、発振周波数を高周波数側へシフトさせるので、圧電トランスの周波数特性により出力電圧を下げることができる。また、その場合、駆動回路による圧電トランスの駆動を停止させるので、短絡による不具合を回避することが可能となる。

（第３の実施形態）
図５は、第３の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。第３の実施形態に係る圧電トランス制御回路は、第１および第２の実施形態に係る圧電トランス制御回路の両方の機能を有する。すなわち、図１に示す第１の実施形態に係る圧電トランス制御回路と同様に、出力電圧検出抵抗１０８ａおよび１０８ｂ、整流回路１０９、を有している。また、図１に示すコンパレータ１１０ａと同様の機能を有するコンパレータ１１０ｃを、保護回路１１２ｃ内に有している。また、図３に示す第２の実施形態に係る圧電トランス制御回路と同様に、整流回路１０４の出力信号である検出電圧（Ｖ_ｄｅｔ２）と、閾値電圧Ｖ_ｒｅｆ４とを比較するコンパレータ１１０ｄを保護回路１１２ｃ内に有している。コンパレータ１１０ｃおよび１１０ｄの出力信号は、両方とも周波数シフト回路１１１と駆動回路１０７に入力される。

このように、第３の実施形態に係る圧電トランス制御回路の構成によれば、負荷１０２の高圧側の短絡と、負荷１０２の低圧側の短絡と、負荷１０２の高圧側および低圧側の短絡を検出して、圧電トランスの駆動を停止させることが可能である。

第１から第３の実施形態に係る圧電トランス制御回路がそれぞれ対応可能な状況を図６にまとめた。第１の実施形態に係る圧電トランス制御回路によれば、負荷１０２の高圧側の短絡と、負荷１０２の高圧側および低圧側の短絡とを検出することができる。また、第２の実施形態に係る圧電トランス制御回路の構成によれば、負荷１０２の高圧側の短絡と、負荷１０２の低圧側の短絡とを検出することができる。第３の実施形態に係る圧電トランス制御回路の構成によれば、負荷１０２の高圧側の短絡と、負荷１０２の低圧側の短絡と、負荷１０２の高圧側および低圧側の短絡を検出することができる。これにより、適切に短絡を検出し、圧電トランスの駆動を停止させることが可能である。

第１の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。第１の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。第２の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。第２の実施形態に係る圧電トランス制御回路の動作を示すフローチャートである。第３の実施形態に係る圧電トランス制御回路の概略構成を示すブロック図である。第１から第３の実施形態に係る圧電トランス制御回路がそれぞれ対応可能な状況を示す図である。従来の圧電トランス制御回路の構成を示す図である。従来の圧電トランス制御回路の基本的な制御動作を示すフローチャートである。短絡発生時の動作および基本的な制御動作を示すフローチャートである。短絡発生時の時間と圧電トランスの出力電圧との関係を示す図、および短絡発生時の出力検出電圧との関係を示す図である。

符号の説明

１０１圧電トランス
１０２負荷
１０３検出用抵抗
１０４整流回路
１０５誤差アンプ
１０６電圧制御発振回路
１０７駆動回路
１０８ａ、１０８ｂ出力電圧検出抵抗
１０９整流回路
１１０ａコンパレータ
１１０ｂコンパレータ
１１０ｃコンパレータ
１１０ｄコンパレータ
１１１周波数シフト回路
１１２ａ保護回路
１１２ｂ保護回路
１１２ｃ保護回路

Claims

圧電トランスの駆動を制御する圧電トランス制御回路であって、
制御電圧に対応した発振周波数を有する発振信号を生成する発振回路と、
前記発振回路から入力される発振信号に基づいて圧電トランスを駆動する駆動回路と、
前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御する制御回路と、
前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第１の比較回路と、
前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合、前記調整された制御電圧に対して前記制御回路で制御された発振周波数を強制的に高周波数側へシフトさせて維持し、前記発振回路に前記高周波数側へシフトされた発振周波数を有する発振信号を生成させると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴とする圧電トランス制御回路。
圧電トランスの駆動を制御する圧電トランス制御回路であって、
制御電圧に対応した発振周波数を有する発振信号を生成する発振回路と、
前記発振回路から入力される発振信号に基づいて圧電トランスを駆動する駆動回路と、
前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御する制御回路と、
前記検出された負荷電流に対応する電圧と所定値とを比較する第２の比較回路と、
前記比較の結果、前記負荷電流に対応する電圧が前記所定値よりも低くなった場合、前記調整された制御電圧に対して前記制御回路で制御された発振周波数を強制的に高周波数側へシフトさせて維持し、前記発振回路に前記高周波数側へシフトされた発振周波数を有する発振信号を生成させると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴とする圧電トランス制御回路。
圧電トランスの駆動を制御する圧電トランス制御回路であって、
制御電圧に対応した発振周波数を有する発振信号を生成する発振回路と、
前記発振回路から入力される発振信号に基づいて圧電トランスを駆動する駆動回路と、
前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御する制御回路と、
前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する第１の比較回路と、
前記検出された負荷電流に対応する電圧と所定値とを比較する第２の比較回路と、
前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記調整された制御電圧に対して前記制御回路で制御された発振周波数を強制的に高周波数側へシフトさせて維持し、前記発振回路に前記高周波数側へシフトされた発振周波数を有する発振信号を生成させると共に、前記駆動回路による前記圧電トランスの駆動を停止させる駆動停止回路と、を備えることを特徴とする圧電トランス制御回路。
前記駆動停止回路は、前記発振回路から駆動回路への発振信号の供給を停止させることにより、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴とする請求項１から請求項３のいずれかに記載の圧電トランス制御回路。
圧電トランスの駆動を制御する圧電トランスの制御方法であって、
発振回路により制御電圧に対応した発振周波数を有する発振信号を生成し、
前記発振回路から入力される発振信号に基づいて圧電トランスを駆動し、
前記圧電トランスの出力側に接続された負荷に流れる負荷電流を検出すると共に、前記負荷電流を実質的に一定にすべく前記発振回路に入力される制御電圧を調整して前記発振回路の発振周波数または振幅を制御し、
前記圧電トランスの出力電圧を検出し、検出した出力電圧を所定値と比較する一方、前
記検出された負荷電流に対応する電圧と所定値とを比較し、
前記比較の結果、前記出力電圧が前記所定値よりも低くなった場合または前記負荷電流に対応する電圧が前記所定値よりも低くなった場合の少なくとも一方の場合、前記調整された制御電圧に対して前記制御された発振周波数を強制的に高周波数側へシフトさせて維持し、前記発振回路に前記高周波数側へシフトされた発振周波数を有する発振信号を生成させると共に、前記駆動回路による前記圧電トランスの駆動を停止させることを特徴とする圧電トランス制御方法。