本発明は、プラズマディスプレイパネルを駆動する駆動方法に関する。
現在、薄型表示装置として、AC型(交流放電型)のプラズマディスプレイパネルが製品化されてきている。プラズマディスプレイパネル内には、2枚の基板、すなわち前面ガラス基板及び背面ガラス基板が所定間隙を介して対向配置されている。表示面としての上記前面ガラス基板の内面(背面ガラス基板と対向する面)には、互いに対をなして平行に伸長する行電極対の複数がサスティン電極対として形成されている。背面ガラス基板には、行電極対と交差するように複数の列電極がアドレス電極として伸長形成され、さらに蛍光体が塗布されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した表示セルが形成されている。このようなプラズマディスプレイパネルに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
サブフィールド法に基づく階調駆動では、発光を実施すべき回数(又は期間)が夫々に割り当てられている複数のサブフィールド各々にて、1フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各表示セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成(又は消去)させる。サスティン行程では、サスティンパルスを繰り返し全表示セルに印加することにより、所定量の壁電荷が形成されている表示セルのみを繰り返しサスティン放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、初期化行程を実行する。かかる初期化行程では、全ての表示セル内において、対を為す行電極間にリセット放電を生起させることにより全表示セル内に残留する壁電荷の量を初期化する初期化行程を実行する。
ここで、サスティン行程において、多数の表示セルで同時にサスティン放電が生起されると、瞬間的に多量の電流が流れ、サスティンパルスの電圧波形に歪みが生じる。その結果、1画面内においてサスティン放電が生起される表示セルの数が多い場合と少ない場合とで、その放電時に印加される電圧値が異なることになり、放電強度にバラツキが生じる。よって、この際、放電強度のバラツキに伴う輝度ムラが生じる恐れがあった。
そこで、各サスティン行程において、第2番目に印加されるサスティンパルスの立ち上がり期間を、それ以降に印加されるサスティンパルスの立ち上がり期間よりも長く設定するようにした駆動方法が提案された(例えば、特許文献1参照)。かかる駆動方法によれば、第2番目に印加されるサスティンパルスに応じて、先ず、そのパルスの立ち上がり期間において第1回目の放電が生起され、引き続き、パルスのピーク期間において第2回目の放電が生起される。よって、これら2回分の連続放電(以下、二叉放電と称する)により、同時に放電が生起される表示セルの数が多い場合と、少ない場合とで、その放電に伴って視覚される輝度レベルが略同一となり、輝度ムラが改善される(例えば、特許文献1の図19参照))。
ところが、低輝度な画像を表示する際には各フィールド内で生起させるサスティン放電の合計回数が少なくなり、表示セル内に残留する荷電粒子の量が少なくなるので、放電遅れが生じるようになる。この際、上述した如く第2番目に印加されるサスティンパルスの立ち上がり期間を長くしてしまうと、パルスの立ち上がり期間において第1回目の放電が生起されなくなる場合があり、輝度ムラの改善効果が発揮されないという問題があった。
特開2006−330603号公報
本発明は、かかる問題を解決すべく為されたものであり、低輝度画像を表示する際にも輝度ムラを抑制させた良好な画像表示が可能となるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
請求項1記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで前面基板及び背面基板が対向配置されており、前記前面基板及び前記背面基板間に配置されている複数の行電極対と当該行電極対に交叉して配置されている複数の列電極との各交叉部に蛍光体層を備えた放電セルが形成されているプラズマディスプレイパネルを、入力映像信号における単位表示期間毎に複数のサブフィールドによって階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々において、前記入力映像信号に対応した画素データに応じて前記放電セル各々を選択的にアドレス放電せしめて点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対の一方の行電極と他方の行電極に交互にサスティンパルスを印加することによって前記点灯モード状態の放電セルに対してのみに前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電を生起せしめるサスティン行程とを実行し、前記サスティン行程では、少なくとも前記サスティンパルスの前縁部の期間中の一部の期間に亘りパルスのピーク電位を維持する補助パルスを前記列電極に印加する。
プラズマディスプレイパネルの行電極対にサスティンパルスを印加することにより点灯モードの状態にある放電セルのみをサスティン放電させるにあたり、かかるサスティンパルスと共に、プラズマディスプレイパネルの列電極に補助パルスを印加することにより、行電極間の電界強度を高める。これにより、放電セル内に残留する荷電粒子の量が放電を生起させる際に必要となる量に満たない状態で、輝度ムラを解消すべくパルスの前縁部区間を長くしたサスティンパルスを印加した場合にも、確実にサスティン放電を生起させることが可能となる。よって、サスティン放電の実施回数が少なくなるが故に放電セル内に残留する荷電粒子の量が不足する低輝度表示を実施する際にも、輝度ムラを抑制させた良好が画像表示が為されるようになる。
又、上記補助パルスの印加を、各サスティン行程の最先頭部、或いは輝度重みが所定値よりも小なるサブフィールドの直後のサブフィールドのサスティン行程のみで実行することにより電力消費量を低減させる。
図1は、本発明の第1の実施例による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、及び駆動制御回路56から構成される。
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との各交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う放電セル(表示セル)PCが形成されている。すなわち、PDP50には、第1表示ラインに属する放電セルPC1,1〜PC1,m、第2表示ラインに属する放電セルPC2,1〜PC2,m、・・・・、第n表示ラインに属する放電セルPCn,1〜PCn,mの各々がマトリクス状に配列されているのである。
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。尚、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。又、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップg1を介して互いに対向している。又、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。尚、酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に、230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。CL発光MgO結晶体の平均粒径は、2000オングストローム以上(BET法による測定結果)である。
平均粒径が2000オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きCL発光のピーク波長(例えば、235nm付近、230〜250nm内)に対応したエネルギー準位を有するものが多く形成されることになる。
また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したCL発光のピーク波長に対応したエネルギー準位を有するものとなる。
このようなCL発光MgO結晶体を、スプレー法や静電塗布法等によって、誘電体層12の表面に付着させることにより酸化マグネシウム層13が形成されている。尚、誘電体層12の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にCL発光MgO結晶体を付着させて酸化マグネシウム層13を形成するようにしても良い。
一方、前面透明基板10と平行に配置された背面基板14上には、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、列電極Dの各々が行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。又、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む放電セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。各放電セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。
尚、蛍光体層17内には、例えば図5に示す如き形態にて、二次電子放出材としてのMgO結晶体(CL発光MgO結晶体を含む)が含まれている。この際、 蛍光体層17の表面上における放電空間Sを覆う面上、つまり放電空間Sと接する面上には、放電ガスと接触するようにMgO結晶体が蛍光体層17から露出している。
ここで、各放電セルPCの放電空間Sと隙間SLとの間は、図3に示す如く酸化マグネシウム層13が横壁16Aに当接されることによって互いに閉じられている。又、図4に示す如く、縦壁16Bは酸化マグネシウム層13に当接されていないので、その間に隙間rが存在する。すなわち、2次元表示画面の横方向において互いに隣接する放電セルPC各々の放電空間Sは、この隙間rを介して互いに連通しているのである。
駆動制御回路56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路56は、上記ディザ加算画素データの上位4ビット分を、図6に示す如き、全輝度レベルを15階調にて表す4ビットの多階調化画素データPDSに変換する。そして、駆動制御回路56は、多階調化画素データPDSを図6に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御回路56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14(後述する)の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
更に、駆動制御回路56は、図7に示す如き発光駆動シーケンスに従って上記構造を有するPDP50を駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55からなるパネルドライバに供給する。すなわち、駆動制御回路56は、図7に示す如き1フィールド(1フレーム)表示期間内の先頭のサブフィールドSF1では、リセット行程R、選択書込アドレス行程WW及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドSF2〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、1フィールド表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路56は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御回路56から供給された各種制御信号に応じて、図8に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
図8においては、図7に示されるサブフィールドSF1〜SF14の内の、先頭のサブフィールドSF1と、それに続くサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
先ず、サブフィールドSF1のリセット行程Rの前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRPY1を全ての行電極Y1〜Ynに印加する。尚、リセットパルスRPY1のピーク電位は、サスティンパルスのピーク電位よりも高電位である。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記リセットパルスRPY1の印加に応じて、全ての放電セルPC各々内の行電極Y及び列電極D間において第1リセット放電が生起される。すなわち、リセット行程Rの前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる放電(以下、列側陰極放電と称する)を上記第1リセット放電として生起させるのである。かかる第1リセット放電に応じて、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
更に、リセット行程Rの前半部では、X電極ドライバ51が、かかるリセットパルスRPY1と同一極性であり、且つ、上記リセットパルスRPY1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRPXを全ての行電極X1〜Xn各々に印加する。
そして、サブフィールドSF1のリセット行程Rの後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRPY2を発生し、これを全ての行電極Y1〜Ynに印加する。又、リセット行程Rの後半部では、X電極ドライバ51が、図8に示す如き正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。これら負極性のリセットパルスRPY2及び正極性のベースパルスBP+の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。かかる第2リセット放電により、全放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷の大半が消去される。これにより全放電セルPCは、行電極X近傍には負極性の壁電荷、行電極Y近傍には正極性の壁電荷が夫々残留した状態、つまり消灯モードに初期化される。更に、上記リセットパルスRPY2の印加に応じて、全放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、列電極D近傍に形成されていた正極性の壁電荷の一部が消去される。これにより、全放電セルPCの列電極D近傍に残留する壁電荷量が、後述する選択書込アドレス行程WWにおいて正しく選択書込アドレス放電を生起させることが可能な量に調整される。
尚、リセットパルスRPY2及びベースパルスBP+によって行電極X及びY間に印加される電圧は、上記第1リセット放電に応じて行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間で確実に上記第2リセット放電を生起させることができる電圧である。又、リセットパルスRPY2における負のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPY2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、選択書込アドレス行程WWでのアドレス放電が不安定となるからである。
次に、サブフィールドSF1の選択書込アドレス行程WWでは、Y電極ドライバ53が、図8に示す如き負極性のピーク電位有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。X電極ドライバ51は、この間、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xnに印加し続ける。この際、ベースパルスBP+及びベースパルスBP-によって行電極X及びY間に印加される電圧は、放電セルPCの放電開始電圧よりも低い。
更に、この選択書込アドレス行程WWでは、アドレスドライバ55が、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間には上記ベースパルスBP-及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びベースパルスBP+による電圧印加だけで、行電極X及びY間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間に放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、リセット行程Rにおいて初期化された消灯モードの状態を維持する。
次に、サブフィールドSF1のサスティン行程Iにおいて、Y電極ドライバ53は、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ53は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定する。又、サブフィールドSF1のサスティン行程Iでは、アドレスドライバ55が、このサスティンパルスIPの前縁部及びピーク電位部の区間に亘り正極性ピーク電位を維持するパルス波形を有する補助パルスHPを発生して列電極D1〜Dm各々に印加する。尚、補助パルスHPのピーク電位は画素データパルスのピーク電位と同一である。
サブフィールドSF1のサスティン行程Iでは、上記サスティンパルスIP及び補助パルスHPの印加に応じて、点灯モード状態にある放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF1の輝度重みに対応した表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モード状態にある放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。
そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF2〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性の所定のピーク電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図8に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+の電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧で正極性の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF2〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを図8に示す如く行電極X及びY各々に交互に印加する。尚、サブフィールドSF2〜SF14各々の内で輝度重みが所定値よりも小なるSFの直後のSFのサスティン行程Iでは、アドレスドライバ55が、最初に印加されるサスティンパルIPと略同時に正極性の補助パルスHPを発生し、これを列電極D1〜Dm各々に印加する。例えば、アドレスドライバ55は、サスティンパルスの印加回数の割当てが10回以下となるSFの直後のSF(図8ではSF2)のサスティン行程Iにて、図8に示す如く最初に印加されるサスティンパルIPの前縁部及びピーク電位部の区間に亘り正極性ピーク電位を維持する補助パルスHPを列電極Dに印加する。尚、補助パルスHPのピーク電位は画素データパルスのピーク電位と同一である。
サブフィールドSF2〜SF14各々のサスティン行程Iでは、図8に示す如きサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。この際、かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。
ここで、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて、最終のサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
そして、最終のサブフィールドSF14の最後尾において、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
以上の如き駆動を、図6に示す如き15通りの画素駆動データGDに基づいて実行する。かかる駆動によると、図6に示すように、輝度レベル0を表現する場合(第1階調)を除き、先ず、先頭のサブフィールドSF1において各放電セルPC内で書込アドレス放電が生起され(二重丸にて示す)、この放電セルPCは点灯モードに設定される。その後、サブフィールドSF2〜SF14各々の内の1のサブフィールドの選択消去アドレス行程WOのみで選択消去アドレス放電が生起され(黒丸にて示す)、その後、放電セルPCは消灯モードに設定される。つまり、各放電セルPCは、表現すべき中間輝度に対応した分だけ連続したサブフィールド各々で点灯モードに設定され、これらサブフィールドの各々に割り当てられている回数分だけサスティン放電に伴う発光を繰り返し生起する(白丸にて示す)。この際、1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。よって、図6に示す如き第1〜第15階調駆動による15種類の発光パターンによれば、白丸にて示すサブフィールド各々で生起されたサスティン放電の合計回数に対応した15階調分の中間輝度が表現される。かかる駆動によれば、1フィールド表示期間内において、その発光パターン(点灯状態、消灯状態)が互いに反転する領域が1画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。
又、図8に示す如き駆動では、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて印加すべきサスティンパルスIPの回数を偶数としている。よって、各サスティン行程Iの終了直後は、行電極Y近傍に負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Iに引き続き実施される選択消去アドレス行程WDでは、列電極D及び行電極Y間において列電極Dを陽極側とした放電(以降、列側陽極放電と称する)が可能となる。従って、列電極Dに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ55の高コスト化を防げる。
尚、図7及び図8に示す駆動では、先頭サブフィールドSF1にて、先ず全放電セルPCをリセット放電させることにより消灯モードに初期化し、黒表示(輝度レベル0)を行う場合を除き、各放電セルPCに対して書込アドレス放電を生起させてこれを点灯モードに遷移させるようにしている。この際、かかる駆動によって黒表示を行う場合、1フィールド表示期間を通して生起される放電は、先頭サブフィールドSF1でのリセット放電だけとなる。よって、全放電セルをリセット放電させて点灯モードの状態に初期化してから、これを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を採用する場合に比して、1フィールド表示期間内で生起される放電回数が少なくなる。従って、かかる駆動によれば、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させることが可能となる。
又、図7及び図8に示す駆動では、先頭のサブフィールドSF1のリセット行程Rにて列電極Dを陰極側、行電極Yを陽極側とした電圧を両電極間に印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を第1リセット放電として生起させるようにしている。よって、かかる第1リセット放電時には、放電ガス内の陽イオンが列電極Dへ向かう際に、図5に示す如き蛍光体層17内に含まれている二次電子放出材料としてのMgO結晶体に衝突して、このMgO結晶体から二次電子を放出させる。特に、図1に示されるプラズマディスプレイ装置のPDP50では、MgO結晶体を図5に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。すると、かかる二次電子によるプライミング作用により放電セルPCの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗コントラストを向上させた表示が可能となる。
又、図8に示される駆動では、上記第1リセット放電を、図3に示す如き前面透明基板10側に形成されている行電極Y、及び背面基板14側に形成されている列電極D間で生起させるようにしている。よって、共に前面透明基板10側に形成されている行電極X及びY間でリセット放電を生起させる場合に比して、前面透明基板10側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
又、図8に示される駆動では、輝度重みが最も小なるサブフィールドSF1のサスティン行程Iでは、サスティンパルスIPを1回だけ印加することにより、サスティン放電の回数を1回だけにして、低輝度画像に対する表示再現性を高めている。尚、この1回分のサスティンパルスIPに応じて生起されたサスティン放電の終息後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成された状態となる。これにより、図8に示される駆動を実施する際には、サブフィールドSF2の選択消去アドレス行程WDにおいて、列側陽極放電を選択消去アドレス放電として生起させることが可能となる。
又、図1に示されるPDP50は、各放電セルPC内の前面透明基板10側に形成されている酸化マグネシウム層13内のみならず、背面基板14側に形成されている蛍光体層17内にも、二次電子放出材料としてのCL発光MgO結晶体を含ませるようにしている。
以下に、かかる構成を採用したことによる作用効果について図9及び図10を参照しつつ説明する。
尚、図9は、上述した如き酸化マグネシウム層13及び蛍光体層17各々の内の酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた、いわゆる従来のPDPに図8に示す如きリセットパルスRPY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
一方、図10は、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませたPDP50に対して、リセットパルスRPY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
図9に示されるように、従来のPDPによると、リセットパルスRPY1の印加に応じて比較的強い列側陰極放電が1[ms]以上に亘って継続してしまうが、本実施例によるPDP50によると、図10に示す如く列側陰極放電が約0.04[ms]以内に終息する。すなわち、従来のPDPに比して列側陰極放電における放電遅れ時間を大幅に短縮できるのである。
従って、図8に示す如き、パルスの前縁部での電位推移が緩やかな波形を有するリセットパルスRPY1をPDP50の行電極Yに印加することによって列側陰極放電を生起させると、リセットパルスRPY1の電位がピーク電位に到る前にその放電が終息する。よって、行電極及び列電極間に印加される電圧が低い段階で、列側陰極放電が終息することになるので、図10に示す如く、その放電強度も大幅に低下する。
すなわち、パルスの前縁部での電位推移が緩やかな波形を有する例えば図8に示す如きリセットパルスRPY1を、酸化マグネシウム層13のみならず蛍光体層17にもCL発光MgO結晶体が含まれているPDP50に印加することにより、更に放電強度を弱めた列側陰極放電を生起させるようにしたのである。従って、このように放電強度が極めて弱い列側陰極放電をリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
ここで、図8に示す駆動においては、各サブフィールドSFの内で輝度重みが小なるSFの直後のSFのサスティン行程Iでは、その先頭部のみで1回だけ、最初に印加されるサスティンパルスIPと略同時に、このIPと同一極性のピーク電位を有する補助パルスHPを全列電極Dに印加するようにしている。
図11は、サスティンパルスIPに対する補助パルスHPの印加タイミングと、放電が生起されるタイミングとを表す図である。
アドレスドライバ55は、例えば図11の(A)に示す如きタイミングにて、補助パルスHPを全列電極Dに印加する。つまり、サスティンパルスIPの印加直前の時点t2から補助パルスHPを全列電極Dに印加開始する。この際、補助パルスHPは、その正極性のピーク電位の状態を、かかる時点t2から、所定マージン期間TP、サスティンパルスIPの前縁部区間T1及びピーク電位区間T2に亘り維持する。尚、前縁部区間T1とは、サスティンパルスIPの電位が時点t3において0ボルトの状態から時間経過と共に緩やかに上昇してピーク電位VPに到るまでの区間である。又、ピーク電位区間T2とは、サスティンパルスIPにおいてピーク電位VPの状態が維持されている区間である。すなわち、補助パルスHPは、サスティンパルスIPの前縁部区間T1の開始時点としての時点t3よりも所定マージン期間TP前の時点t2から、サスティンパルスIPにおけるピーク電位区間T2の終了時点までの間に亘り、正極性のピーク電位を維持する。
ここで、サスティンパルスIPが行電極(X又はY)に印加されると共に補助パルスHPが列電極Dに印加されると、先ず、図11に示す如く、サスティンパルスIPの前縁部区間T1の時点t4にて、点灯モード状態にある放電セルPCの行電極X及びY間で第1回目の放電(dc1)が生起される。この際、かかる放電dc1に伴って行電極X及びY間に流れる電流により、図11に示す如くサスティンパルスIPの電位が一時的に降下する。ところが、その後の時点t5において、行電極(X、Y)上の電位はサスティンパルスIPのピーク電位VPにクランプされるので、再び、ピーク電位VPに向けてサスティンパルスIPの電位が上昇する。その後、図11に示す如き時点t1にてサスティンパルスIPの電位がピーク電位VPに到達すると、上記点灯モード状態にある放電セルPCの行電極X及びY間で第2回目の放電(dc2)が生起される。
このように、サスティンパルスIPと共に補助パルスHPが印加されると、先ず、このサスティンパルスIPの前縁部において第1回目の放電が生起され、引き続きサスティンパルスIPの電位がピーク電位に到達した時点で第2回目の放電が生起される。
以下に、図11に示す如き駆動を実施した場合の作用効果について説明する。
正極性のピーク電位を有するサスティンパルスIPが行電極Y(又はX)に印加されると、行電極X及びY間と、行電極Y(又はX)及び列電極D間とにおいて夫々電界が生じる。ところが、この間、サスティンパルスIPのピーク電位と同一極性のピーク電位を有する補助パルスHPを列電極Dに印加すると、行電極Y(又はX)及び列電極D間での電界が弱くなる。すると、行電極Y(又はX)及び列電極D間での電界が弱くなった分だけ、行電極X及びY間の電界が強くなり、行電極X及びY間で放電が生起され易くなる。
よって、その直前の段階で放電セルPC内に残留する荷電粒子が少ないが故に放電遅れが生じる場合においても、サスティンパルスIPの前縁部区間T1を必要以上に長くすることなく、図11に示す如き連続した2回分の放電(dc1、dc2)をサスティン放電として生起させることが可能となる。この際、これら2回分の放電に伴って照射される表示光の輝度レベルは全放電セルPCにおいてほぼ同一となるので輝度ムラが解消される。
尚、補助パルスHPの印加により図11に示す如き連続した2回分の放電(dc1、dc2)が生起されれば良いので、アドレスドライバ55は、図11の(A)に代わり図11の(B)に示す如きタイミングで、補助パルスHPを全列電極Dに印加するようにしても良い。つまり、サスティンパルスIPの前縁部区間T1の開始時点t3以降に、第1回目の放電(dc1)が生起される時点t4及びこの前縁部区間T1におけるサスティンパルスのピーク電位に到る時点t1を含む期間に亘り正極性のピーク電位の状態を維持する補助パルスHPを印加すれば良いのである。
ところで、1フレーム表示期間内で印加される全てのサスティンパルスIP各々と同時に補助パルスHPを印加することにより、全サスティン放電を図11に示す如き2回分の放電(dc1、dc2)としてしまうと、消費電力が大になるという問題が生じる。
そこで、低消費電力化をはかるべく、放電遅れが顕著に表れる時点のみで、サスティンパルスIPと同時に補助パルスHPを印加する。ここで、放電遅れが顕著に表れる時点、つまりサスティン放電に伴って放電セルPC内に形成される荷電粒子の量が少なくなる時点は、
・先頭サブフィールドのサスティン行程の実施時点
・各サブフィールドのサスティン行程の最先頭部の時点
・サスティンパルスの割り当て回数が比較的少ないサブフィールドの直 後のサブフィールドでのサスティン行程の実施時点
である。
この際、図8に示される駆動では、先頭サブフィールドSF1、並びにサスティンパルスの割り当て回数が所定数以下のサブフィールドの直後のサブフィールドのサスティン行程での最先頭部(最初のサスティンパルスIPが印加される時点)のみで、サスティンパルスIPと同時に補助パルスHPを印加している。
よって、図8に示される駆動によれば、消費電力を増大させることなく、低輝度な画像を表示する際の輝度ムラを解消させることが可能となる。
尚、かかる補助パルスHPを印加する箇所としては、1フレーム表示期間内の全てのサブフィールド各々のサスティン行程の最先頭部でも良い。或いは、割り当てられているサスティンパルスの印加回数が所定数以下のサブフィールドの直後のサブフィールドのサスティン行程において繰り返し印加されるサスティンパルスIP各々と同時に補助パルスHPを印加するようにしても良い。
又、輝度ムラを解消する為に、上記補助パルスHPの印加と共に、下記の如きサスティンパルスの波形制御を実行するようにしても良い。
つまり、各サスティン行程Iにおいて同時に多数の放電セルPCでサスティン放電が生起されると、放電セル各々の放電に伴う電流を合わせた大電流が瞬間的に行電極(X、Y)に流れ込むことになり、サスティンパルスの波形に歪みが生じる場合がある。よって、各放電セル毎にそのサスティン放電時に印加されるサスティンパルスの電位が一定とはならず、放電に伴う発光時の輝度レベルが不均一となり輝度ムラが視覚されるという問題が生じる。
そこで、サスティン行程の最先頭部で印加されるサスティンパルスIPに対して図11の(A)又は(B)に示す如きタイミングで補助パルスHPを印加すると共に、サスティンパルスIP各々の前縁部区間T1の長さを、放電セルPC1,1〜PCn,mの内で点灯モードに設定されている放電セルの数に応じて変更するのである。
すなわち、駆動制御回路560は、先ず、図6に示す如き画素駆動データGDに基づき各サブフィールド毎に、そのサブフィールドで点灯モードの状態に設定される放電セルPCの総数を計数する。次に、駆動制御回路560は、点灯モード状態にある放電セルPCの総数が多いほど、図11に示す如きサスティンパルスIPの前縁部区間T1の期間を長くすべく、X電極ドライバ51及びY電極ドライバ53を制御する。かかる制御によれば、点灯モード状態にある放電セルPCの総数が多いほど、サスティンパルスIPの前縁部区間T1の期間、つまり、電位0ボルトの状態からピーク電位VPに到るまでの時間が長くなる。ここで、製造上のバラツキ等により各放電セルの放電開始電圧にはバラツキが生じているので、サスティンパルスIPの前縁部区間T1が長くなるほど、各放電セルの放電タイミングが時間的に分散するようになる。これにより、各放電時点において行電極(X、Y)に瞬間的に流れる電流量は少なくなり、サスティンパルスの波形歪みが抑制される。その結果、輝度ムラが解消されることになる。
又、図8に示される実施例では、リセットパルスRPY1の前縁部での時間経過に伴う電位変化率(傾き)を一定としているが、例えば図12に示す如く、時間経過に伴い徐々に傾きが変化するような波形であっても良い。
又、図8に示されるリセット行程Rでは、全ての画素セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の画素セルからなる画素セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。
又、図5に示す実施例においては、PDP50の背面基板14側に設けられている蛍光体層17内にMgO結晶体を含ませるようにしているが、図13に示す如く、蛍光体粒子からなる蛍光体粒子層17aと、二次電子放出材からなる二次電子放出層18とを積層したもので蛍光体層17を形成するようにしても良い。この際、二次電子放出層18としては、蛍光体粒子層17aの表面上に、二次電子放出材からなる結晶(例えば、CL発光MgO結晶体を含んだMgO結晶)を敷き詰めて形成するようにしてもよく、或いは二次電子放出材を薄膜成膜して形成させるようにしても良い。
図14は、本発明の第2の実施例による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
尚、図14に示されるプラズマディスプレイ装置のPDP50は、図1に示されるプラズマディスプレイ装置のPDP50と同一、つまり図2〜図5、図13に示す如き構造を有するものである。更に、図14に示されるプラズマディスプレイ装置のX電極ドライバ51、Y電極ドライバ53、アドレスドライバ55各々も、図1に示されるものと同一動作を為すものである。ただし、図14に示されるプラズマディスプレイ装置では、駆動制御回路560によって為されるPDP50の駆動方法が図1に示されるものとは異なる。
すなわち、図14に示される駆動制御回路560は、各画素毎の8ビットの画素データに対して前述した如き誤差拡散処理及びディザ処理を施して得られた4ビットの多階調化画素データPDSを、図15に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御回路560は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
更に、駆動制御回路560は、上記構造を有するPDP50を図16に示す如き発光駆動シーケンスに従って駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53、及びアドレスドライバ55の各々に供給する。すなわち、駆動制御回路560は、1フィールド(1フレーム)表示期間内の先頭のサブフィールドSF1では、第1リセット行程R1、第1選択書込アドレス行程W1W及び微小発光行程LL各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2リセット行程R2、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドSF3〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、1フィールド表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路560は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御回路56から供給された各種制御信号に応じて、図17に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
尚、図17においては、図16に示されるサブフィールドSF1〜SF14の内のSF1〜SF3、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
先ず、サブフィールドSF1の第1リセット行程R1の前半部では、Y電極ドライバ53が、サスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP1Y1を全ての行電極Y1〜Ynに印加する。尚、図17に示す如く、リセットパルスRP1Y1におけるピーク電位は、サスティンパルスのピーク電位よりも高い。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記リセットパルスRP1Y1の印加に応じて、全ての放電セルPC各々内の行電極Y及び列電極D間において第1リセット放電が生起される。すなわち、第1リセット行程R1の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる放電(以下、列側陰極放電と称する)を上記第1リセット放電として生起させるのである。かかる第1リセット放電に応じて、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
又、第1リセット行程R1の前半部では、X電極ドライバ51が、かかるリセットパルスRP1Y1と同一極性であり、且つ、このリセットパルスRP1Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRPXを全ての行電極X1〜Xn各々に印加する。
そして、サブフィールドSF1の第1リセット行程R1の後半部では、Y電極ドライバ53が、図17に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到るパルス波形を有するリセットパルスRP1Y2を発生し、これを全ての行電極Y1〜Ynに印加する。この際、かかるリセットパルスRP1Y2の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。尚、リセットパルスRP1Y2のピーク電位は、上記第1リセット放電に応じて行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRP1Y2のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRP1Y2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、後述する第1選択書込アドレス行程W1Wでのアドレス放電が不安定となるからである。第1リセット行程R1の後半部において生起された第2リセット放電により、各放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRP1Y2の印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、Y電極ドライバ53が、図17に示す如き負極性の所定のピーク電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、0ボルトの電圧を行電極X1〜Xn各々に印加する。更に、第1選択書込アドレス行程W1Wでは、アドレスドライバ55が、先ず、サブフィールドSF1に対応した画素駆動データビットの論理レベルに応じた画素データパルスDPを生成する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合には正極性のピーク電位を有する画素データパルスDPを生成する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに応じて、低電圧(0ボルト)の画素データパルスDPを生成する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP-に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-による電圧印加だけで、行電極X及びY間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間にも放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、リセット行程Rにおいて初期化された消灯モードの状態を維持する。
次に、サブフィールドSF1の微小発光行程LLでは、Y電極ドライバ53が、図17に示す如き正極性の所定のピーク電位を有する微小発光パルスLPを行電極Y1〜Ynに同時に印加する。かかる微小発光パルスLPの印加に応じて、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間において放電(以下、微小発光放電と称する)が生起される。つまり、微小発光行程LLでは、放電セルPC内の行電極Y及び列電極D間では放電が生起されるものの、行電極X及びY間には放電が生起させることのない電位を行電極Yに印加することにより、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間のみで微小発光放電を生起させるのである。この際、微小発光パルスLPのピーク電位は、後述するサブフィールドSF2以降のサスティン行程Iにて印加するサスティンパルスIPのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程WDにおいて行電極Yに印加される電位と同一である。又、図17に示す如く、微小発光パルスLPにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス(RP1Y1,RP2Y1)における立ち上がり区間での変化率よりも高い。つまり、微小発光パルスLPの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第1リセット行程R1で生起される第1リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスIPよりもそのピーク電位が低い微小発光パルスLPによって生起された放電である為、行電極X及びY間で生起されるサスティン放電(後述する)よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程LLでは、第1リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程LLの直前において実施される第1選択書込アドレス行程W1Wでは、放電セルPC内の列電極D及び行電極Y間で選択書込アドレス放電が生起される。よって、サブフィールドSF1では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル0よりも1段階だけ高輝度な階調に対応した輝度が表現されるのである。
尚、上記微小発光放電後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。
次に、サブフィールドSF2の第2リセット行程R2の前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP2Y1を全ての行電極Y1〜Ynに印加する。尚、図17に示す如く、リセットパルスRP2Y1のピーク電位は、リセットパルスRP1Y1のピーク電位よりも高い。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定し、X電極ドライバ51は、上記リセットパルスRP2Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有する正極性のリセットパルスRP2Xを全ての行電極X1〜Xn各々に印加する。尚、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、上記リセットパルスRP2Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。上記リセットパルスRP2Y1の印加に応じて、放電セルPC各々の内で上記微小発光行程LLにて列側陰極放電が生起されなかった放電セルPC内の行電極Y及び列電極D間において、かかる微小発光行程LLでの列側陰極放電よりも弱い第1リセット放電が生起される。すなわち、第2リセット行程R2の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。一方、上記微小発光行程LLにおいて既に微小発光放電が生起された放電セルPC内では、上記リセットパルスRP2Y1の印加が為されても放電は生起されない。従って、第2リセット行程R2の前半部の終了直後、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となる。
そして、サブフィールドSF2の第2リセット行程R2の後半部では、Y電極ドライバ53が、図17に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到るパルス波形を有するリセットパルスRP2Y2を行電極Y1〜Ynに印加する。更に、第2リセット行程R2の後半部では、X電極ドライバ51が、上記リセットパルスRP2Y2が行電極Yに印加されている間に亘り、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。これら負極性のリセットパルスRP2Y2及び正極性のベースパルスBP+の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。かかる第2リセット放電により、全放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷の大半が消去される。これにより全放電セルPCは、行電極X近傍には微量な負極性の壁電荷、行電極Y近傍には微量な正極性の壁電荷が夫々残留した状態、つまり消灯モードに初期化される。更に、上記リセットパルスRP2Y2の印加に応じて、全放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、列電極D近傍に形成されていた正極性の壁電荷の一部が消去される。これにより、全放電セルPCの列電極D近傍に残留する壁電荷量が、第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させることが可能な量に調整される。
尚、リセットパルスRP2Y2及びベースパルスBP+によって行電極X及びY間に印加される電圧は、上記第1リセット放電に応じて行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間で確実に上記第2リセット放電を生起させることができる電圧である。又、リセットパルスRP2Y2における負のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRP2Y2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第2選択書込アドレス行程W2Wでのアドレス放電が不安定となるからである。
次に、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図17に示す如き負極性の所定のピーク電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xnに印加し続ける。これらベースパルスBP+及びBP-によって行電極X及びY間に印加される電圧は、放電セルPCの放電開始電圧よりも低い。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットの論理レベルに応じたピーク電位を有する画素データパルスDPを生成する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合には正極性のピーク電位を有する画素データパルスDPを生成する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに応じて、低電圧(0ボルト)の画素データパルスDPを生成する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間には上記ベースパルスBP-及びBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びベースパルスBP+による電圧印加だけで、行電極X及びY間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間にでの放電も生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、第2リセット行程R2において初期化された消灯モードの状態を維持する。
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ53は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定する。又、サブフィールドSF2のサスティン行程Iでは、アドレスドライバ55が、このサスティンパルスIPの前縁部及びピーク電位部の区間に亘り正極性ピーク電位を維持するパルス波形を有する補助パルスHPを発生して列電極D1〜Dm各々に印加する。尚、補助パルスHPのピーク電位は画素データパルスのピーク電位と同一である。
サブフィールドSF2のサスティン行程Iでは、上記サスティンパルスIP及び補助パルスHPの印加に応じて、点灯モード状態にある放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF1の輝度重みに対応した表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モード状態にある放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。
そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図17に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF3〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性の所定のピーク電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図17に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+の電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧で正極性の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを図17に示す如く行電極X及びY各々に交互に印加する。尚、サブフィールドSF3〜SF14各々の内で輝度重みが所定値よりも小なるSFの直後のSFのサスティン行程Iでは、アドレスドライバ55が、最初に印加されるサスティンパルIPと略同時に正極性の補助パルスHPを発生し、これを列電極D1〜Dm各々に印加する。例えば、アドレスドライバ55は、サスティンパルスの印加回数の割当てが10回以下となるSFの直後のSF(図17ではSF3)のサスティン行程Iにて、図17に示す如く最初に印加されるサスティンパルIPの前縁部及びピーク電位部の区間に亘り正極性ピーク電位を維持する補助パルスHPを列電極Dに印加する。尚、補助パルスHPのピーク電位は画素データパルスのピーク電位と同一である。
サブフィールドSF3〜SF14各々のサスティン行程Iでは、図17に示す如きサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。この際、かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。
ここで、サブフィールドSF3〜SF14各々のサスティン行程Iにおいて、最終のサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図17に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
そして、最終のサブフィールドSF14の最後尾において、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
以上の如き駆動を、図15に示す如き16通りの画素駆動データGDに基づいて実行する。
先ず、黒表示(輝度レベル0)を表現する第1階調よりも1段階だけ高輝度を表す第2階調では、図15に示す如く、サブフィールドSF1〜SF14の内のSF1のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、1回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「1」とした場合、第2階調では、輝度レベル「1」よりも低い輝度レベル「α」に対応した輝度が表現される。
次に、かかる第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第3階調では、サブフィールドSF1〜SF14の内のSF2のサスティン行程Iのみで1回分のサスティン放電に伴う発光が為され、輝度レベル「1」に対応した輝度が表現される。
次に、かかる第3階調よりも1段階だけ高輝度を表す第4階調では、先ず、サブフィールドSF1において、放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。更に、かかる第4階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第4階調では、サブフィールドSF1にて輝度レベル「α」の発光が為され、SF2にて輝度レベル「1」の発光を伴うサスティン放電が1回分だけ実施されるので、輝度レベル「α」+「1」に対応した輝度が表現される。
又、第5階調〜第16階調各々では、サブフィールドSF1において放電セルPCを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。そして、その階調に対応した1のサブフィールドのみで放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第5階調〜第16階調各々では、サブフィールドSF1にて上記微小発光放電が生起され、SF2にて1回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々(白丸にて示す)でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第5階調〜第16階調各々では、輝度レベル「α」+「1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。従って、図15〜図17に示される駆動によれば、輝度レベル「0」〜「255+α」なる輝度範囲を図15に示す如き16段階にて表すことが可能となるのである。
この際、図15〜図17に示される駆動では、最も輝度重みが小なるサブフィールドSF1において表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極D及び行電極Y間で生起される放電である為、行電極X及びY間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示(輝度レベル0)よりも1段階だけ高輝度を表す(第2階調)場合には、サスティン放電によってこれを表す場合に比して輝度レベル0との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第2階調においては、サブフィールドSF1に後続するSF2の第2リセット行程R2ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。尚、図15に示される駆動では、第4階調以降の各階調においてもサブフィールドSF1において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第3階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度(輝度レベルα)である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第4階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
ここで、図17に示される駆動では、先頭のサブフィールドSF1の第1リセット行程R1において、列電極Dを陰極側、行電極Yを陽極側とした電圧を両電極間に印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を第1リセット放電として生起させるようにしている。よって、かかる第1リセット放電時には、放電ガス内の陽イオンが列電極Dへ向かう際に、図5に示す如き蛍光体層17内に含まれている二次電子放出材料としてのMgO結晶体に衝突して、このMgO結晶体から二次電子を放出させる。特に、PDP50では、MgO結晶体を図5に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。すると、かかる二次電子によるプライミング作用により放電セルPCの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗コントラストを向上させた表示が可能となる。
又、図17に示される駆動では、図3に示す如き前面透明基板10側に形成されている行電極Y、及び背面基板14側に形成されている列電極D間でリセット放電を生起させている。よって、共に前面透明基板10側に形成されている行電極X及びY間でリセット放電を生起させる場合に比して、前面透明基板10側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
又、プラズマディスプレイパネルとしてのPDP50には、各放電セルPC内の前面透明基板10側に形成されている酸化マグネシウム層13内のみならず、背面基板14側に形成されている蛍光体層17内にも、図5又は図13に示す如く、二次電子放出材料としてCL発光MgO結晶体を含ませるようにしている。
よって、酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた放電セルでの列側陰極放電(図9に示す)に比して、弱い放電を短期間内に終息させることが可能となる(図10に示す)。従って、放電強度が極めて弱い列側陰極放電をリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
又、図17に示される駆動では、サブフィールドSF2のサスティン行程Iでは、サスティンパルスIPを1回だけ印加することにより、サスティン放電の回数を1回だけにして、低輝度画像に対する表示再現性を高めている。尚、この1回分のサスティンパルスIPに応じて生起されたサスティン放電の終息後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成された状態となる。これにより、図17に示すように、サブフィールドSF3の選択消去アドレス行程WDにおいて、列側陽極放電を選択消去アドレス放電として生起させることが可能となる。この際、図17に示される駆動では、サブフィールドSF3〜SF14各々のサスティン行程Iでは、サスティンパルスIPの印加回数を偶数としている。よって、各サスティン行程Iの終了直後は、行電極Y近傍に負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Iに引き続き実施される選択消去アドレス行程WDでは、列側陽極放電が可能となる。従って、列電極Dに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ55の高コスト化を防げる。
ここで、図17に示す駆動においては、各サブフィールドSFの内で輝度重みが小なるSFの直後のSFのサスティン行程Iでは、その先頭部のみで1回だけ、最初に印加されるサスティンパルスIPと略同時に、補助パルスHPを全列電極Dに印加するようにしている。
すなわち、アドレスドライバ55は、例えば図11の(A)に示す如きタイミングにて、補助パルスHPを全列電極Dに印加する。つまり、サスティンパルスIPの印加直前の時点t2から補助パルスHPを全列電極Dに印加開始する。この際、補助パルスHPは、その正極性のピーク電位の状態を、かかる時点t2から、所定マージン期間TP、サスティンパルスIPの前縁部区間T1及びピーク電位区間T2に亘り維持する。尚、前縁部区間T1とは、サスティンパルスIPの電位が時点t3において0ボルトの状態から時間経過と共に緩やかに上昇してピーク電位VPに到るまでの区間である。又、ピーク電位区間T2とは、サスティンパルスIPにおいてピーク電位VPの状態が維持されている区間である。すなわち、補助パルスHPは、サスティンパルスIPの前縁部区間T1の開始時点としての時点t3よりも所定マージン期間TP前の時点t2から、サスティンパルスIPにおけるピーク電位区間T2の終了時点までの間に亘り、正極性のピーク電位を維持する。
ここで、サスティンパルスIPが行電極(X又はY)に印加されると共に補助パルスHPが列電極Dに印加されると、先ず、図11に示す如く、サスティンパルスIPの前縁部区間T1の時点t4にて、点灯モード状態にある放電セルPCの行電極X及びY間で第1回目の放電(dc1)が生起される。この際、かかる放電dc1に伴って行電極X及びY間に流れる電流により、図11に示す如くサスティンパルスIPの電位が一時的に降下する。ところが、その後の時点t5において、行電極(X、Y)上の電位はサスティンパルスIPのピーク電位VPにクランプされるので、再び、ピーク電位VPに向けてサスティンパルスIPの電位が上昇する。その後、図11に示す如き時点t1にてサスティンパルスIPの電位がピーク電位VPに到達すると、上記点灯モード状態にある放電セルPCの行電極X及びY間で第2回目の放電(dc2)が生起される。
このように、サスティンパルスIPと共に補助パルスHPが印加されると、先ず、このサスティンパルスIPの前縁部において第1回目の放電が生起され、引き続きサスティンパルスIPの電位がピーク電位に到達した時点で第2回目の放電が生起される。
以下に、図11に示す如き駆動を実施した場合の作用効果について説明する。
正極性のピーク電位を有するサスティンパルスIPが行電極Y(又はX)に印加されると、行電極X及びY間と、行電極Y(又はX)及び列電極D間とにおいて夫々電界が生じる。ところが、この間、サスティンパルスIPのピーク電位と同一極性のピーク電位を有する補助パルスHPを列電極Dに印加すると、行電極Y(又はX)及び列電極D間での電界が弱くなる。すると、行電極Y(又はX)及び列電極D間での電界が弱くなった分だけ、行電極X及びY間の電界が強くなり、行電極X及びY間で放電が生起され易くなる。
よって、その直前の段階で放電セルPC内に残留する荷電粒子が少ないが故に放電遅れが生じる場合においても、サスティンパルスIPの前縁部区間T1を必要以上に長くすることなく、図11に示す如き連続した2回分の放電(dc1、dc2)をサスティン放電として生起させることが可能となる。この際、これら2回分の放電に伴って照射される表示光の輝度レベルは全放電セルPCにおいてほぼ同一となるので輝度ムラが解消される。
尚、補助パルスHPの印加により図11に示す如き連続した2回分の放電(dc1、dc2)が生起されれば良いので、アドレスドライバ55は、図11の(A)に代わり図11の(B)に示す如きタイミングで、補助パルスHPを全列電極Dに印加するようにしても良い。つまり、サスティンパルスIPの前縁部区間T1の開始時点t3以降に、第1回目の放電(dc1)が生起される時点t4及びこの前縁部区間T1におけるサスティンパルスのピーク電位に到る時点t1を含む期間に亘り正極性のピーク電位の状態を維持する補助パルスHPを印加すれば良いのである。
ところで、1フレーム表示期間内で印加される全てのサスティンパルスIP各々と同時に補助パルスHPを印加することにより、全サスティン放電を図11に示す如き2回分の放電(dc1、dc2)としてしまうと、消費電力が大になるという問題が生じる。
そこで、低消費電力化をはかるべく、放電遅れが顕著に表れる時点のみで、サスティンパルスIPと同時に補助パルスHPを印加する。ここで、放電遅れが顕著に表れる時点、つまりサスティン放電に伴って放電セルPC内に形成される荷電粒子の量が少なくなる時点は、
・先頭サブフィールドのサスティン行程の実施時点
・各サブフィールドのサスティン行程の最先頭部の時点
・サスティンパルスの割り当て回数が比較的少ないサブフィールドの直 後のサブフィールドでのサスティン行程の実施時点
である。
この際、図17に示される駆動では、サスティンパルスの割り当て回数が所定数以下のサブフィールドの直後のサブフィールドのサスティン行程での最先頭部(最初のサスティンパルスIPが印加される時点)のみで、サスティンパルスIPと同時に補助パルスHPを印加している。
よって、図17に示される駆動によれば、消費電力を増大させることなく、低輝度な画像を表示する際の輝度ムラを解消させることが可能となる。
尚、かかる補助パルスHPを印加する箇所としては、1フレーム表示期間内の全てのサブフィールド各々のサスティン行程の最先頭部でも良い。或いは、割り当てられているサスティンパルスの印加回数が所定数以下のサブフィールドの直後のサブフィールドのサスティン行程において繰り返し印加されるサスティンパルスIP各々と同時に補助パルスHPを印加するようにしても良い。
又、輝度ムラを解消する為に、上記補助パルスHPの印加と共に、下記の如きサスティンパルスの波形制御を実行するようにしても良い。
つまり、各サスティン行程Iにおいて同時に多数の放電セルPCでサスティン放電が生起されると、放電セル各々の放電に伴う電流を合わせた大電流が瞬間的に行電極(X、Y)に流れ込むことになり、サスティンパルスの波形に歪みが生じる場合がある。よって、各放電セル毎にそのサスティン放電時に印加されるサスティンパルスの電位が一定とはならず、放電に伴う発光時の輝度レベルが不均一となり輝度ムラが視覚されるという問題が生じる。
そこで、サスティン行程の最先頭部で印加されるサスティンパルスIPに対して図11に示す如きタイミングで補助パルスHPを印加すると共に、サスティンパルスIP各々の前縁部区間T1の長さを、放電セルPC1,1〜PCn,mの内で点灯モードに設定されている放電セルの数に応じて変更するのである。
すなわち、駆動制御回路560は、先ず、図15に示す如き画素駆動データGDに基づき各サブフィールド毎に、そのサブフィールドで点灯モードの状態に設定される放電セルPCの総数を計数する。次に、駆動制御回路560は、点灯モード状態にある放電セルPCの総数が多いほど、図11に示す如きサスティンパルスIPの前縁部区間T1の期間を長くすべく、X電極ドライバ51及びY電極ドライバ53を制御する。かかる制御によれば、点灯モード状態にある放電セルPCの総数が多いほど、サスティンパルスIPの前縁部区間T1の期間、つまり、電位0ボルトの状態からピーク電位VPに到るまでの時間が長くなる。ここで、製造上のバラツキ等により各放電セルの放電開始電圧にはバラツキが生じているので、サスティンパルスIPの前縁部区間T1が長くなるほど、各放電セルの放電タイミングが時間的に分散するようになる。これにより、各放電時点において行電極(X、Y)に瞬間的に流れる電流量は少なくなり、サスティンパルスの波形歪みが抑制される。その結果、輝度ムラが解消されることになる。
又、図17に示される実施例では、リセットパルスRP1Y1(RP2Y1)の前縁部での時間経過に伴う電位変化率(傾き)を一定としているが、例えば図12に示す如く、時間経過に伴い徐々に傾きが変化するような波形であっても良い。
又、図17に示される第1リセット行程R1及び第2リセット行程R2では、全ての画素セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の画素セルからなる画素セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。
又、図17に示される第1リセット行程R1では、その前半部においてリセットパルスRP1Y1を行電極Y1〜Ynへ印加することにより列側陰極放電として、第1リセット放電を生起させるようにしているが、これを省略しても良い。
例えば、図18に示す如く、第1リセット行程R1の前半部では行電極Y1〜Ynを接地電位に固定する。
すなわち、第1リセット行程R1の前半部における、行電極Yから列電極Dへの列側陰極放電の目的は、第1選択書込アドレス行程W1Wでの書込放電を安定化させる為の荷電粒子を放出されることになる。しかしながら、例えば図5や図13に記載の様なCL発光MgO結晶を含むMgO結晶体を蛍光体層内に含ませる構成を採用した場合には、このような構成を採用しない場合に比べて書込放電が安定化する。従って、第1リセット行程R1の前半部では行電極Y及び列電極D共に接地電位として列側陰極放電を生起させない構成を採用することが可能となる。この場合には行電極Xについても図18の如く接地電位レベルとする。なお、この場合にも、第1リセット行程R1の終了後、その直前のフィールドの消去行程Eでの消去パルスEPによる放電及びリセットパルスRP1Y2の印加による放電によって全放電セルは消灯モード状態になる。この際、図18に示される第2リセット行程R2の前半部におけるリセットパルスRP2Y1の印加による列側陰極放電に関しては、このリセット放電によって放出される荷電粒子は主に第2選択書込アドレス行程W2Wでの書込放電を安定化させる為に作用する。よって、第2リセット行程R2の前半部においてリセットパルスRP2Y1の印加による列側陰極放電を省略すると、第2選択書込アドレス行程W2Wで書込ミスが発生した場合には、サブフィールドSF2以降の全サブフィールドにおいてサスティン放電を生起させることができなくなる。そこで、第2リセット行程R2の前半部については、リセットパルスRP2Y1の印加による列側陰極放電を実施する方が好ましい。
本発明の第1の実施例による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。
図2に示されるV−V線上での断面を示す図である。
図2に示されるW−W線上での断面を示す図である。
蛍光体層17内に含まれるMgO結晶体を模式的に表す図である。
図1に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。
図1に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
図7に示される発光駆動シーケンスに従ってPDP50に印加される各種駆動パルスを示す図である。
酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた従来のPDPに対してリセットパルスRPY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませたPDP50に対してリセットパルスRPY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
サスティンパルスIPに対する補助パルスHPの印加タイミングと、放電が生起されるタイミングとを表す図である。
リセットパルスRPの他の波形を表す図である。
蛍光体粒子層17aの表面に二次電子放出層18を積層して蛍光体層17を構築させた場合の形態を模式的に表す図である。
本発明の第2の実施例による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図14に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。
図14に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
図16に示される発光駆動シーケンスに従ってPDP50に印加される各種駆動パルスを示す図である。
図16に示される発光駆動シーケンスに従ってPDP50に印加される各種駆動パルスの一例を示す図である。
符号の説明
13 酸化マグネシウム層
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56,560 駆動制御回路