JP2008170780A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP2008170780A JP2008170780A JP2007004498A JP2007004498A JP2008170780A JP 2008170780 A JP2008170780 A JP 2008170780A JP 2007004498 A JP2007004498 A JP 2007004498A JP 2007004498 A JP2007004498 A JP 2007004498A JP 2008170780 A JP2008170780 A JP 2008170780A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- subfield
- address
- pixel
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】暗い画像を表示する際の輝度階調の表現能力を高めることができるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】先頭サブフィールドでは、PDPの画素セルを消灯モードに初期化するリセット行程と、画素セルを選択的に点灯モードに設定する第1アドレス行程と、を実行し、先頭サブフィールドに後続する各サブフィールドでは、画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、第1アドレス行程にてアドレス放電のために列電極に印加する第1のアドレス電位を、第2アドレス行程にてアドレス放電のために列電極に印加する第2のアドレス電位に比べて大とする。
【選択図】図8
【解決手段】先頭サブフィールドでは、PDPの画素セルを消灯モードに初期化するリセット行程と、画素セルを選択的に点灯モードに設定する第1アドレス行程と、を実行し、先頭サブフィールドに後続する各サブフィールドでは、画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、第1アドレス行程にてアドレス放電のために列電極に印加する第1のアドレス電位を、第2アドレス行程にてアドレス放電のために列電極に印加する第2のアドレス電位に比べて大とする。
【選択図】図8
Description
本発明は、プラズマディスプレイパネルの駆動方法に関する。
現在、薄型表示装置として、AC型(交流放電型)のプラズマディスプレイパネル(以下、PDPと称する)が製品化されてきている。PDP内には、2枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面(背面基板と対向する面)には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した画素セルが形成されている。
このようなPDPに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
サブフィールド法に基づく階調駆動では、発光を実施すべき回数(又は期間)が夫々に割り当てられている複数のサブフィールド各々にて、1フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各画素セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成(又は消去)させる。サスティン行程では、所定量の壁電荷が形成されている画素セルのみを繰り返し放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての画素セル内において、対を為す行電極間にリセット放電を生起させることにより全画素セル内に残留する壁電荷の量を初期化する。
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。
そこで、電子線照射により励起されて波長200〜300nm内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を、行電極対を被覆する誘電体層の表面に付着させることにより、放電遅れ時間を短縮させるようにしたPDP及びその駆動方法が提案された(例えば特許文献1参照)。かかるPDPによれば、放電後のプライミング効果が比較的長時間継続するようになるので、微弱な放電を安定して生起させることが可能となる。そこで、時間経過に伴い徐々に電圧値がピーク電圧値に到るパルス波形を有するリセットパルスを上記の如きPDPの行電極に印加することにより、互いに隣接する行電極間で微弱なリセット放電を生起させるようにしたのである。この際、リセット放電の微弱化により、その放電に伴う発光輝度が低下するので、画像のコントラストを高めることが可能となる。
特開2006−54160号公報
しかしながら、このような駆動方法によっても、暗い画像を表示する際のいわゆる暗コントラストを十分に高めることができず、暗い画像を高品質な状態で提供することができないという問題があった。
本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、暗い画像を表示する際の輝度階調の表現能力を高めることができるプラズマディスプレイパネルの駆動方法を提供することが本発明の目的である。
請求項1に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、画素セルをリセット放電させることにより前記画素セルを消灯モードに初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程と、を実行し、前記先頭のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、前記第1アドレス行程にて前記列電極に印加する第1のアドレス電位を、前記第2アドレス行程にて前記列電極に印加する第2のアドレス電位に比べて大とすることを特徴としている。
請求項14に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の少なくとも先頭のサブフィールド及び当該先頭のサブフィールドの直後の第2番目のサブフィールド各々では、前記画素セルをリセット放電させることにより前記画素セルを消灯モードの状態に初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電させることにより前記画素セルを点灯モードの状態に遷移させる第1アドレス行程と、を順次実行し、前記第2番目のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、前記第2番目のサブフィールドの前記第1アドレス行程にて前記列電極に印加する第1のアドレス電位を、前記第2アドレス行程にて前記列電極に印加する第2のアドレス電位に比べて大とすることを特徴としている。
請求項32に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、画素セルをリセット放電させることにより前記画素セルを消灯モードに初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程と、を実行し、前記先頭のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、前記第1アドレス行程にて前記一方の行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記一方の行電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴としている。
請求項34に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の少なくとも先頭のサブフィールド及び当該先頭のサブフィールドの直後の第2番目のサブフィールド各々では、前記画素セルをリセット放電させることにより前記画素セルを消灯モードの状態に初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電させることにより前記画素セルを点灯モードの状態に遷移させる第1アドレス行程と、を順次実行し、前記第2番目のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、前記第2番目のサブフィールドの前記第1アドレス行程にて前記行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記列電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴としている。
請求項37に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の1のサブフィールドにて、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程を実行し、前記1のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを消灯モードに設定する第2アドレス行程とを実行し、前記第1アドレス行程にて前記一方の行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記一方の行電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴としている。
請求項38に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動し、前記画素データが最低輝度レベルを示す場合に表示される輝度が0.1cd/m2未満のプラズマディスプレイパネルの駆動方法であって、前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の1のサブフィールドにて、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程を実行し、前記1のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、前記第1アドレス行程にて前記一方の行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記一方の行電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴としている。
請求項1に係る発明のプラズマディスプレイパネルの駆動方法においては、1フィールド表示期間内における複数のサブフィールドのうちの先頭のサブフィールドの第1アドレス行程にてアドレス放電のために画素セルの列電極に印加される第1のアドレス電位がそれに続く後続サブフィールド各々の第2アドレス行程にてアドレス放電のために列電極に印加される第2のアドレス電位より高くされるので、先頭サブフィールドのリセット放電後のアドレス放電を強くして書込を安定化させつつ、先頭サブフィールドのリセット放電を微弱化して暗い画像を表示する際の輝度階調の表現能力を高めることができる。
請求項14に係る発明のプラズマディスプレイパネルの駆動方法においては、1フィールド表示期間内における複数のサブフィールドのうちの第2番目のサブフィールドの第1アドレス行程にてアドレス放電のために画素セルの列電極に印加される第1のアドレス電位がそれに続く後続サブフィールド各々の第2アドレス行程にてアドレス放電のために列電極に印加される第2のアドレス電位に比べて高くされるので、第2番目のサブフィールドのリセット放電後のアドレス放電を強くして書込を安定化させつつ、先頭サブフィールドのサブフィールドのリセット放電を微弱化して暗い画像を表示する際の輝度階調の表現能力を高めることができる。
請求項32に係る発明のプラズマディスプレイパネルの駆動方法においては、1フィールド表示期間内における複数のサブフィールドのうちの先頭のサブフィールドの第1アドレス行程にてアドレス放電のために画素セルの一方の行電極と列電極との間に印加される第1の電圧がそれに続く後続サブフィールド各々の第2アドレス行程にてアドレス放電のために一方の行電極と列電極との間に印加される第2の電圧より高くされるので、先頭サブフィールドのリセット放電後のアドレス放電を強くして書込を安定化させつつ、先頭サブフィールドのリセット放電を微弱化して暗い画像を表示する際の輝度階調の表現能力を高めることができる。
請求項34に係る発明のプラズマディスプレイパネルの駆動方法においては、1フィールド表示期間内における複数のサブフィールドのうちの第2番目のサブフィールドの第1アドレス行程にてアドレス放電のために画素セルの一方の行電極と列電極との間に印加される第1の電圧がそれに続く後続サブフィールド各々の第2アドレス行程にてアドレス放電のために一方の行電極と列電極との間に印加される第2の電圧に比べて高くされるので、第2番目のサブフィールドのリセット放電後のアドレス放電を強くして書込を安定化させつつ、先頭サブフィールドのサブフィールドのリセット放電を微弱化して暗い画像を表示する際の輝度階調の表現能力を高めることができる。
請求項37に係る発明のプラズマディスプレイパネルの駆動方法においては、1フィールド表示期間内における複数のサブフィールドのうちの1のサブフィールドの第1アドレス行程にてアドレス放電のために画素セルの一方の行電極と列電極との間に印加される第1の電圧が1のサブフィールドに続く後続サブフィールド各々の第2アドレス行程にて一方の行電極と列電極との間に印加される第2の電圧より高くされるので、先頭サブフィールドのアドレス放電を強くして書込を安定化させつつ、暗い画像を表示する際の輝度階調の表現能力を高めることができる。
請求項38に係る発明のプラズマディスプレイパネルの駆動方法においては、1フィールド表示期間内における複数のサブフィールドのうちの1のサブフィールドの第1アドレス行程にてアドレス放電のために画素セルの一方の行電極と列電極との間に印加される第1の電圧が1のサブフィールドに続く後続サブフィールド各々の第2アドレス行程にて一方の行電極と列電極との間に印加される第2の電圧より高くされるので、先頭サブフィールドのアドレス放電を強くして書込を安定化させつつ、0.1cd/m2未満の輝度にような暗い画像を表示する際の輝度階調の表現能力を高めることができる。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図1は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、及び駆動制御回路56から構成される。
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との各交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う画素セルPCが形成されている。すなわち、PDP50には、第1表示ラインに属する画素セルPC1,1〜PC1,m、第2表示ラインに属する画素セルPC2,1〜PC2,m、・・・・、第n表示ラインに属する画素セルPCn,1〜PCn,mの各々がマトリクス状に配列されているのである。
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。なお、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。また、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各画素セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各画素セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップg1を介して互いに対向している。また、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に、230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。CL発光MgO結晶体の平均粒径は、2000オングストローム以上(BET法による測定結果)である。
平均粒径が2000オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きCL発光のピーク波長(例えば、235nm付近、230〜250nm内)に対応したエネルギー準位を有するものが多く形成されることになる。
また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したCL発光のピーク波長に対応したエネルギー準位を有するものとなる。
このようなCL発光MgO結晶体を、スプレー法や静電塗布法等によって、誘電体層12の表面に付着させることにより酸化マグネシウム層13が形成されている。なお、誘電体層12の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にCL発光MgO結晶体を付着させて酸化マグネシウム層13を形成するようにしても良い。
一方、前面透明基板10と平行に配置された背面基板14上には、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、列電極Dの各々が行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。また、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む画素セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。各画素セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。
なお、蛍光体層17内には、例えば図5に示す如き形態にて、二次電子放出材としてのMgO結晶体(CL発光MgO結晶体を含む)が含まれている。この際、少なくとも蛍光体層17の表面上、すなわち放電空間Sと接する面上には、放電ガスと接触するようにMgO結晶体が蛍光体層17から露出している。
ここで、各画素セルPCの放電空間Sと隙間SLとの間は、図3に示す如く酸化マグネシウム層13が横壁16Aに当接されることによって互いに閉じられている。また、図4に示す如く、縦壁16Bは酸化マグネシウム層13に当接されていないので、その間に隙間rが存在する。すなわち、2次元表示画面の横方向において互いに隣接する画素セルPC各々の放電空間Sは、この隙間rを介して互いに連通しているのである。
駆動制御回路56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路56は、ディザ加算画素データの上位4ビット分を、図6に示す如き、全輝度レベルを15階調にて表す4ビットの多階調化画素データPDSに変換する。そして、駆動制御回路56は、多階調化画素データPDSを図6に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御回路56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14(後述する)の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
更に、駆動制御回路56は、図7に示す如き発光駆動シーケンスに従って上記構造を有するPDP50を駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55からなるパネルドライバに供給する。すなわち、駆動制御回路56は、図7に示す如き1フィールド(1フレーム)表示期間内の先頭のサブフィールドSF1では、リセット行程R、選択書込アドレス行程WW及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドSF2〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。1フィールド表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路56は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御回路56から供給された各種制御信号に応じて、図8に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
図8においては、図7に示されるサブフィールドSF1〜SF14の内の、先頭のサブフィールドSF1と、それに続くサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
先ず、サブフィールドSF1のリセット行程Rの前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRPY1を全ての行電極Y1〜Ynに印加する。リセットパルスRPY1のピーク電位は、上記サスティンパルスのピーク電位よりも高電位である。この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記リセットパルスRPY1の印加に応じて、全ての画素セルPC各々内の行電極Y及び列電極D間において第1リセット放電が生起される。すなわち、リセット行程Rの前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる放電(以下、列側陰極放電と称する)を上記第1リセット放電として生起させるのである。かかる第1リセット放電に応じて、全ての画素セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
リセット行程Rの前半部では、X電極ドライバ51が、かかるリセットパルスRPY1と同一極性であり、且つ、上記リセットパルスRPY1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRPXを全ての行電極X1〜Xn各々に印加する。
次に、サブフィールドSF1のリセット行程Rの後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRPY2を発生し、これを全ての行電極Y1〜Ynに印加する。更に、リセット行程Rの後半部では、X電極ドライバ51が、正極性の所定のベース電位を有するベースパルスBP+を全ての行電極X1〜Xn各々に印加する。この際、これら負極性のリセットパルスRPY2及び正極性のベースパルスBP+の印加に応じて、全ての画素セルPC内の行電極X及びY間において第2リセット放電が生起される。リセットパルスRPY2及びベースパルスBP+各々のピーク電位は、上記第1リセット放電に応じて行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。リセットパルスRPY2における負のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPY2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、選択書込アドレス行程WWでのアドレス放電が不安定となるからである。リセット行程Rの後半部において生起された第2リセット放電により、各画素セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての画素セルPCが消灯モードに初期化される。更に、上記リセットパルスRPY2の印加に応じて、全ての画素セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、後述する選択書込アドレス行程WWにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF1の選択書込アドレス行程WWでは、Y電極ドライバ53が、図8に示す如き負極性の所定ベース電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。X電極ドライバ51は、リセット行程Rの後半部で行電極X1〜Xnに印加したベースパルスBP+をこの選択書込アドレス行程WWにおいても引き続き行電極X1〜Xn各々に印加する。なお、上記ベースパルスBP-及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が画素セルPCの放電開始電圧よりも低くなるような電位に設定されている。
更に、この選択書込アドレス行程WWでは、アドレスドライバ55が、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、画素セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位V1(第1のアドレス電位)を有する画素データパルスDPに変換する。一方、画素セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧V1(第1の電圧)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この画素セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP-及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各画素セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは画素セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びベースパルスBP+に基づく電圧印加だけで、行電極X及びY間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この画素セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間にでの放電も生じることはない。よって、この画素セルPCは、その直前までの状態、すなわち、リセット行程Rにおいて初期化された消灯モードの状態を維持する。
次に、サブフィールドSF1のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、上述した如き点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF1の輝度重みに対応した1回分の表示発光が為される。また、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている画素セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された画素セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF2〜SF14各々の選択消去アドレス行程WDでは、Y電極ドライバ53が、正極性の所定ベース電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図8に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。ベースパルスBP+のピーク電位は、この選択消去アドレス行程WDの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。また、選択消去アドレス行程WDの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。
この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、画素セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位V2(第2のアドレス電位)を有する画素データパルスDPに変換する。ピーク電位V2はサブフィールドSF1における画素データパルスDPのピーク電位V1とは異なり、V1>V2である。一方、画素セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、電圧V2(第2の電圧)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この画素セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この画素セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF2〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図8に示す如く、行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された画素セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
そして、最終のサブフィールドSF14の最後尾において、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある画素セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった画素セルPCは消灯モードの状態に遷移する。
以上の如き駆動を、図6に示す如き15通りの画素駆動データGDに基づいて実行する。かかる駆動によると、図6に示すように、輝度レベル0を表現する場合(第1階調)を除き、先ず、先頭のサブフィールドSF1において各画素セルPC内で書込アドレス放電が生起され(二重丸にて示す)、この画素セルPCは点灯モードに設定される。その後、サブフィールドSF2〜SF14各々の内の1のサブフィールドの選択消去アドレス行程WOのみで選択消去アドレス放電が生起され(黒丸にて示す)、その後、画素セルPCは消灯モードに設定される。つまり、各画素セルPCは、表現すべき中間輝度に対応した分だけ連続したサブフィールド各々で点灯モードに設定され、これらサブフィールドの各々に割り当てられている回数分だけサスティン放電に伴う発光を繰り返し生起する(白丸にて示す)。この際、1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。よって、図6に示す如き第1〜第15階調駆動による15種類の発光パターンによれば、白丸にて示すサブフィールド各々で生起されたサスティン放電の合計回数に対応した15階調分の中間輝度が表現される。
かかる駆動によれば、1フィールド表示期間内において、その発光パターン(点灯状態、消灯状態)が互いに反転する領域が1画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。
ここで、図8に示される駆動では、先頭のサブフィールドSF1のリセット行程Rにおいて、列電極Dを陰極側、行電極Yを陽極側とした電圧を両電極間に印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を第1リセット放電として生起させるようにしている。よって、かかる第1リセット放電時には、放電ガス内の陽イオンが列電極Dへ向かう際に、図5に示す如き蛍光体層17内に含まれている二次電子放出材料としてのMgO結晶体に衝突して、このMgO結晶体から二次電子を放出させる。特に、図1に示されるプラズマディスプレイ装置のPDP50では、MgO結晶体を図5に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。こうすると、かかる二次電子によるプライミング作用により画素セルPCの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗コントラストを向上させた表示が可能となる。
更に、図8に示される駆動では、図3に示す如き前面透明基板10側に形成されている行電極Y、及び背面基板14側に形成されている列電極D間で第1リセット放電を生起させている。よって、共に前面透明基板10側に形成されている行電極X及びY間でリセット放電を生起させる場合に比して、前面透明基板10側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
図7及び図8に示される駆動では、先ず、先頭のサブフィールドSF1において、全画素セルPCを消灯モード状態に初期化すべきリセット放電を生起させたた後、この消灯モード状態にある画素セルPCを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、SF1に後続するサブフィールドSF2〜SF14各々の内の1のサブフィールドにおいて、点灯モード状態にある画素セルPCを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、かかる駆動によって黒表示(輝度レベル0)を行うと、1フィールド表示期間を通して生起される放電は、先頭サブフィールドSF1でのリセット放電だけとなる。つまり、先頭のサブフィールドSF1で全画素セルPCを点灯モード状態に初期化するリセット放電を生起させてから、これを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を実施する場合に比して、1フィールド表示期間を通して生起される放電回数が少なくなる。従って、図7及び図8に示す駆動によれば、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させることができる。
また、図8に示される駆動においては、輝度重みが最も小なるサブフィールドSF1のサスティン行程Iでは、サスティン放電を1回だけ生起させるようにして、低輝度を表現する低階調時の表示再現性を高めている。更に、サブフィールドSF1のサスティン行程Iでは、サスティン放電を生起させるべく印加されるサスティンパルスIPが1回だけである。よって、この1回分のサスティンパルスIPに応じて生起されたサスティン放電の終息後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成された状態となる。これにより、次のサブフィールドSF2の選択消去アドレス行程WDでは、列電極D及び行電極Y間において列電極Dを陽極側とした放電(以降、列側陽極放電と称する)を選択消去アドレス放電として生起させることが可能となる。一方、後続するサブフィールドSF2〜SF14各々のサスティン行程Iでは、サスティンパルスIPの印加回数を偶数としている。よって、各サスティン行程Iの終了直後は、行電極Y近傍に負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Iに引き続き実施される選択消去アドレス行程WDでは、列側陽極放電が可能となる。従って、列電極Dに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ55の高コスト化を防げる。
図1に示されるPDP50においては、各画素セルPC内の前面透明基板10側に形成されている酸化マグネシウム層13内のみならず、背面基板14側に形成されている蛍光体層17内にも、二次電子放出材料としてのCL発光MgO結晶体を含ませるようにしている。
以下に、かかる構成を採用したことによる作用効果について図9及び図10を参照しつつ説明する。
なお、図9は、上述した如き酸化マグネシウム層13及び蛍光体層17各々の内の酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた、いわゆる従来のPDPに図8に示す如きリセットパルスRPY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
一方、図10は、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませた、本発明によるPDP50に対して、リセットパルスRPY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
図9に示されるように、従来のPDPによると、リセットパルスRPY1の印加に応じて比較的強い列側陰極放電が1[ms]以上に亘って継続してしまうが、本発明によるPDP50によると、図10に示す如く列側陰極放電が約0.04[ms]以内に終息する。すなわち、従来のPDPに比して列側陰極放電における放電遅れ時間を大幅に短縮できるのである。
従って、図8の如き、立ち上がり区間での電位推移が緩やかな波形を有するリセットパルスRPY1をPDP50の行電極Yに印加することによって列側陰極放電を生起させると、リセットパルスRPY1の電位がピーク電位に到る前にその放電が終息する。よって、行電極及び列電極間に印加される電圧が低い段階で、列側陰極放電が終息することになるので、図10に示す如く、その放電強度も図9の場合よりも大幅に低下する。
すなわち、上記の実施例においては、立ち上がり時の電位推移が緩やかな波形を有する例えば図8に示す如きリセットパルスRPY1を、酸化マグネシウム層13のみならず蛍光体層17にもCL発光MgO結晶体が含まれているPDP50に印加することにより、放電強度が弱い列側陰極放電を生起させるようにしたのである。従って、このように放電強度が極めて弱い列側陰極放電をリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
なお、列側陰極放電としてのリセット放電を生起させるべく行電極Yに印加するリセットパルスRPY1における立ち上がり時の波形としては、図8に示されるが如き一定傾きのものに限定されるものではなく、例えば図11に示す如き、時間経過に伴い徐々に傾きが変化するものであっても良い。
上記した実施例においては、サブフィールドSF1に列電極Dに印加される画素データパルスDPのピーク電位V1、すなわち行電極Yと列電極Dとの間に印加される電圧V1がそれ以外のサブフィールドSF2〜SF14各々に印加される画素データパルスDPのピーク電位V2、すなわち行電極Yと列電極Dとの間に印加される電圧V2に比べて高くされ、これによりサブフィールドSF1のアドレス放電を強くして書込を安定化させることが行われている。これは、蛍光体層17の二次電子放出材料、特にCL発光MgO結晶体の作用により、プライミング粒子(荷電粒子)の放出作用を十分としてリセット放電の微弱化が可能となったことに対して、壁電荷の初期化という点で十分に作用しない可能性があることに対処するためである。
すなわち、本来であればサブフィールドSF1のリセットパルスRPY2印加後は行電極X及び行電極Yの近傍では壁電荷は消去され、列電極D近傍には正の壁電荷が形成されなければならない。しかしながら、リセット放電自体は上記の如く微弱であるので、所望の壁電荷状態にならずに、リセット放電後も前フィールドの終了時の壁電荷状態に影響された状態で残留してしまう可能性がある。特に、列電極近傍の正の壁電荷の電荷量が必要量未満となってしまう可能性がる。そのような場合には、サブフィールドSF1の書込放電が安定しない。サブフィールドSF1の書込放電が安定しないと、サブフィールドSF1のサスティン行程Iの放電が安定せず、放電すべきサスティン放電が放電しない可能性がある。サブフィールドSF1でのサスティン放電が安定しないと、更に、サブフィールドSF2以降の各サブフィールドでは大きな放電による初期化行程(リセット行程)が存在しない本実施例の1フィールドの構成上、サブフィールドSF2〜SF14各々のサスティン行程Iでも、前サブフィールドSFの壁電荷状態がそのまま影響し、放電すべきサスティン放電が放電しなくなってしまう。
各サブフィールドSF1〜SF14のアドレス放電を安定化させる方法として、全サブフィールドSF1〜SF14の画素データパルスDPの電圧値を高く設定する方法も考えられるが、その場合には、全てのアドレス放電が強くなるので、1のフィールドの前のフィールドのサブフィールドSF2〜SF14でのアドレス放電の影響が大きくなり、後続する該当1のフィールドのサブフィールドSF1のリセット行程では、十分な初期化がされずに、結局サブフィールドSF1の書込放電は安定しないこととなる。
そこで、本実施例においては、第1サブフィールドSF1の画素データパルスDPのピーク電位V1をそれ以外のサブフィールドSF2〜SF14各々のピーク電位V2に比べて高電位とすることにより、サブフィールドSF1おいてのみアドレス放電が強くされるので、書込を安定化させることができる。サブフィールドSF2〜SF14各々の画素データパルスDPのピーク電位V2はピーク電位V1より低電位であるので、全てのサブフィールドSF1〜SF14の画素データパルスDPの電圧を電位V1のように高電位にする場合に比べ、次フィールドのリセット行程にて壁電荷の状態が所望の状態に初期化されやすい。よって、サブフィールドSF1のアドレス放電も安定することになる。
言い換えると、黒表示である最低輝度レベルを表示する場合、PDPはリセット放電による発光がその輝度レベルを最も支配するが、その最低輝度レベルが0.1cd/m2未満である場合の様なリセット放電が微小であるPDPにおいて、本実施例の構成を用いることにより、上記の作用効果を発揮することができる。
上記した実施例においては、PDP50を図7に示す如き選択消去アドレス法を採用した発光駆動シーケンスに従って駆駆動するようにしているが、図12に示す如き選択書込アドレス法を採用した発光駆動シーケンスに従って駆動するようにしても良い。
選択書込アドレス法を採用した場合には、駆動制御回路56は、図12に示す如きサブフィールドSF1〜SF14各々において、選択書込アドレス行程WW、サスティン行程I及び消去行程E各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。駆動制御回路56は、先頭のサブフィールドSF1に限り、選択書込アドレス行程WWに先立ち、リセット行程Rに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御回路56から供給された各種制御信号に応じて、図13に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
図13においては、図12に示されるサブフィールドSF1〜SF14の内の、先頭のサブフィールドSF1と、それに続くサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。また、図13において、サブフィールドSF1のリセット行程R及び選択書込アドレス行程WW各々での動作は図8に示されるものと同一であるのでその詳細な説明は省略する。
サブフィールドSF1のリセット行程Rの前半部では、Y電極ドライバ53が、サスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRPY1を全ての行電極Y1〜Ynに印加し、これにより全ての画素セルPC各々内の行電極Y及び列電極D間において第1リセット放電が生起される。X電極ドライバ51は、リセットパルスRPY1と同一極性であり、且つ、上記リセットパルスRPY1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRPXを全ての行電極X1〜Xn各々に印加する。
サブフィールドSF1のリセット行程Rの後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRPY2を全ての行電極Y1〜Ynに印加し、X電極ドライバ51は、正極性の所定のベース電位を有するベースパルスBP+を全ての行電極X1〜Xn各々に印加し、これにより全ての画素セルPC内の行電極X及びY間において第2リセット放電が生起される。
サブフィールドSF1の選択書込アドレス行程WWにおいては、アドレスドライバ55は、画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧V1の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。
次いで、先頭のサブフィールドSF1のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF1の輝度重みに対応した1回分の表示発光が為される。また、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている画素セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。
次に、サブフィールドSF1の消去行程Eでは、Y電極ドライバ53は、リセット行程Rの後半部において印加したリセットパルスRPY2と同一波形を有する負極性の消去パルスEPを行電極Y1〜Ynに印加する。この間、X電極ドライバ51は、リセット行程Rの後半部と同様に、正極性の所定ベース電位を有するベースパルスBP+を全ての行電極X1〜Xn各々に印加する。かかる消去パルスEP及びベースパルスBP+に応じて、上記の如きサスティン放電の生起された画素セルPC内で微弱な消去放電が生起される。かかる消去放電により、画素セルPC内に形成されていた壁電荷の一部が消去され、この画素セルPCは消灯モード状態に遷移する。更に、消去パルスEPの印加に応じて、画素セルPC内の列電極D及び行電極Y間でも微弱な放電が生起される。かかる放電により、列電極D近傍に形成されている正極性の壁電荷は、次の選択書込アドレス行程WWにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。この消去行程Eの動作はサブフィールドSF2〜SF14各々においても同様である。
次に、サブフィールドSF2〜SF14各々の選択書込アドレス行程WWにおいては、サブフィールドSF1と同様に、アドレスドライバ55は、画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧V2(ただし、V1>V2)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。
次に、サブフィールドSF2〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図13に示す如く、行電極Y及びX交互に、そのサブフィールドの輝度重みに対応した回数分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極Y1〜Yn及びX1〜Xnに印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。なお、各サスティン行程I内において印加されるサスティンパルスIPの総数は奇数である。すなわち、各サスティン行程I内において、先頭のサスティンパルスIP及び最終のサスティンパルスIPは共に、行電極Yに印加されることになる。よって、各サスティン行程Iの終了直後、サスティン放電の生起された画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。これにより、各画素セルPC内の壁電荷形成状態は、リセット行程Rでの第1リセット放電終了直後と同一となる。従って、その直後に実施される消去行程Eにおいて、リセット行程Rの後半部において印加されるリセットパルスRPY2と同一波形を有する消去パルスEPを行電極Yに印加することにより、全ての画素セルPCの状態を消灯モードの状態に遷移させることができるのである。
ここで、図12及び図13にされる駆動を実施するにあたり、先頭から連続したサブフィールド各々の選択書込アドレス行程WWにて選択書込アドレス放電を生起させるようにすれば、(N+1)階調分(N:1フィールド表示期間内のサブフィールド数)の中間輝度表示が可能となる。すなわち、14個のサブフィールドSF1〜SF14によれば、図6と同様に、表現すべき階調に対応した数だけ先頭のサブフィールドSF1から連続したサブフィールド各々においてサスティン放電が為されるので、偽輪郭を防止しつつ15階調分の中間輝度表示が可能となる。
また、図12及び図13にされる駆動を実施するにあたり、1フィールド表示期間内の全サブフィールドの内で、選択書込アドレス放電を生起させるサブフィールドの組み合わせ方により、2N階調分(N:1フィールド表示期間内のサブフィールド数)の中間輝度を表現することができる。すなわち、14個のサブフィールドSF1〜SF14において、選択書込アドレス放電を生起させるサブフィールドの組み合わせパターンは、214通り存在するので16384階調分の中間輝度表示が可能となる。
この際、図12及び図13に示される駆動によれば、図13に示す如く、リセット行程Rにおいて行電極Yに印加されるリセットパルスRPY2と、消去行程Eにおいて行電極Yに印加される消去パルスEPとが同一波形であるので、両者を共通の回路で生成することが可能となる。更に、サブフィールドSF1〜SF14各々では一貫して選択書込アドレス行程WWが実施されるので、走査パルスを生成する回路は1系統だけで済み、且つ各選択書込アドレス行程WWでは、列電極側を陽極とした一般的な列側陽極放電を生起させるものであれば良い。
よって、PDP50を駆動するにあたり、図12及び図13に示されるが如き選択書込アドレス法に基づく駆動を採用した場合には、図7及び図8に示されるが如き選択消去アドレス法に基づく駆動を採用した場合に比して、各種駆動パルスを生成する為のパネルドライバを安価に構築することが可能となる。
また、図12及び図13に示された実施例においても、図7及び図8の選択消去アドレス法に基づく駆動を採用した場合と同様に、サブフィールドSF1に列電極Dに印加される画素データパルスDPのピーク電位V1、すなわち行電極Yと列電極Dとの間に印加される電圧V1がそれ以外のサブフィールドSF2〜SF14各々に印加される画素データパルスDPのピーク電位V2、すなわち行電極Yと列電極Dとの間に印加される電圧V2に比べて高くされ、これによりサブフィールドSF1のアドレス放電を強くして書込を安定化させることが行われている。
図13の構成において、画素セルPCを点灯モードに設定させるべき論理レベル1に対応して、第1サブフィールドSF1の画素データパルスDPのピーク電位をV1とし、他のサブフィールドSF2〜SF14各々の画素データパルスDPのピーク電位をV2とし、V1>V2としているが、その論理レベル1に対応する全てのサブフィールドSF1〜SF14各々の画素データパルスDPのピーク電位を同電位とし、サブフィールドSF1の書込走査パルスSPWの電位を、他のサブフィールドSF2〜SF14各々の書込走査パルスSPWの電位に比べて負極性側へ低い電位としても良い。すなわち、選択書込アドレス行程WWにおいて行電極Yと列電極Dとの間の電位差を、第1サブフィールドSF1ではサブフィールドSF2〜SF14に比べて大とすることにより、書込放電を大きくするようにすれば良い。また、画素データパルスDPのピーク電位はV1>V2の関係であれば、壁電荷に影響を与えるような過放電を防止するために常に一定でなくても良い。
また、図8及び図13に示されるリセット行程Rでは、全ての画素セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の画素セルからなる画素セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。
図14は、PDP50の駆動のために選択消去アドレス法を採用した別の発光駆動シーケンスを示している。駆動制御回路56は、図14に示す如き発光駆動シーケンスに従って図1に示された構成のPDP50を駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55からなるパネルドライバに供給する。すなわち、駆動制御回路56は、図14に示す如き1フィールド(1フレーム)表示期間内の先頭のサブフィールドSF1では、第1リセット行程R1、第1選択書込アドレス行程W1W及び微小発光行程LL各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2リセット行程R2、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドSF3〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。なお、1フィールド表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路56は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
また、駆動制御回路56は、上記したディザ処理で得られたディザ加算画素データの上位4ビット分を、図15に示す如き、全輝度レベルを16階調にて表す4ビットの多階調化画素データPDSに変換する。そして、駆動制御回路56は、多階調化画素データPDSを図15に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換し、その画素駆動データGDにおける第1〜第14ビットをサブフィールドSF1〜SF14の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御回路56から供給された各種制御信号に応じて、図16に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
図16においては、図14に示されるサブフィールドSF1〜SF14の内のSF1〜SF3、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。また、図16において、図8に示された如き選択消去アドレス法を採用した場合に生成される各種駆動パルスと同一パルスについては同一符号が用いられている。
先ず、サブフィールドSF1の第1リセット行程R1の前半部では、Y電極ドライバ53が、サスティン行程Iにて生成するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP1Y1を全ての行電極Y1〜Ynに印加する。この間、X電極ドライバ51は、かかるリセットパルスRP1Y1と同一極性であり、且つ、リセットパルスRP1Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRP1Xを全ての行電極X1〜Xn各々に印加する。この間、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、リセットパルスRP1Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。ここで、第1リセット行程R1の前半部では、上述した如きリセットパルスRP1Y1の印加に応じて、全ての画素セルPC各々内の行電極Y及び列電極D間において微弱な第1リセット放電が生起される。すなわち、第1リセット行程R1の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を第1リセット放電として生起させる。その第1リセット放電に応じて、全ての画素セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
次に、サブフィールドSF1の第1リセット行程R1の後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRP1Y2を発生し、これを全ての行電極Y1〜Ynに印加する。この間、X電極ドライバ51は、全ての行電極X1〜Xnを接地電位(0ボルト)に設定する。第1リセット行程R1の後半部では、上述した如きリセットパルスRP1Y2の印加に応じて、全ての画素セルPC内の行電極X及びY間において第2リセット放電が生起される。第2リセット放電により、各画素セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての画素セルPCが消灯モードに初期化される。更に、上記リセットパルスRP1Y2の印加に応じて、全ての画素セルPC内の行電極Y及び列電極D間においても微弱な放電が生起される。この微弱な放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、Y電極ドライバ53が、図16に示す如き負極性の所定ベース電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、アドレスドライバ55は、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、画素セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位V2を有する画素データパルスDPに変換する。一方、画素セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間に選択書込アドレス放電が生起される。この間、行電極X及びY間にも書込走査パルスSPWに応じた電圧が印加されることになるが、この段階では全ての画素セルPCは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスSPWの印加だけでは行電極X及びY間には放電が生じない。
従って、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、書込走査パルスSPW及び高電圧の画素データパルスDPの印加に応じて、画素セルPC内の列電極D及び行電極Y間のみに選択書込アドレス放電が生起される。これにより、画素セルPC内の行電極X近傍には壁電荷が存在していないものの、行電極Y近傍には正極性の壁電荷、列電極D近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されない。よって、この画素セルPCは、第1リセット行程R1において初期化された消灯モードの状態、つまり、行電極Y及び列電極D間、並びに行電極X及びY間のいずれにおいても放電が生じない状態を維持する。
次に、サブフィールドSF1の微小発光行程LLでは、Y電極ドライバ53が、図16に示す如き正極性の所定のピーク電位を有する微小発光パルスLPを行電極Y1〜Ynに同時に印加する。かかる微小発光パルスLPの印加に応じて、点灯モードに設定されている画素セルPC内の列電極D及び行電極Y間において放電(以下、微小発光放電と称する)が生起される。つまり、微小発光行程LLでは、画素セルPC内の行電極Y及び列電極D間では放電が生起されるものの、行電極X及びY間には放電が生起させることのない電位を行電極Yに印加することにより、点灯モードに設定されている画素セルPC内の列電極D及び行電極Y間のみで微小発光放電を生起させるのである。この際、微小発光パルスLPのピーク電位は、後述するサブフィールドSF2以降のサスティン行程Iにて印加するサスティンパルスIPのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程WDにおいて行電極Yに印加されるベース電位と同一である。
また、図16に示す如く、微小発光パルスLPにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス(RP1Y1,RP2Y1)における立ち上がり区間での変化率よりも高くしている。微小発光パルスLPの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第1リセット行程R1及び第2リセット行程R2で生起される第1リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスIPよりもそのパルス電圧が低い微小発光パルスLPによって生起された放電であるため、サスティン行程Iにて行電極X及びY間で生起されるサスティン放電よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程LLでは、第1リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程LLの直前において実施される第1選択書込アドレス行程W1Wでは、画素セルPC内の列電極D及び行電極Y間で選択書込アドレス放電が生起される。よって、サブフィールドSF1では、選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル0よりも1段階だけ高輝度な階調に対応した輝度が表現されるのである。
その微小発光放電後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が各々形成される。
次に、サブフィールドSF2の第2リセット行程R2の前半部では、Y電極ドライバ53が、サスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP2Y1を全ての行電極Y1〜Ynに印加する。リセットパルスRP2Y1のピーク電位は、上記リセットパルスRP1Y1のピーク電位よりも高い。この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定し、X電極ドライバ51は、リセットパルスRP2Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有する正極性のリセットパルスRP2Xを全ての行電極X1〜Xn各々に印加する。行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、リセットパルスRP2Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。リセットパルスRP2Y1の印加に応じて、画素セルPC各々の内で微小発光行程LLにて列側陰極放電が生起されなかった画素セルPC内の行電極Y及び列電極D間において、微小発光行程LLでの列側陰極放電よりも弱い第1リセット放電が生起される。すなわち、第2リセット行程R2の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を第1リセット放電として生起させるのである。一方、上記微小発光行程LLにおいて既に微小発光放電が生起された画素セルPC内では、上記リセットパルスRP2Y1の印加が為されても放電は生起されない。従って、第2リセット行程R2の前半部の終了直後、全ての画素セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となる。
次に、サブフィールドSF2の第2リセット行程R2の後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRP2Y2を行電極Y1〜Ynに印加する。更に、第2リセット行程R2の後半部では、X電極ドライバ51が、正極性の所定のベース電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。これら負極性のリセットパルスRP2Y2及び正極性のベースパルスBP+の印加に応じて、全ての画素セルPC内の行電極X及びY間において第2リセット放電が生起される。リセットパルスRP2Y2及びベースパルスBP+各々のピーク電位は、第1リセット放電によって行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に第2リセット放電を生起させることができる最低の電位である。リセットパルスRP2Y2における負のピーク電位は、負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRP2Y2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第2選択書込アドレス行程W2Wでのアドレス放電が不安定となるからである。ここで、第2リセット行程R2の後半部において生起された第2リセット放電により、各画素セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての画素セルPCが消灯モードに初期化される。更に、リセットパルスRP2Y2の印加に応じて、全ての画素セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図16に示す如き負極性の所定ベース電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。X電極ドライバ51は、第2リセット行程R2の後半部で行電極X1〜Xnに印加したベースパルスBP+をこの第2選択書込アドレス行程W2Wにおいても引き続き行電極X1〜Xn各々に印加する。ベースパルスBP-及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が画素セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、画素セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位V1(ただし、V1>V2)を有する画素データパルスDPに変換する。一方、画素セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この画素セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP-及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各画素セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは画素セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びベースパルスBP+に基づく電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに選択書込アドレス放電により、この画素セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この画素セルPCは、その直前までの状態、すなわち、第2リセット行程R2において初期化された消灯モードの状態を維持する。
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、上述した如き点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF2の輝度重みに対応した1回分の表示発光が為される。また、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている画素セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図16に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された画素セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF3〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性の所定ベース電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図16に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。ベースパルスBP+のピーク電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。また、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、画素セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位V2を有する画素データパルスDPに変換する。
一方、画素セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この画素セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この画素セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図16に示す如く、行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図16に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された画素セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
そして、最終のサブフィールドSF14のサスティン行程Iの終了後、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある画素セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった画素セルPCは消灯モードの状態に遷移する。
以上の如き駆動を、図15に示す如き16通りの画素駆動データGDに基づいて実行する。
先ず、黒表示(輝度レベル0)を表現する第1階調よりも1段階だけ高輝度を表す第2階調では、図15に示す如く、サブフィールドSF1〜SF14の内のSF1のみで画素セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルPCを微小発光放電させる(□にて示す)。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、1回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「1」とした場合、第2階調では、輝度レベル「1」よりも低い輝度レベル「α」に対応した輝度が表現される。
次に、かかる第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで画素セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で画素セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第3階調では、サブフィールドSF1〜SF14の内のSF2のサスティン行程Iのみで1回分のサスティン放電に伴う発光が為され、輝度レベル「1」に対応した輝度が表現される。
次に、かかる第3階調よりも1段階だけ高輝度を表す第4階調では、先ず、サブフィールドSF1において、画素セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルPCを微小発光放電させる(□にて示す)。更に、かかる第4階調では、サブフィールドSF1〜SF14の内のSF2のみで画素セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で画素セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第4階調では、サブフィールドSF1にて輝度レベル「α」の発光が為され、SF2にて輝度レベル「1」の発光を伴うサスティン放電が1回分だけ実施されるので、輝度レベル「α」+「1」に対応した輝度が表現される。
第5階調〜第16階調各々では、サブフィールドSF1において画素セルPCを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルPCを微小発光放電させる(□にて示す)。そして、その階調に対応した1のサブフィールドのみで画素セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第5階調〜第16階調各々では、サブフィールドSF1にて上記微小発光放電が生起され、SF2にて1回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々(白丸にて示す)でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第5階調〜第16階調各々では、輝度レベル「α」+「1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
すなわち、図15に示す如き駆動によれば、輝度レベル「0」〜「255+α」なる輝度範囲を図15に示す如き16段階にて表すことが可能となるのである。
かかる駆動によれば、1フィールド表示期間内においてその発光パターン(点灯状態、消灯状態)が互いに反転している領域が1画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。
ここで、図16に示される駆動では、サブフィールドSF1の第1リセット行程R1及びSF2の第2リセット行程R2各々において、列電極Dを陰極側、行電極Yを陽極側とした電圧を両電極間に印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を第1リセット放電として生起させている。よって、かかる第1リセット放電時には、放電ガス内の陽イオンが列電極Dへ向かう際に、図5に示す如き蛍光体層17内に含まれている二次電子放出材料としてのMgO結晶体に衝突して、このMgO結晶体から二次電子を放出させる。特に、図1に示されるプラズマディスプレイ装置のPDP50では、MgO結晶体を図5に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。すると、かかる二次電子によるプライミング作用により画素セルPCの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させた表示が可能となる。
更に、図16に示される駆動では、図3に示す如き前面透明基板10側に形成されている行電極Y、及び背面基板14側に形成されている列電極D間で第1リセット放電を生起させている。よって、共に前面透明基板10側に形成されている行電極X及びY間でリセット放電を生起させる場合に比して、前面透明基板10側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
図14〜図16に示される駆動では、先頭のサブフィールドSF1において、全画素セルPCを消灯モード状態に初期化すべきリセット放電を生起させたた後、この消灯モード状態にある画素セルPCを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、SF2に後続するサブフィールドSF3〜SF14各々の内の1のサブフィールドにおいて、点灯モード状態にある画素セルPCを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、図6に示す如き第1階調に従った駆動によって黒表示(輝度レベル0)を行うと、1フィールド表示期間を通して生起される放電は、先頭サブフィールドSF1でのリセット放電だけとなる。従って、サブフィールドSF1で全画素セルPCを点灯モード状態に初期化するリセット放電を生起させてからこれを消灯モード状態に遷移させる選択消去アドレス放電を生起させる駆動を採用した場合に比して、1フィールド表示期間を通して生起される放電回数が少なくなるので、暗コントラストを向上させることができる。
また、図14〜図16に示される駆動においては、最も輝度重みが小なるサブフィールドSF1では、表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。この際、微小発光放電は列電極D及び行電極Y間で生起される放電である為、行電極X及びY間で生起されるサスティン放電に比べて、その放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示(輝度レベル0)よりも1段階だけ高輝度を表す(第2階調)場合には、サスティン放電によってこれを表す場合に比して輝度レベル0との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。更に、第2階調においては、サブフィールドSF1に後続するSF2の第2リセット行程R2ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。
図16に示される駆動では、サブフィールドSF1の第1リセット行程R1で第1リセット放電を生起させるべく行電極Yに印加するリセットパルスRP1Y1のピーク電位を、SF2の第2リセット行程R2で第1リセット放電を生起させるべく行電極Yに印加するリセットパルスRP2Y1のピーク電位よりも低くしている。これによりサブフィールドSF1の第1リセット行程R1において、全画素セルPCを一斉にリセット放電させた際の発光を弱めて、暗コントラストの低下を抑制させている。
更に、図14〜図16に示される駆動においては、輝度重みが第2番目に小なるサブフィールドSF2のサスティン行程Iでは、サスティン放電を1回だけ生起させることにより、低輝度画像を表現する際の階調表現能力が高めている。サブフィールドSF2のサスティン行程Iでは、サスティン放電を生起させるべく印加されるサスティンパルスIPが1回だけなので、この1回分のサスティンパルスIPに応じて生起されたサスティン放電の終息後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成された状態となる。これにより、次のサブフィールドSF3の選択消去アドレス行程WDでは、列電極D及び行電極Y間において列電極Dを陽極側とした放電(以降、列側陽極放電と称する)を選択消去アドレス放電として生起させることが可能となる。一方、後続するサブフィールドSF3〜SF14各々のサスティン行程Iでは、サスティンパルスIPの印加回数を偶数としている。よって、各サスティン行程Iの終了直後は、行電極Y近傍に負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Iに引き続き実施される選択消去アドレス行程WDでは、列側陽極放電が可能となる。従って、列電極Dに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ55の高コスト化が抑制される。
上記した実施例においては、サブフィールドSF2に列電極Dに印加される画素データパルスDPのピーク電位V1、すなわち行電極Yと列電極Dとの間に印加される電圧V1が、それ以外のサブフィールドSF1及びSF3〜SF14各々に印加される画素データパルスDPのピーク電位V2、すなわち行電極Yと列電極Dとの間に印加される電圧V2に比べて高くされ、これによりサブフィールドSF2のアドレス放電を強くして書込を安定化させることが行われている。これは、蛍光体層17の二次電子放出材料、特にCL発光MgO結晶体の作用により、プライミング粒子(荷電粒子)の放出作用を十分としてリセット放電の微弱化が可能となったことに対して、壁電荷の初期化という点で十分に作用しない可能性があることに対処するためである。
サブフィールドSF2の画素データパルスDPを高電圧にしている理由としては、1フィールドのうちのサブフィールドSF3〜SF14では大きな放電による初期化行程が存在しない故に、サブフィールドSF3以降のサスティン行程Iでも、前サブフィールドSFの壁電荷状態がそのまま影響し、サスティン放電が生じなくなってしまうからでる。すなわち、サブフィールドSF2にて画素データパルスDPを高電圧にすることが、後続する全てのサブフィールドSFへの影響を考えると最も好ましい形態であるからである。
なお、図14〜図16に示される駆動では、第4階調以降の階調においてもサブフィールドSF1にて輝度レベルαの発光を伴う発光微小発光放電を生起するようにしているが、第3階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度(輝度レベルα)であるため、これよりも高輝度な発光を伴うサスティン放電と併用する場合、つまり第3階調以降の階調において、「輝度レベルα」の輝度増加分を視覚することができない場合には、この微小発光放電を生起させる必要がなくなるからである。
上記の図14〜図16の実施例においては、PDP50を選択消去アドレス法を採用した発光駆動シーケンスに従って駆駆動するようにしているが、図17に示す如き選択書込アドレス法を採用した発光駆動シーケンスに従って駆動するようにしても良い。
選択書込アドレス法を採用した場合には、駆動制御回路56は、図17に示す如き1フィールド(フレーム)表示期間の先頭のサブフィールドSF1において、第1リセット行程R1、第1選択書込アドレス行程W1W、及び微小発光行程LL各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。また、駆動制御回路56は、サブフィールドSF2〜SF14各々において、第2選択書込アドレス行程W2W、サスティン行程I及び消去行程E各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。駆動制御回路56は、更に、サブフィールドSF2において、第2選択書込アドレス行程W2Wに先立ち、第2リセット行程R2に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御回路56から供給された各種制御信号に応じて、図18に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
図18においては、図17に示されるサブフィールドSF1〜SF14の内の、先頭のサブフィールドSF1と、それに続くサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。また、図18において、サブフィールドSF1の第1リセット行程R1及び第1選択書込アドレス行程W1W及び微小発光行程LL各々での動作、並びにSF2の第2リセット行程R2での動作は図16に示されるものと同一であるのでその説明は省略する。
サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、負極性の所定ベース電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、正極性の所定ベース電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。上記ベースパルスBP-及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が画素セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、画素セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位V1を有する画素データパルスDPに変換する。一方、画素セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧V1の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この画素セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP-及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各画素セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは画素セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びベースパルスBP+に基づく電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この画素セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された画素セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この画素セルPCは、その直前までの状態(消灯モード、点灯モード)を維持する。
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF2の輝度重みに対応した1回分の表示発光が為される。また、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている画素セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。
次に、サブフィールドSF2の消去行程Eでは、Y電極ドライバ53は、第1リセット行程R1又は第2リセット行程R2の後半部において印加したリセットパルスRP2Y2と同一波形を有する負極性の消去パルスEPを行電極Y1〜Ynに印加する。この間、X電極ドライバ51は、第2リセット行程R2の後半部と同様に、正極性の所定ベース電位を有するベースパルスBP+を全ての行電極X1〜Xn各々に印加する。かかる消去パルスEP及びベースパルスBP+に応じて、上記の如きサスティン放電の生起された画素セルPC内で微弱な消去放電が生起される。かかる消去放電により、画素セルPC内に形成されていた壁電荷の一部が消去され、この画素セルPCは消灯モード状態に遷移する。更に、消去パルスEPの印加に応じて、画素セルPC内の列電極D及び行電極Y間でも微弱な放電が生起される。かかる放電により、列電極D近傍に形成されている正極性の壁電荷は、次の第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
サブフィールドSF3〜SF14各々の第2選択書込アドレス行程W2Wの動作は、サブフィールドSF2と同様である。ただし、画素セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットがアドレスドライバ55に供給された場合には正極性のピーク電位V2を有する画素データパルスDPが、書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加される。
サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図18に示す如く、行電極Y及びX交互に、そのサブフィールドの輝度重みに対応した回数分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極Y1〜Yn及びX1〜Xnに印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている画素セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。各サスティン行程I内において印加されるサスティンパルスIPの総数は奇数である。すなわち、各サスティン行程I内において、先頭のサスティンパルスIP及び最終のサスティンパルスIPは共に、行電極Yに印加されることになる。よって、各サスティン行程Iの終了直後、サスティン放電の生起された画素セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。これにより、各画素セルPC内の壁電荷形成状態は、第1リセット行程R1又は第2リセット行程R2での第1リセット放電終了直後と同一となる。従って、その直後に実施される消去行程Eにおいて、第1リセット行程R1又は第2リセット行程R2の後半部において印加されるリセットパルスRP1Y2又はRP2Y2と同一波形を有する消去パルスEPを行電極Yに印加することにより、全ての画素セルPCの状態を消灯モードの状態に遷移させることができるのである。
サブフィールドSF3〜SF14各々の消去行程Eにおいては、上記のサブフィールドSF2の消去行程Eと同様の動作が行われる。
ここで、図17及び図18にされる駆動に基づき、黒表示(輝度レベル0)を表す第1階調よりも1段階だけ高輝度を表す第2階調では、サブフィールドSF1〜SF14の内のSF1のみで選択書込アドレス放電を生起させる。これによりSF1〜SF14各々の内のSF1のみで表示画像に関与する放電として微小発光放電が生起される。かかる第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで選択書込アドレス放電を生起させる。これによりサブフィールドSF1〜SF14各々の内のSF2のみで表示画像に関与する放電とし1回分のサスティン放電が生起される。そして、第4階調以降では、サブフィールドSF1及びSF2各々で選択書込アドレスを生起させ、更に、その階調に対応した数だけ連続したサブフィールド各々で選択書込アドレスを生起させる。これにより、表示画像に関与する放電として、先ず、サブフィールドSF1にて微小発光放電が生起された後、その階調に対応した数だけ連続したサブフィールド各々でサスティン放電が生起される。
かかる駆動によれば、図15と同様な(N+1)階調分(N:1フィールド表示期間内のサブフィールド数)の中間輝度表示が可能となる。
一方、図17及び図18にされる駆動に基づき、1フィールド表示期間内において選択書込アドレス放電を生起させるべきサブフィールドの組み合わせ方により、2N階調分(N:1フィールド表示期間内のサブフィールド数)の中間輝度を表現することも可能である。すなわち、14個のサブフィールドSF1〜SF14によれば、選択書込アドレス放電を生起させるサブフィールドの組み合わせパターンは、214通り存在するので16384階調分の中間輝度表示が可能となる。
この際、図18に示される駆動によれば、第1リセット行程R1又は第2リセット行程R2にて行電極Yに印加されるリセットパルスRP1Y2又はRP2Y2と、消去行程Eにおいて行電極Yに印加される消去パルスEPとが同一波形であるので、両者を共通の回路で生成することが可能となる。更に、サブフィールドSF1〜SF14各々では、画素セルPCの状態(点灯モード、消灯モード)を設定する方法として、選択書込アドレス行程(W1W、W2W)のみを採用したので、走査パルスを生成する回路は1系統だけで済む。かかる選択書込アドレス行程では、列電極側を陽極とした一般的な列側陽極放電を生起させている。
よって、PDP50を駆動するにあたり、図17及び図18に示されるが如き駆動を採用した場合には、図14及び図16に示されるが如き駆動を採用した場合に比して、各種駆動パルスを生成する為のパネルドライバを安価に構築することが可能となる。
また、図17及び図18に示された実施例においても、サブフィールドSF2に列電極Dに印加される画素データパルスDPのピーク電位V1、すなわち行電極Yと列電極Dとの間に印加される電圧V1がそれ以外のサブフィールドSF1及びSF3〜SF14各々に印加される画素データパルスDPのピーク電位V2、すなわち行電極Yと列電極Dとの間に印加される電圧V2に比べて高くされ、これによりサブフィールドSF2のアドレス放電を強くして書込を安定化させることが行われている。
図16及び図18に示された実施例においては、微小発光パルスLP及びリセットパルスRP2Y1を連結させて行電極Yに印加するようにしているが、図19に示す如く、両者を時間的に分散させて行電極Yに順次印加するようにしても良い。
また、図16及び図18に示されたリセット行程Rでは、全ての画素セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の画素セルからなる画素セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。
なお、図16及び図18のサブフィールドSF1の画素データパルスDPのピーク電位はV2であるが、図20(選択消去アドレス法)及び図21(選択書込アドレス法)に示されるように、サブフィールドSF2に加えてサブフィールドSF1の画素データパルスDPのピーク電位をV1としても良い。この場合には、サブフィールドSF1のアドレス行程W1Wの微小発光放電も安定して放電することとなる。
図18の構成において、画素セルPCを点灯モードに設定させるべき論理レベル1に対応して、第2サブフィールドSF2の画素データパルスDPの電位をV1とし、他のサブフィールドSF1及びSF3〜SF14各々の画素データパルスDPの電位をV2とし、V1>V2としているが、その論理レベル1に対応する全てのサブフィールドSF1〜SF14各々の画素データパルスDPの電位を同電位とし、サブフィールドSF2の書込走査パルスSPWの電位を、他のサブフィールドSF1及びSF3〜SF14各々の書込走査パルスSPWの電位に比べて負極性側へ低い電位としても良い。すなわち、選択書込アドレス行程W2Wにおいて行電極Yと列電極Dとの間の電位差を、第2サブフィールドSF2ではサブフィールドSF1及びSF3〜SF14に比べて大とすることにより、書込放電を大きくするようにすれば良い。また、画素データパルスDPのピーク電位はV1>V2の関係であれば、壁電荷に影響を与えるような過放電を防止するために常に一定でなくても良い。
なお、図5においては、PDP50の背面基板14側に設けられている蛍光体層17内にMgO結晶体を含ませるようにしているが、図26に示されるように、蛍光体粒子からなる蛍光体粒子層17aの表面を覆うように二次電子放出材からなる二次電子放出層18を設け、積層された蛍光体粒子層17a及び二次電子放出層18を蛍光体層17とするようにしても良い。この際、二次電子放出層18としては、蛍光体粒子層17aの表面上に、二次電子放出材からなる結晶(例えば、CL発光MgO結晶体を含んだMgO結晶)を敷き詰めて形成するようにしてもよく、或いは二次電子放出材を薄膜成膜して形成させるようにしても良い。
13 酸化マグネシウム層
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
Claims (38)
- 放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、
前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、画素セルをリセット放電させることにより前記画素セルを消灯モードに初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程と、を実行し、
前記先頭のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、
前記第1アドレス行程にて前記列電極に印加する第1のアドレス電位を、前記第2アドレス行程にて前記列電極に印加する第2のアドレス電位に比べて大とすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記リセット行程では、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記前記一方の行電極及び前記列電極間において前記リセット放電を生起させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット放電の際、前記行電極対の他方の行電極及び前記一方の行電極間での放電を防止させる電位を前記他方の行電極に印加することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記先頭のサブフィールドにおいて、前記アドレス行程に引き続き、前記一方の行電極のみに1回だけサスティンパルスを印加することにより前記点灯モードに設定されている前記画素セルのみを1回分だけサスティン放電せしめるサスティン行程を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 1フィールド表示期間内の前記サブフィールド各々の内の前記先頭のサブフィールドのみで前記リセット行程を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記第2アドレス行程において、前記画素データに応じて選択的に前記画素セルを消去放電せしめることによりこの画素セルを前記消灯モードの状態に設定する選択消去アドレス放電を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記第2アドレス行程において、前記画素データに応じて選択的に前記画素セルを書込放電せしめることによりこの画素セルを前記点灯モードの状態に設定する選択書込アドレス放電を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程において、前記一方の行電極に印加する電位を時間経過に伴い徐々に増加することにより前記リセット放電を生起させる電圧を前記列電極及び前記一方の行電極間に生じさせることを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
- 前記第1アドレス行程において、前記一方の行電極に負極性のベース電位を印加すると共に、前記行電極対の他方の行電極に正極性のベース電位を印加することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記二次電子放出材料は酸化マグネシウムからなることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記酸化マグネシウムは、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項10記載のプラズマディスプレイパネルの駆動方法。
- 前記酸化マグネシウム結晶体が、気相酸化法によって生成された酸化マグネシウム単結晶体であることを特徴とする請求項11記載のプラズマディスプレイパネルの駆動方法。
- 前記放電空間内において前記二次電子放出材からなる粒子が前記放電ガスに接触していることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、
前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の少なくとも先頭のサブフィールド及び当該先頭のサブフィールドの直後の第2番目のサブフィールド各々では、前記画素セルをリセット放電させることにより前記画素セルを消灯モードの状態に初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電させることにより前記画素セルを点灯モードの状態に遷移させる第1アドレス行程と、を順次実行し、
前記第2番目のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、
前記第2番目のサブフィールドの前記第1アドレス行程にて前記列電極に印加する第1のアドレス電位を、前記第2アドレス行程にて前記列電極に印加する第2のアドレス電位に比べて大とすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記先頭のサブフィールドの前記第1アドレス行程にて前記列電極に印加する第1のアドレス電位を、前記第2アドレス行程にて前記列電極に印加する第2のアドレス電位に比べて大とすることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記一方の行電極及び前記列電極間において前記リセット放電を生起させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット放電の際に、前記行電極対の他方の行電極及び前記一方の行電極間での放電を防止させる電位を前記他方の行電極に印加することを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では、前記一方の行電極及び前記他方の行電極各々に正極性の電位を印加することを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記先頭のサブフィールドにおける前記第1アドレス行程の直後において、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより、前記先頭のサブフィールドにおける前記アドレス行程にて点灯モードに設定された画素セル内の前記列電極及び前記一方の行電極間にて微小発光放電を生起させる微小発光行程を実行することを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記微小発光放電は、輝度レベル0よりも1段階だけ高輝度な階調に対応した発光を伴う放電であることを特徴とする請求項19記載のプラズマディスプレイパネルの駆動方法。
- 前記第2番目のサブフィールドの前記リセット行程では、前記微小発光放電を生起させるべく前記一方の行電極に印加した電位を時間経過に伴って徐々に増加させることにより前記リセット放電を生起させることを特徴とする請求項19記載のプラズマディスプレイパネルの駆動方法。
- 前記微小発光行程において前記微小発光放電を生起させるべく前記一方の行電極に印加する電位の立ち上がり区間での時間経過に伴う変化率が、前記リセット放電を生起させるべく前記一方の行電極に印加する電位の立ち上がり区間での時間経過に伴う変化率よりも高いことを特徴とする請求項19記載のプラズマディスプレイパネルの駆動方法。
- 前記第2番目のサブフィールドに後続するサブフィールド各々において、前記一方の行電極及び前記他方の行電極各々に交互にサスティンパルスを印加することにより前記点灯モードの状態にある前記画素セルのみをサスティン放電せしめるサスティン行程を実行し、
前記微小発光行程において前記微小発光放電を生起させるべく前記一方の行電極に印加する電位が、前記サスティンパルスのピーク電位よりも低いことを特徴とする請求項19記載のプラズマディスプレイパネルの駆動方法。 - 前記第2番目のサブフィールドにおいて、前記第1アドレス行程の直後に、前記一方の行電極のみに1回だけサスティンパルスを印加することにより前記点灯モードの状態にある前記画素セルのみをサスティン放電せしめるサスティン行程を実行することを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記第2アドレス行程各々において、前記画素データに応じて選択的に前記画素セルを消去放電させることにより前記画素セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる選択消去アドレス行程を実施することを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記第2アドレス行程各々において、前記画素データに応じて選択的に前記画素セルを書込放電させることにより前記画素セルを前記消灯モードの状態から前記点灯モードの状態に遷移させる選択書込アドレス行程を実施することを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程において、前記一方の行電極に印加する電位を時間経過に伴い徐々に増加させることにより前記一方の行電極及び前記列電極間の電圧を徐々に増加させることを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記二次電子放出材料は酸化マグネシウムからなることを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記酸化マグネシウムは、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項28記載のプラズマディスプレイパネルの駆動方法。
- 前記酸化マグネシウム結晶体は、気相酸化法によって生成されたものであることを特徴とする請求項29記載のプラズマディスプレイパネルの駆動方法。
- 前記放電空間内において前記二次電子放出材からなる粒子が前記放電ガスに接触していることを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、
前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、画素セルをリセット放電させることにより前記画素セルを消灯モードに初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程と、を実行し、
前記先頭のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、
前記第1アドレス行程にて前記一方の行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記一方の行電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記第1のアドレス行程にて前記一方の行電極へ印加する走査パルスの電位を、前記第2のアドレス行程にて前記一方の行電極へ印加する走査パルスの電位に比べて低電位にすることを特徴とする請求項32に記載のプラズマディスプレイパネルの駆動方法。
- 放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、
前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の少なくとも先頭のサブフィールド及び当該先頭のサブフィールドの直後の第2番目のサブフィールド各々では、前記画素セルをリセット放電させることにより前記画素セルを消灯モードの状態に初期化するリセット行程と、前記画素データに応じて選択的に前記画素セルをアドレス放電させることにより前記画素セルを点灯モードの状態に遷移させる第1アドレス行程と、を順次実行し、
前記第2番目のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、
前記第2番目のサブフィールドの前記第1アドレス行程にて前記行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記列電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記第2番目のサブフィールドの第1のアドレス行程にて前記一方の行電極へ印加する走査パルスの電位を、前記第2のアドレス行程にて前記一方の行電極へ印加する走査パルスの電位に比べて低電位にすることを特徴とする請求項34に記載のプラズマディスプレイパネルの駆動方法。
- 前記先頭のサブフィールドの第1のアドレス行程にて前記一方の行電極へ印加する走査パルスの電位を、前記第2のアドレス行程にて前記一方の行電極へ印加する走査パルスの電位に比べて低電位にすることを特徴とする請求項34に記載のプラズマディスプレイパネルの駆動方法。
- 放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の1のサブフィールドにて、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程を実行し、
前記1のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを消灯モードに設定する第2アドレス行程とを実行し、
前記第1アドレス行程にて前記一方の行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記一方の行電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており、前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素毎の画素データに応じて駆動し、前記画素データが最低輝度レベルを示す場合に表示される輝度が0.1cd/m2未満のプラズマディスプレイパネルの駆動方法であって、
前記映像信号における1フィールド表示期間を複数のサブフィールドに分割した際の1のサブフィールドにて、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モードに設定する第1アドレス行程を実行し、
前記1のサブフィールドに後続する各サブフィールドでは、前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定する第2アドレス行程とを実行し、
前記第1アドレス行程にて前記一方の行電極と前記列電極との間に印加する第1の電圧を、前記第2アドレス行程にて前記一方の行電極と前記列電極との間に印加する第2の電圧に比べて大とすることを特徴とするプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004498A JP2008170780A (ja) | 2007-01-12 | 2007-01-12 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004498A JP2008170780A (ja) | 2007-01-12 | 2007-01-12 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008170780A true JP2008170780A (ja) | 2008-07-24 |
Family
ID=39698916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007004498A Pending JP2008170780A (ja) | 2007-01-12 | 2007-01-12 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008170780A (ja) |
-
2007
- 2007-01-12 JP JP2007004498A patent/JP2008170780A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100888576B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동 방법 | |
JP2006054160A (ja) | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
JP4636857B2 (ja) | プラズマディスプレイ装置 | |
JP4801914B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5134264B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5355843B2 (ja) | プラズマディスプレイ装置 | |
JP2009008806A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4928211B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008281928A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009210727A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203458A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008107626A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070538A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008170780A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100949749B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
KR100956564B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP2008070442A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009025547A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070443A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203459A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008304893A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203328A (ja) | プラズマディスプレイ装置 | |
JP2008216759A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008268443A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008304756A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |